KR19990006510A - 집적회로 제조 방법 - Google Patents
집적회로 제조 방법 Download PDFInfo
- Publication number
- KR19990006510A KR19990006510A KR1019980019648A KR19980019648A KR19990006510A KR 19990006510 A KR19990006510 A KR 19990006510A KR 1019980019648 A KR1019980019648 A KR 1019980019648A KR 19980019648 A KR19980019648 A KR 19980019648A KR 19990006510 A KR19990006510 A KR 19990006510A
- Authority
- KR
- South Korea
- Prior art keywords
- doped
- semiconductor body
- film
- capacitor
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000001816 cooling Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 230000005855 radiation Effects 0.000 claims abstract description 19
- 239000007787 solid Substances 0.000 claims abstract description 17
- 239000007788 liquid Substances 0.000 claims abstract description 16
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 13
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- 229910052785 arsenic Inorganic materials 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 44
- 239000011521 glass Substances 0.000 claims description 29
- 239000007791 liquid phase Substances 0.000 claims description 19
- 230000005501 phase interface Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 9
- 239000010410 layer Substances 0.000 description 75
- 239000000758 substrate Substances 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000000137 annealing Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 보디에 커패시터를 형성하는 방법이 개시되었다. 이 방법은 반도체 보디의 표면의 일부분에 트렌치를 형성하는 단계를 포함한다. 이 트렌치는 측벽 및 최하부를 갖는다. 도핑된 막은 반도체 보디의 표면에 걸쳐 증착된다. 도핑된 막의 일부분은 트렌치의 측벽 및 최하부에 걸쳐 증착된다. 반도체 보디는 가열되고 그들 사이에 액상 인터페이스 영역을 산출하는 한편 도핑된 막의 도펀트를 반도체 보디의 영역에 확산시킨다. 인터페이스 영역은 고체 상태로 복귀하도록 냉각된다. 도핑된 막 및 인터페이스 영역은 반도체 보디로부터 제거되는 한편 반도체 보디에 도핑된 영역을 남겨둔다. 유전체 막이 반도체 보디의 도핑된 영역에 걸쳐 증착된다. 도핑 재료가 유전체 막에 걸쳐 증착되고, 반도체 보디의 도핑된 영역 및 도핑 재료는 커패시터에 전극을 제공하며 유전체 막은 커패시터에 유전체를 제공한다. 가열 및 냉각 단계는 반도체 보디 및 도핑된 막을 가열시키기 위해 에너자이징된 방사선 열원에 종속되는 단계와 후속하여 도핑된 반도체 보디 및 도핑된 막을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징 시키는 단계를 포함한다. 냉각은 규소 비소 침전물의 형성을 방지하기에 충분한 고속으로 진행된다.
Description
본 발명은 일반적으로 집적회로 제조방법에 관한 것으로 더욱 상세히는 다이나믹 랜덤 액세스 메모리(DRAMs)의 제조에 이용되는 제조방법에 관한 것이다.
종래기술에서 알 수 있는 바와 같이, DRAMs는 광범위한 응용에 폭 넓게 사용된다. DRAM은 통상적으로 메모리 셀 어레이를 포함하며, 각각의 셀은 금속 산화물 반도체 전계 효과 트랜지스터(MOSFETs) 및 전기적으로 연결된 커패시터를 포함한다. 셀이 주소지정되었을 때, 논리 1 상태와 같은 논리상태는 자신의 커패시터에 전하로서 저장된다.
커패시터를 형성하기 위해 이용된 하나의 기술은 반도체, 전형적으로는 실리콘 기판에 트렌치를 에칭하는 것이다. 전형적으로 약 500 옹스트롬 두께의 실리콘 이산화물의 패드층은 실리콘 기판에 걸쳐 열적으로 성장된다. 그후 더욱 두꺼운 실리콘 질화물의 2000-10000 옹스트롬 마스크 층이 패드층에 걸쳐 형성된다. 실리콘 질화물 층의 일부에 그리고 패드 층의 하부 가로놓임 부분을 통해 윈도우가 형성된다. 트렌치는 그후 실리콘 기판의 하부 가로놓임 부분 내부로 에칭된다. 트렌치는 통상 약 8 미크론 정도의 깊이와 약 1/4 미크론 정도의 폭을 갖는다. 통상 비소로 도핑된 도핑된 유리 층(즉, 비소 도핑된 실리콘 산화물)은 약 800Å 두께로 트렌치에(즉, 트렌치의 측벽 및 최하부에) 화학적으로 증기 증착된다. 비소의 도핑 농도는 통상 2 X 1021원자/cm3이다. 이 구조는 그후 고온 어닐링을 수행하기 위해 대류 로에 위치된다. 어닐링은 약 30-60 분 동안 약 1050℃ 의 온도로 수행된다. 상기 로의 온도는 분 당 약 4℃의 비율로 증가한다. 어닐링 프로세스 동안, 도펀트의 일부 즉 비소는 비소층으로부터 실리콘의 측벽 및 최하부내로 확산된다. 따라서, 비소 도핑된 영역은 인접한 실리콘 기판에 형성되며, 트렌치 플레이트 커패시터중의 하나를 제공한다. 이 플레이트는 매립 플레이트로서 참조된다. 매립층의 비소 농도는 약 5 X 1019원자/cm3이다. 로는 그후 턴 오프되어 로의 온도는 분 당 약 5℃의 비율로 냉각된다. 비소 도핑된 유리는 예를들어 버퍼링된 플루오르화수소산(HF)을 이용하여 트렌치로부터 제거된다. 약 1 X 1020원자/cm3의 도핑 농도를 갖는 비소 도핑된 폴리크리스탈린 실리콘(폴리)는 그후 트렌치에, 즉 실리콘의 측벽 및 최하부에 걸쳐 화학적으로 증기 증착된다. 도핑된 폴리는 커패시터의 제 2 플레이트로서의 역할을 한다. 따라서, 커패시터가 형성되고; 실리콘 기판의 비소 도핑된 영역 및 도핑된 폴리크리스탈린 실리콘은 커패시터의 플레이트(즉, 전극)을 제공하며 실리콘 질화물층은 커패시터의 유전체를 제공한다. MOSFET는 그후 도핑된 폴리크리스탈린 실리콘에 전기적으로 연결된 MOSFET의 소스/드레인 영역과 함께 트렌치에 인접한 기판에 형성되어, MOSFET를 커패시터에 전기적으로 연결되어 DRAM 셀을 제공한다.
커패시터의 커패시턴스는 자신의 전극의 전도도와 연관된다. 따라서, 커패시턴스를 증가시키는 하나의 방법은 하나의 전극 또는 두 전극의 전도도를 증가시키는 것이다. 상기한 바와 같이, 비소 도핑된 유리는 약 2 X 1021원자/cm3의 농도로 도핑된다. 더욱이, 칩에 형성될 수 있는 셀의 수를 증가시키기 위해 커패시터의 사이즈를 감소시키는 것이 바람직하다. 그러나, 트렌치의 직경을 약 0.15 미크론의 직경으로 감소시키므로써 커패시터의 사이즈가 감소된다면, 동일 두께가 비소 도핑된 유리(즉, 800Å)에 이용된다면, 트렌치는 약간 테이퍼링되기 때문에, 도핑된 유리는 트렌치의 최하부를 채울 것이다. 따라서, 유리층은 트렌치의 최하부가 트렌치의 측벽 보다 두꺼울 것이다. 결과적으로, 습식 화학 에칭이 유리층을 제거하기위해 사용되다면, 에칭속도는 유리층의 더욱 얇은 측벽부와 유리층의 더욱 두꺼운 최하부에서 동일하기 때문에, 유리층의 최하부를 제거하기 위해 필요한 에칭시간은 패드 실리콘 산화물 층의 일부를 제거할 것이고 구조체에 추가의 역영향을 미칠 것이다.
본 발명의 일 특징에 따라, 반도체 보디에 커패시터를 형성하는 방법이 제공된다. 이 방법은 반도체 보디의 표면의 일부에 트렌치를 형성하는 단계를 포함한다. 도핑된 막은 반도체 보디의 표면에 걸쳐 증착된다. 도핑된 막의 일부는 트렌치의 측벽 및 최하부에 걸쳐 증착된다. 반도체 보디 및 도핑된 막은 액상 인터페이스 영역의 도펀트를 반도체 보디의 영역에 확산시키면서 그들 사이에 액상 인터페이스 영역을 산출하기 위해 가열된다. 상기 인터페이스 영역은 고체 상태로 복귀되도록 냉각된다. 냉각은 실리콘 비소 침전물의 형성을 방지하기에 충분한 속도로 냉각된다. 도핑된 막 및 인터페이스 영역은 도핑된 반도체 보디를 남겨두면서 반도체 보디로부터 제거된다. 유전체 막은 도핑된 반도체 보디에 걸쳐 증착된다. 도핑된 재료는 유전체 막에 걸쳐 증착된다. 도핑된 재료 및 도핑된 반도체 보디는 커패시터를 위한 전극을 제공하며 유전체 막은 커패시터를 위한 유전체를 제공한다.
본 발명의 또다른 특징에 따라, 가열 및 냉각 단계는 반도체 보디에 도핑된 영역을 형성하도록 도핑된 막의 도펀트를 인터페이스 영역을 통해 반도체 보디의 영역에 확산되도록 상기 반도체 보디 및 도핑된 막을 고속으로 가열시키기 위해 에너자이징된 방사선 열원에 반도체 보디 및 도핑된 막을 종속시키는 단계와 후속하여 도핑된 반도체 보디 및 도핑된 막을 고속으로 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함한다. 상기 냉각은 실리콘 비소 침전물의 형성을 방지하기에 충분한 속도로 냉각된다.
본 발명의 다른 특징에 따라, DRAM 셀의 커패시터를 형성하는 방법이 제공된다. 이 셀은 커패시터와 전기적으로 연결된 트랜지스터를 포함한다. 본 방법은 도펀트를 반도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막사이에 액상 인터페이스 영역을 산출하기 위해 반도체 보디에 증착된 도핑된 막과 반도체 보디를 가열시키는 단계를 포함한다. 상기 인터페이스 영역은 고체 상태로 복귀하도록 냉각된다. 반도체 보디의 도핑된 영역은 커패시터의 일 전극을 제공한다. 유전체 막은 반도체 보디의 도핑된 영역에 걸쳐 형성된다. 유전체 막은 커패시터의 유전체를 제공한다. 도핑된 재료는 유전체 막에 걸쳐 증착된다. 도핑된 재료는 커패시터를 위한 제 2 전극을 제공한다.
본 발명의 또다른 특징에 따라, DRAM 셀의 커패시터를 형성하기 위한 방법이 제공된다. 이 셀은 커패시터와 전기적으로 연결된 트랜지스터를 포함한다. 본 방법은 실리콘 보디의 표면부에 배치된 비소 도핑된 유리 및 실리콘 보디를 적어도 1097℃의 온도로 가열시키는 단계와 후속하여 실리콘 보디의 일부에 비소 도핑된 영역을 형성하는 비소 도핑된 유리층 및 실리콘 보디를 냉각시키는 단계를 포함한다. 비소 도핑된 영역은 커패시터를 위한 전극을 제공한다. 유전체막은 비소 도핑된 영역에 걸쳐 형성된다. 유전체막은 커패시터를 위한 또다른 전극을 제공하기 위해 유전체 막에 걸쳐 배치된다.
이와 같은 방법으로, 약 200Å 정도 이하의 얇은 비소 도핑된 유리가 사용될 수 있고, 이렇게하여 직경이 0.15 미크론 미만인 트렌치의 형성이 가능하다. 더욱이, 30-60분 동안 1050℃로 구조체를 가열시키는 본 방법을 이용하여, 비소 도핑된 유리와 실리콘 기판 사이에 고체 상태 확산이 발생한다. 그러나, 1097℃의 온도를 이용하여, 어닐링 동안, 비소 도핑된 유리-실리콘 기판 인터페이스는 액상에 있게 될 것이고 비소 도펀트는 유리-실리콘 기판 인터페이스가 자신의 액상에 있을 때 확산될 것이고 이렇게하여 실리콘 기판과 도핑된 유리의 비소 도펀트 사이의 확산속도를 증가시킨다. 액상에 있는 인터페이스는 실리콘 기판에서의 도핑 농도가 증가될 것이다. 표면에서의 도핑 농도는 이 액상 확산 전달을 이용하여 ㎤ 당 2X1020원자 일 것이다.
더욱이, 고속 열 가열 및 냉각이 이용된다. 가열 및 냉각속도는 초당 100℃ 이다. 열원은 방사선 에너지원이고 아르곤 대기압이 구조체가 열원으로부터 제거된 후 60초 동안 1150℃에서 이용된다. 냉각은 고체로 되는 액상 인터페이스를 방지하기 위해 반드시 고속이어야 하며 따라서 비소가 실리콘-비소(SiAs) 침전물을 형성하는 유리막에 확산될 수 있게 한다. 즉, 냉각은 실리콘 비소 침전물의 형성을 방지하기 위해 매우 고속으로 냉각되어야 한다.
더욱 상세히는, 가열 및 냉각단계는 반도체 보디 및 도핑된 막을 가열시키고 반도체 보디에 도핑된 막을 형성하기 위해 에너자이징된 방사선열원에 반도체 보디 및 도핑된 막을 종속시키며 후속하여 도핑된 막 및 반도체 보디의 도핑된 영역을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함한다.
도 1a 내지 도 1q는 본 발명에 따라 DRAM 셀 제조의 여러 단계를 다이어그램식으로 도시한 단면도.
도 2는 As 도핑된 유리층의 농도, 액상 인터페이스 영역 및 실리콘 기판을 나타내는 개략도.
도 3은 종래의 어닐링 프로세스를 이용한 실리콘의 As 농도를 나타낸 좌표도.
도 4는 본 발명에 따른 어닐링 프로세스를 이용한 실리콘의 As 농도를 나타낸 좌표도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
10; 실리콘 기판 12; 매립된 이온 주입층
13; 실리콘 이산화물 패드 층 14,24,36; 상부 표면
16; 실리콘 질화물 층 20; 트렌치
22; AsG 층 26,35; 유전층
30; 비소 도핑된 영역 32; 액상 인터페이스 영역
34,42,43; 폴리크리스탈린 실리콘 층 40; 패터닝된 포토레지스트 층
50; CVD 실리콘 이산화물 층 60; MOSFET 트랜지스터
68,70; 소스/드레인 영역 72; 커패시터
본 발명의 특징은 첨부도면을 참조할 때 더욱 용이하게 명백할 것이다. 도 1a를 참조하면, 매립된 이온 삽입층(10)을 가지며, 여기에 인 도핑층이 실리콘 기판(10)의 상부 표면(14)으로부터 4 미크론 깊이로 형성된, 반도체 보디 본 도면에선 실리콘 기판(100)이 도시되어 있다. 여기서 매립된 도핑층(12)의 도핑 농도는 약 ㎠ 당 1012내지 1014인 주입량을 갖는다. 약 500Å 두께이고, 실리콘 이산화물로 이루어 진 패드층(13)은 실리콘 기판(10)의 상부 표면에 걸쳐 열적으로 성장한다. 실리콘 질화물 및/또는 실리콘 이산화물로 된 두께가 약 2000 내지 10000 옹스트롬인 층인 유전층(16)은 도시된 바와 같이, 실리콘 이산화물 패드층(13)의 상부 표면에 배치된다.
후속하여, 도 1a 에 도시된 바와 같이, 형성된 윈도우(18)는 종래의 포토리소그래픽 화학 에칭 기술을 이용하여 실리콘 질화물층(16)에 형성된다. 윈도우가 형성된 실리콘 질화물층(16)은 종래의 에칭 기술을 이용하여 실리콘 기판(10)의 상부표면의 하부 가로놓임 부분에 트렌치(20)를 에칭시키기 위해 마스크로서 이용된다. 여기서 트렌치(20)의 깊이는 실리콘 기판(10)의 상부표면으로부터 약 8 미크론 정도이고, 트렌치(20)의 폭은 0.10 내지 1/4 미크론 정도이다.
도 1c를 참조하면, 비소 도핑된 유리(AaG)의 막 또는 층(22)은 도 1b에 도시된 구조체에 걸쳐 화학적으로 증기 증착된다. 여기서, 막(22)의 두께는 200-400옹스트롬이고 비소 도핑농도는 2X1021원자/㎤ 이다.
도 1d를 참조하면, AaG 막(22)의 상부는 습식 화학 에천트 여기선 HF를 이용하여 제거된다. 따라서, 실리콘 기판 트렌치(20) 측벽의 상부(24)는 도시된 바와 같이 노광된다.
도 1e를 참조하면, 도 1d에 도시된 구조체는 커패시터의 매립된 플레이트를 형성하기 위해 어닐링된다. 도펀트의 오토도핑을 방지하기 위해, TEOS와 같은 유전층이 기판에 걸쳐 증착되고, 표면 및 트렌치 측벽을 커버링한다. 일 실시예에서, 고속 열 어닐링이 짧은 시간 주기 동안 고온으로 수행된다. 이 온도는 Si/AsG 인터페이스가 액상으로 변환되어지도록 충분히 높다. 전형적으로, 고속 열 어닐링의 주기는 약 1 - 2 분이다.
고속 열 어닐링은 고속 열 프로세싱 로에서 수행된다. 예를들어, 고속 열 프로세싱 로는 자신의 열원으로서 램프를 이용한다. 이와 같이, 상기 구조체는 방사선 에너지원을 이용하여 어닐링된다. 로에서의 온도는 소망 온도에 도달하기 까지 고속으로 증가한다. 통상적으로, 증가속도는 초 당 100℃ 정도이다.
일 실시예에서, 구조체는 1097℃ 이상의 온도로 어닐링된다. 이러한 온도는 Si/AsG 인터페이스가 액상으로 되게 하는 데 충분한 온도이다. RTA의 주기는 수 초 정도이다. 통상적으로, RTA의 주기는 약 60- 120 초 이다.
AsG에 대한 종래의 어닐링은 약 1050℃의 온도로 어닐링된다. 이러한 조건하에서, As의 솔리드 상태 확산이 발생한다. 솔리드 상태 확산하에서 발생한 Si내의 As의 통상적인 농도는 약 5 X 1019원자/㎤ 이다. SiAs의 침전물 및 As 도핑된 유리의 낮은 As 확산도는 고농도의 달성을 방해하는 것으로 여겨진다.
그러나, 본 발명에 따라, As의 확산은 적어도 약 1097℃ 이상의 온도로 수행된다. 이러한 온도에서, As는 Si내로 액상에서 확산된다. 액상 확산하에서, As의 농도는 약 5 X 1019원자/㎤인 고체 상태 확산으로 달성되는 농도 보다 훨씬 크다. 이것은 매우 소량의 As 풍부 액상이 약 1097℃ 이상에서 실리콘 기판과 As 도핑된 유리층 사이의 인터페이스에 형성되기 때문이다. As 풍부 액상은 고체 AsG를 위한 4 원자 퍼센트와 비교할 때, As의 약 37 원자 퍼센트를 갖는다.
도 2는 As 도핑된 유리층(22), 액상 인터페이스 영역(32)(도 2) 및 실리콘 기판(10)의 As 농도를 도시한다. 액상 인터페이스 영역(32)은 훨씬 고 As 농도 및 훨씬 높은 As 확산도를 제공한다. 액상에서의 평균 확산도는 고체 상태 인터페이스 영역에서 보다 약간 높은 정도이다. 결과적으로, 실리콘 기판(10)의 표면에서의 As 농도(즉, 도 1e에서, As 도핑된 영역(30))는 이론적으로 약 1.75 X 1021원자/㎤가 될 것이다. 실리콘 기판(10)에 확산된 As 의 전체량은 고체 상태 확산에 의한 것 보다 훨씬 클 것이다. 그러므로, 실리콘 기판(10)의 표면에서 그리고 내부에서의 As 농도(즉, 도핑된 영역(30))는 대량으로 증대한다.(이러한 액상 인터페이스 영역을 형성하기 위해선 소량의 비소 도핑된 유리만이 필요하므로, 비소 도핑된 유리층의 두께는 상당히 감소될 수 있음을 주목해야 한다.)
후속하는 냉각주기 동안, (즉, 열 어닐링 후), SiAs는 액상으로부터 침전될 수 있다. 그러므로, 래피드 열 프로세스(RTP)또는 고속 열 프로세스(FTP)가 액상 확산을 수행하기 위해 사용되며 즉 더욱 상세히는, 방사선 열원이 그것들의 고속 냉각속도 즉 램프와 같은 방사선원이 턴 오프될 때 열이 제거되는 것으로 인해 방사선 열원이 이용된다. 즉, 냉각은 실리콘 비소 침전물의 형성을 방지하기에 충분한 속도로 냉각된다.
도 3은 종래의 어닐링을 이용하여 Si에서 달성된 As 농도를 나타낸 플롯도이다. 종래의 어닐링은 Ar 분위기에서 약 30 분 동안 약 1050℃의 온도에서 약 200 Å 두께의 AsG 막에서 수행되었다. AsG 막에서 As 농도는 약 2 X 1021원자/㎤ 이다. 도 3에서, 이러한 상태하에서 Si 측벽에서 As 농도는 약 2 X 1019원자/㎤ 이다. 약 0.4 미크론의 실리콘 덩어리로 이동함에 따라, As농도는 약 1 X 1015원자/㎤로 감소한다.
도 4는 본 발명에 따라 RTA를 이용하여 Si에서 달성된 As농도를 나타낸 플롯도이다. 어닐링은 Ar 분위기에서 약 1분 동안 1150℃의 온도에서 도 3에서와 유사하게 AsG 막에서 수행된다. 이러한 상태하에서 Si에서의 As농도는 측벽에서 약 4 X 1020원자/㎤ 이고 측벽으로부터 약 0.4 미크론에서 약 1 X 11017원자/㎤ 로 감소한다. 따라서, 적어도 1097℃ 이상의 온도로 어닐링을 수행하므로써, 매립된 플레이트에서 상당히 높은 As 농도가 달성된다.
도 1e를 참조하면, 상기한 가열 및 냉각 단계를 수행한 후, 나머지 도핑된 유리층(22)(도 1d)이 버퍼링된 플루오르화수소산(HF)을 이용하여 제거된다. 실리콘 질화물로 이루어 진 40-50 Å 두께의 층 또는 막인 유전층(26)이 도시된 바와 같이, 구조체의 상부 표면에 걸쳐 화학적으로 증기 증착된다. 증착된 실리콘 유전체 층은 비소 도핑된 영역(30)에 걸쳐 배치됨을 주목해야 한다. 또한 이온 빔 주입된 영역(12)이 통과하며, 따라서 비소 도핑된 영역(30)에 전기적으로 연결된다.
도 1f를 참조하면, 비소 도핑된 폴리크리스탈린 실리콘 층(34)이 구조체의 상부 표면에 걸쳐 화학적으로 증기 증착(CVD)되어, 이 층(34)은 트렌치를 완전히 채운다. CVD 도핑된 폴리크리스탈린 실리콘 층(34)의 상부는 폴리크리스탈린 실리콘 층(34)의 상부 표면이 도 1f에 도시된 바와 같이, 실리콘 질화물층(26)의 상부표면(36)과 레벨이 되도록 전기화학적 연마(CMP)를 이용하여 제거된다.
도핑된 폴리크리스탈린 실리콘 층(34)의 상부는 도 1g에 도시된 구조를 산출하기 위해 리액티브 이온 에칭(RIE)기술을 이용하여 제거된다. 트렌치의 상부 측벽상에 배치된 실리콘 질화물 박층의 일부분(40)은 노광됨을 주목해야 한다.
실리콘 질화물층(26)의 노광부분(40)은 도 1h에 도시된 구조를 산출하기 위해 희석 플루오르화수소산을 이용하여 제거된다.(에칭은 소량의 실리콘 질화물 마스크(16)를 제거함을 주목해야 한다. 그러나 마스크(16)의 두께는 부분(40)의 두께 예를들어 50 옹스트롬과 비교하여 더 두껍다(예를들어 2,000 내지 10,000 옹스트롬 더 두껍다).
도 1i를 참조하면, 유전층(35)이 도시된 바와 같은 구조체의 상부표면에 걸쳐 화학적으로 증기 증착된다. 유전층은 실리콘 이산화물 층 또는 이 층에 형성된 TEOS 층을 갖춘 실리콘 이산화물 층을 포함한다. 층(35)은 약 300 옹스트롬의 두께를 갖는다.
층(35)의 상부는 리액티브 이온 에칭(RIE)을 이용하여 제거되어 도 1j에 도시된 바와 같은, 트렌치의 측벽상에 컬러 영역만을 남긴다.
다음에, 비소 도핑된 폴리크리스탈린 실리콘의 층(42)은 또다시 트렌치(38)를 채우기 위해 CVD를 이용하여 증착되고, 초과 도핑된 폴리크리스탈린 실리콘은 또다시 CMP를 이용하여 제거된다. 최종 구조는 도 1k에 도시된 바와 같다.
다음에, 리액티브 이온 에칭이 도핑된 폴리크리스탈린 실리콘의 상부를 제거하기 위해 사용되며, 최종구조는 도 1l에 도시된 바와 같다.
다음에, 습식 화학적 에칭이 컬러 영역 실리콘 이산화물의 상부를 제거하기 위해 사용되며, 도 1m에 도시된 바와 같은 구조를 산출한다.
다음에, 비소 도핑된 폴리크리스탈린 실리콘 층(43)은 또다시 트렌치(38)를 채우기 위해 CVD를 이용하여 증착되고, 초과 도핑된 폴리크리스탈린 실리콘은 또다시 CMP를 이용하여 제거된다. 최종 구조는 도 1n에 도시된 바와 같다.
도 1o를 참조하면, 포토레지스트 층(40)은 구조체의 상부표면에 걸쳐 증착되고 실리콘 질화물층(16)의 인접부분과 채워진 트렌치의 부분을 노광시키기 위해 포토리소그래피를 이용하여 패터닝된다. 패터닝된 포토레지스트 층(40)은 에칭 마스크로서 사용되며 패터닝된 포토레지스트층(40)에 의해 노광된 도핑된 폴리크리스탈린 실리콘 층(43), 실리콘 이산화물 패드층(13) 및 실리콘 질화물 마스크층(16)은 도 1o에 도시된 구조를 형성하기 위해 에칭된다.
포토레지스트층(40)은 제거되어 화학적으로 증기 증착된 실리콘 이산화물 층(50)은 구조체의 상부표면에 걸쳐 증착된다. CVD 실리콘 이산화물의 상부표면은 CMP를 이용하여 제거된다. 하부 가로놓임 패드 산화물층(13), 도핑된 폴리크리스탈린 실리콘 층(42)의 인접부분 및 실리콘 질화물 층(16)은 도 1p에 도시된 구조를 산출하기 위해 포토리소그래픽-에칭 기술을 이용하여 제거된다. 실리콘 기판(10)의 상부표면(14)은 노광되고 그후 소스/드레인 영역(68,70)으로 열적 성장된 게이트 산화물(62) 및 도핑된 폴리크리스탈린 게이트(64)를 갖는 MOSFET 트랜지스터(60)를 형성하도록 처리된다. 소스/드레인 영역(68,70)중의 하나인 영역(70)은 트렌치(20)에서 도핑된 폴리크리스탈린 실리콘 재료(즉, 층(34,42,43))에 전기적으로 연결됨을 주목해야 한다. 또한 실리콘 기판(10)에 형성된 비소 도핑된 영역(30)은 매립된 인 이온 주입된 도핑된 영역(12)에 형성됨을 주목해야 한다. 매립된 인 이온 주입된 도핑된 영역(12)은 실리콘 기판(10)에 형성된 비소 도핑된 영역(30)에 전기적 연결을 가능케 함을 유의해야 한다. 따라서, 커패시터(72)에 전기적으로 연결된 MOSFET(60)를 갖는 DRAM셀(70)이 형성되고, 전극 또는 플레이트와 같은 트렌치에 형성된 도핑된 폴리크리스탈린 실리콘 층(34,42,43)과 실리콘 기판(10)에 형성된 비소 도핑된 영역(32)에 의해 제공되는 한 쌍의 전극을 갖는 커패시터는 실리콘 질화물 유전층(26)에 의해 분리된다.
첨부된 특허청구범위의 범위 및 정신내에서 그 밖의 실시예가 가능하다.
상기와 같은 본 발명의 구성에 의해 반도체 보디의 커패시터의 커패시턴스를 증가시키며 반도체 사이즈를 감소시켜서 칩에 저장될 수 있는 셀의 수를 증대시킬 수 있다.
Claims (15)
- 도핑된 막의 도펀트를 반도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막 사이에 액상 인터페이스 영역을 산출하기 위해 반도체 보디에 증착된 상기 도핑된 막을 포함하는 반도체 보디를 가열시키는 단계;상기 액상 인터페이스 영역을 고체 상태로 복귀시키기 위해 상기 인터페이스 영역을 냉각시키는 단계를 포함하는 데, 상기 반도체 보디의 도핑된 영역은 커패시터의 일 전극을 제공하며;상기 커패시터의 유전체를 제공하는 유전체막을 도핑된 영역에 걸쳐 형성하는 단계; 및상기 커패시터를 위한 제 2 전극을 제공하는 도핑된 재료를 유전체 막에 걸쳐 증착시키는 단계를 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 냉각시키는 단계는 실리콘 비소 침전물의 형성을 방지하기에 충분한 고속으로 행해지는 단계인 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 가열시키는 단계 및 냉각시키는 단계는 반도체 보디 및 도핑된 막을 가열시키기 위해 반도체 보디 및 도핑된 막을 에너자이징된 방사선 열원에 종속시키는 단계와 후속하여 반도체 보디 및 도핑된 막을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 측벽 및 최하부를 갖는 트렌치를 반도체 보디의 표면의 일부에 트렌치를 형성시키는 단계;반도체 보디의 표면에 걸쳐 도핑된 막을 증착시키는 단계를 포함하는 데, 상기 도핑된 막의 일부분은 상기 트렌치의 측벽 및 최하부에 걸쳐 증착되며;액상 인터페이스 영역의 도펀트를 반도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막 사이에 상기 액상 인터페이스 영역을 산출하기 위해 반도체 보디와 도핑된 막을 가열시키는 단계;상기 액상 인터페이스 영역을 고체상태로 복귀시키기 위해 상기 액상 인터페이스 영역을 냉각시키는 단계;반도체 보디에 도핑된 영역을 남겨두면서 반도체 보디와 고체 상태 인터페이스 영역으로부터 도핑된 막을 제거하는 단계;반도체 보디의 도핑된 영역에 걸쳐 유전체 막을 증착시키는 단계; 및상기 유전체 막에 걸쳐 도핑된 재료를 증착시키는 단계를 포함하며, 반도체 보디의 도핑된 영역 및 도핑된 재료는 커패시터를 위한 전극을 제공하고 유전체 막은 커패시터를 위한 유전체를 제공하는 것을 특징으로 하는 반도체 보디에 커패시터를 형성하는 방법.
- 제 4 항에 있어서, 가열시키는 단계 및 냉각시키는 단계는 반도체 보디 및 도핑된 막을 가열시키기 위해 반도체 보디 및 도핑된 막을 에너자이징된 방사선 열원에 종속시키는 단계와 후속하여 반도체 보디 및 도핑된 막을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 전기적으로 연결된 트랜지스터와 커패시터를 포함하는 DRAM셀의 커패시터를 형성하는 방법에 있어서,도핑된 막내의 도펀트를 반도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막 사이에 액상 인터페이스 영역을 산출하기 위해 반도체 보디에 증착된 상기 도핑된 막 및 반도체 보디를 가열시키는 단계;상기 액상 인터페이스 영역을 고체 상태로 복귀시키기 위해 상기 인터페이스 영역을 냉각시키는 단계를 포함하는 데, 상기 도핑된 반도체 보디는 커패시터의 일 전극을 제공하며;상기 커패시터의 유전체를 제공하는 유전체막을 도핑된 영역에 걸쳐 형성하는 단계; 및상기 커패시터를 위한 제 2 전극을 제공하는 도핑된 물질을 유전체 막에 걸쳐 증착시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 냉각시키는 단계는 실리콘 비소 침전물의 형성을 방지하기에 충분한 고속으로 행해지는 단계인 것을 특징으로 하는 방법.
- 커패시터 및 트랜지스터를 포함하는 DRAM 셀을 형성하는 방법에 있어서,(i) 반도체의 표면에 걸쳐 도핑된 막을 증착시키는 단계,(ii) 도핑된 막내의 도펀트를 액상 인터페이스 영역을 통하여 반 도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막 사이에 액상 인터페이스 영역을 산출하기 위해 상기 도핑된 막 및 반도체 보디를 가열 시키는 단계,(iii) 상기 인터페이스 영역을 고체 상태로 복귀시키기 위해 상기 인터페이스 영역을 냉각시키는 단계,(iv) 반도체 보디로부터 도핑된 막을 제거시키는 단계,(v) 반도체 보디의 도핑된 영역에 걸쳐 유전체 막을 증착시키는 단계, 및(vi) 유전체 막에 걸쳐 도핑된 재료를 증착시키는 단계를 포함하 는 데, 반도체 보디의 도핑된 영역 및 도핑된 물질은 커패시터를 위한 전 극을 제공하고 유전체 막은 커패시터를 위한 유전체를 제공하는 단계를 포함하는,(a) 커패시터를 형성시키는 단계; 및(b) 트랜지스터를 커패시터의 전극중의 하나의 전극에 전기적으로 상호연결시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 실리콘 보디와 이 실리콘 보디의 표면의 일부에 배치된 비소 도핑된 유리층을 적어도 1097℃ 의 온도로 가열시키는 단계;후속하여 상기 실리콘 보디와 이 실리콘 보디의 일부분에 비소 도핑된 영역을 형성하는 비소 도핑된 유리층을 냉각시키는 단계를 포함하는 데, 상기 비소 도핑된 영역은 커패시터를 위한 전극을 제공하며;커패시터를 위한 전극을 제공하는 유전체 막을 비소 도핑된 영역에 걸쳐 형성하는 단계; 및커패시터를 위한 또다른 전극을 제공하기 위해 유전체 막에 걸쳐 도핑된 물질을 증착시키는 단계를 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 도핑된 막의 도펀트를 반도체 보디의 영역에 확산시키면서 반도체 보디와 도핑된 막 사이에 액상 인터페이스 영역을 산출하기 위해 반도체 보디에 증착된 상기 도핑된 막 및 반도체 보디를 가열시키는 단계; 및상기 액상 인터페이스 영역을 고체 상태로 복귀시키기 위해 상기 인터페이스 영역을 냉각시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 10 항에 있어서, 상기 반도체 보디는 비소를 포함하는 도핑된 막과 실리콘을 포함하며 상기 냉각하는 단계는 실리콘 비소 침전물의 형성을 방지하기에 충분한 고속으로 냉각하는 것을 특징으로 하는 방법.
- 제 10 항에 있어서, 가열시키는 단계 및 냉각시키는 단계는 반도체 보디 및 도핑된 막을 가열시키기 위해 반도체 보디 및 도핑된 막을 에너자이징된 방사선 열원에 종속시키는 단계와 후속하여 상기 반도체 보디 및 도핑된 막을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 12 항에 있어서, 상기 도핑된 막은 비소 도핑된 유리를 포함하고 상기 반도체 보디는 실리콘을 포함하며 상기 실리콘 보디의 표면부에 배치된 비소 도핑된 유리층 및 실리콘 보디는 적어도 1097℃의 온도로 가열되고 후속하여 냉각되는 것을 특징으로 하는 방법.
- 제 13 항에 있어서, 상기 반도체 보디 및 도핑된 막은 실리콘 비소 침전물의 형성을 방지하기에 충분한 고속으로 냉각되는 것을 특징으로 하는 방법.
- 제 13 항에 있어서, 가열시키는 단계 및 냉각시키는 단계는 반도체 보디 및 도핑된 막을 가열시키기 위해 반도체 보디 및 도핑된 막을 에너자이징된 방사선 열원에 종속시키는 단계와 후속하여 상기 반도체 보디 및 도핑된 막을 냉각시키기 위해 에너자이징된 방사선 열원을 디에너자이징시키는 단계를 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/868,555 | 1997-06-04 | ||
| US08/868,555 US6001684A (en) | 1997-06-04 | 1997-06-04 | Method for forming a capacitor |
| US08/868,555 | 1997-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006510A true KR19990006510A (ko) | 1999-01-25 |
| KR100530932B1 KR100530932B1 (ko) | 2006-01-27 |
Family
ID=25351916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980019648A KR100530932B1 (ko) | 1997-06-04 | 1998-05-29 | 집적회로제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6001684A (ko) |
| EP (1) | EP0883168A3 (ko) |
| JP (1) | JPH1117133A (ko) |
| KR (1) | KR100530932B1 (ko) |
| CN (1) | CN1202004A (ko) |
| TW (1) | TW393770B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281068B1 (en) * | 1998-04-30 | 2001-08-28 | International Business Machines Corporation | Method for buried plate formation in deep trench capacitors |
| US6218236B1 (en) * | 1999-01-28 | 2001-04-17 | International Business Machines Corporation | Method of forming a buried bitline in a vertical DRAM device |
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| TW466684B (en) * | 2000-09-29 | 2001-12-01 | United Microelectronics Corp | Method for forming deep trench capacitor under shallow trench isolation structure |
| JP4084005B2 (ja) * | 2001-06-26 | 2008-04-30 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| EP1503411A1 (fr) * | 2003-07-30 | 2005-02-02 | St Microelectronics S.A. | Lignes conductrices enterrées dans des zones d'isolement |
| TWI229414B (en) * | 2003-10-03 | 2005-03-11 | Promos Technologies Inc | Method of fabricating deep trench capacitor |
| CN100356551C (zh) * | 2003-11-21 | 2007-12-19 | 联华电子股份有限公司 | 动态随机存取存储单元及其制造方法 |
| US7041553B2 (en) * | 2004-06-02 | 2006-05-09 | International Business Machines Corporation | Process for forming a buried plate |
| US7223653B2 (en) * | 2004-06-15 | 2007-05-29 | International Business Machines Corporation | Process for forming a buried plate |
| US7223669B2 (en) * | 2004-06-16 | 2007-05-29 | International Business Machines Corporation | Structure and method for collar self-aligned to buried plate |
| US7923815B2 (en) * | 2008-01-07 | 2011-04-12 | International Business Machines Corporation | DRAM having deep trench capacitors with lightly doped buried plates |
| US9023715B2 (en) * | 2012-04-24 | 2015-05-05 | Globalfoundries Inc. | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents |
| EP4369368A1 (en) * | 2022-11-14 | 2024-05-15 | Murata Manufacturing Co., Ltd. | Electrical device comprising capacitor for high-voltage applications and a method for obtaining an electrical device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4355454A (en) * | 1979-09-05 | 1982-10-26 | Texas Instruments Incorporated | Coating device with As2 -O3 -SiO2 |
| US4666557A (en) * | 1984-12-10 | 1987-05-19 | Ncr Corporation | Method for forming channel stops in vertical semiconductor surfaces |
| JP3131436B2 (ja) * | 1990-02-26 | 2001-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US5264716A (en) * | 1992-01-09 | 1993-11-23 | International Business Machines Corporation | Diffused buried plate trench dram cell array |
| US5618751A (en) * | 1996-05-23 | 1997-04-08 | International Business Machines Corporation | Method of making single-step trenches using resist fill and recess |
| US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
-
1997
- 1997-06-04 US US08/868,555 patent/US6001684A/en not_active Expired - Lifetime
-
1998
- 1998-05-27 EP EP98109613A patent/EP0883168A3/en not_active Withdrawn
- 1998-05-29 KR KR1019980019648A patent/KR100530932B1/ko not_active IP Right Cessation
- 1998-06-01 JP JP10151158A patent/JPH1117133A/ja active Pending
- 1998-06-01 CN CN98108723A patent/CN1202004A/zh active Pending
- 1998-06-02 TW TW087108615A patent/TW393770B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW393770B (en) | 2000-06-11 |
| US6001684A (en) | 1999-12-14 |
| EP0883168A3 (en) | 2005-09-07 |
| JPH1117133A (ja) | 1999-01-22 |
| CN1202004A (zh) | 1998-12-16 |
| EP0883168A2 (en) | 1998-12-09 |
| KR100530932B1 (ko) | 2006-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569701A (en) | Technique for doping from a polysilicon transfer layer | |
| US5436188A (en) | Dram cell process having elk horn shaped capacitor | |
| US5175118A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| US4931897A (en) | Method of manufacturing semiconductor capacitive element | |
| KR100281262B1 (ko) | 반구 그레인을 구비한 캐패시터의 제조 방법 | |
| US6509227B1 (en) | Formation of conductive rugged silicon | |
| JP2001057427A (ja) | 垂直トランジスタを製造する方法 | |
| US5393687A (en) | Method of making buried contact module with multiple poly si layers | |
| JPH06310680A (ja) | Ｄｒａｍ−ｍｏｓｆｅｔ集積回路及びその製造方法 | |
| KR100530932B1 (ko) | 집적회로제조방법 | |
| KR100239009B1 (ko) | 고집적 커패시터 및 그 제조방법 | |
| US5578516A (en) | High capacitance dynamic random access memory manufacturing process | |
| US5501998A (en) | Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors | |
| US6194311B1 (en) | Method for manufacturing semiconductor device capable of effectively carrying out hydrogen passivation | |
| KR0171072B1 (ko) | 반도체 메모리 셀 제조방법 및 구조 | |
| EP0905760A2 (en) | Integrated MOS capacitor fabrication method and structure | |
| US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
| KR100416376B1 (ko) | 메모리 소자의 제조 방법 | |
| JPH05251658A (ja) | 半導体装置の製造方法 | |
| US5234863A (en) | Method of manufacturing doped contacts to semiconductor devices | |
| KR100452637B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH09232543A (ja) | 半導体装置の製造方法 | |
| KR100268860B1 (ko) | 반도체 장치의 제조방법 | |
| KR930004983B1 (ko) | 스택-트렌치 구조의 d램셀과 그 제조방법 | |
| JPH05347258A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |