TW392342B - Integrated circuit fabrication method and structure - Google Patents

Integrated circuit fabrication method and structure Download PDF

Info

Publication number
TW392342B
TW392342B TW087114537A TW87114537A TW392342B TW 392342 B TW392342 B TW 392342B TW 087114537 A TW087114537 A TW 087114537A TW 87114537 A TW87114537 A TW 87114537A TW 392342 B TW392342 B TW 392342B
Authority
TW
Taiwan
Prior art keywords
semiconductor
capacitor
temperature
pressure
silicon
Prior art date
Application number
TW087114537A
Other languages
English (en)
Inventor
Martin Schrems
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW392342B publication Critical patent/TW392342B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Description

-"部屮--',-'".''札，-'"〈1-;/1於合：^^卬,'',?': A7 B7 五、發明説明（I ) 發明背景 本發明像廣泛地有關於積體電路，並且更持別地是有 關於使用於形成積體電路用電容器的方法。 如所熟知之技藝，使用電容器之一種形式的積體電路 為動態隨機存取記億體（DRAM)胞元。該胞元包括有一用 以儲存電Μ或不儲存電Μ以代表邏輯1或邏輯0的電容 器，以及用電晶體以定址電容器。亦為所熟知之技藝是 ，隨著整合密度的增加，胞元中所使用的電晶體及電容 器二者所能使用的空間係不斷地被減少。然而，儲存在 電容器中的電荷量應儘可能地大，以確保優質的資料保 留時間。電容器可藉由減少二導電電極（亦即導電板）之 間的介質厚度、增加介質之介電常數及/或增加電極表 面積而增加。介質厚度減少量偽為相對應之漏電流增加 所限制，亦邸，將電子直接穿過介質降低保留時間。増 加介電常數則需要改變介電材料，而該方法卻不易與其 flfeDRAM製程中所需的製程相容。 有關增加電容器電極表面積方面，已有若干値技術被 提出；然而其卻需要眾多的額外製程步驟，其中部份製 程係不與其他所需的加工步驟相容。一個已被提出的技 術像於1 9 9 5年2月所發行的π I E E E T r a n s a c t i ο n s ο η Electron Devices" , v o1 . 42, No· 2第 295-300頁中
Watanabe等人所撰之標題為"An Advanced Technique for Fabricating Henispherical-Grained (HSG)Silicon Storage Electrodes"的文章内做説明。該篇論文說明 本紙张尺度述;家標牟（CNS ) Λ4规格（210X 297公# ) n I— i In - - - 1 - - 1 - n -I 士^_ I 1 -I -- —»- I ^lv I - I - -I- tt^i —II -^n (誚先閱讀背面之注意事項再楨艿本頁) A7 B7 五、發明説明（> ) 以一平坦表面非晶質矽形成DRAM電容器板並隨後將其改 變為具有不平坦表面半圓形晶粒矽（Si)的電容器板。該 方法包括有藉由低壓化學氣相沈積並接著以原始氣化物 移除極髙真空退火以形成平坦非晶質矽板（亦即電極）。 該退火製程將形成覆蓋於所有形式之儲存電極之整値表 面的HSG-Si,其覆蓋範圍亦包括有先前已被乾式蝕刻的 側壁表面。另一技術俗於U.S. Patent. No. 5324769中 說明。該專利俗説明藉由形成多晶矽圖案於半導體基板 上的方式以形成不平坦結構導體。具有針孔的絶線膜係 被形成於多晶圖案的表面。該多晶矽圖案隨後被以蝕刻 穿過針孔。接下來，該絶緣膜被移除。又另一技術係於 1996年 9 月所發行的”Japanese Journal of Applied Physics", vol. 35(1996)Part2， No. 9B第 L-1215-1218 頁中Matsuo等人所撰之標題為”Growth of Polycrystalline Silicon Grain"的文章内做説明。該篇文章說明圓頂形 晶粒的形成。一非晶質矽膜（a-Si)係以垂直式LPCVD沈積 於被形成於矽基板上之氣化層之上。a-Si膜的沈積後，接 著在原位置做以與沈積相同溫度執行的退火。 發明概要 根據本發明，提供一種方法以形成電容器用介質。該 方法包括有提供一半導體；形成一不均勻層於半導體表 面；將熱及壓力施加於半導體與不均勻層上以於半導體 表面産生坑洞；形成一層第二介電層於具有坑洞之半導 體表面以提供電容器用介質。 本紙张尺度述州十闺國家標率（CNS ) Λ4规格（210X297公釐） --------------1T-----^ (誚先閱讀背面之注意事項再填寫本頁) 五、發明説明（4 A7 B7 體 與 極積應 之。 晶電導一面連 法及表 生變 熱。 電面效 洞用方 單的半供表氣 方熱體 産-洞 加面 器表害 坑器上 有體晶提洞電 之加導 以坑 體表 容的有 有容面 具晶單份坑並 工體半 壓之 導體 電多之 具電表。供電雜部之方 加導在 加中 半導 成更成 其供洞方提至摻體體上 體半生 與面 將半 形之形 器提坑上被合一導導質 導將産 熱表 在於 於應洞 容儂之質元耦之半半介 半、將 加體 傜積 用對坑。電導體介胞一中雜於於 種體及 體導 層沈 可相常積一半導該AM及體摻置置 一導以 導半。質前 多有通面供雜半於DR以主該設設 供半， 半在行介之 更具，表提摻於置一體於。質極 提供洞 將生執一洞 有搔此之，該置設，晶成面介電 ，提坑 ，産中，'坑 具電因極性。設傜性電形表一二 性：生 性將備性之 將器。電特體俗極特一有洞。第 特有産 待及設持面 質容容器一導質電一成括坑極之 一驟面 一以的一表 介電電容另半介二另形包有電用 另步表 另洞般另體 ,得之電之晶一第之中器具一器 之的體。之坑一之導 法使器加明單。之明體容份第容。明括導圓明之於明半 方，容增發雜極用發主電部之電體發包半變發面傺發生 該積電以本摻電器本該該該用一晶本法在洞本表驟本産 由面加用據之一容據。。，器。電據方以坑據體步據以 藉表增被根面第電根體器份容方至根該壓之根導的根壓 的以偽 表一一 主容部電上接 。加面 半圓 加 ------------I裳------訂------線 (誚先閱讀背面之注意事項再頊寫本頁) 本紙張尺度適川十囚國家標率（CNS ) Λ4規格（210X 297公釐） A7 B7 溫度傜高 五、發明説明（4 根據本發明之另一待性，將半導體加熱與加壓以産生 半導體表面之坑洞的步驟包括有將具有介質層於其上的 半導體施加第一道退火的步驟，而其中將産生在半導體 表面中之坑洞變圓的步驟包括有將半導體施加第二道退 火的步驟。 根據本發明之另一特性，第一道退火的步驟包括有將 半導體施加第一溫度及第一壓力的步驟，而第二道退火 包括有將半導體施加第二溫度的步驟， 於第一溫度。 根據本發明之另一特性俗為：（A)第一壓力係高於第 二壓力；或（B)第二溫度傺高於第一溫度以及第一壓力 偽高於第二S力；或第二溫度傺高於第一溫度以及第二 壓力俗等於第一壓力。 圖式簡單說明 本發明之其他特性以及本發明本身將由下列詳細説明 並配合附画而變得更清楚，其中： 第1Α-1Ε圖偽圖示有關根據本發明之溝渠-電容DRAM胞 元在製造中之各階段的横截面圖示； 第2 _偽圖示習知技術中所發表之蝕刻速率與溫度間 相互關偽的曲線； 第3圖偽圖示習知技術中所發表之在二種不同溫度下 蝕刻在矽上之二氣化矽的效應之一糸列的圖示； 第4A及4B圆僳圖示製造根據本發明之第1A-1E圖的 DRAM用之一對順序退火步驟中所使用的溫度及壓力剖面 本紙张尺度4州屮1¾¾家標率（CNS ) Λ4規格（210X 297公釐） --------1^------、1T-----線 (誚先閱讀背面之注意事項再填ftT本頁) 部 中 ά il 卑 义;J )ί 消 t: η 卬 1? A7 B7 五、發明説明（ ) 1 I 圖； 1 1 第5A至 5D圖俗 圖 示 有 關 根 據 本 發 明 之 第 1 A至 1 E圖之 1 I DRAM胞元用 .電 容 器 在 製 造 中 之 各 階 段 的 横 截 面 圖 示 ； 1 | 第6A及 6B_偽 圖 示 製 造 根 據 本 發 明 之 第 1 A至 1 E圖 的 先 閱 1 I 讀 1 | DRAM用之 一 對 順 序 退 火 步 驟 中 所 使 用 的 溫 度 及 壓 力 横截 背 δ 1 I 之 1 面園。以 及 注 I 意 1 第7A至 7D圖偽 圖 示 有 關 根 據 本 發 明 之 叠 積 - 電 容 器 事 項 1 再 DRAM胞元在製造 中 之 各 階 段 的 横 截 面 圖 示 第 7 B圖傜為 % 1 本 裝 第7 A圖之放 大 部 份 9 該 放 大 部 份 俗 於 第 7 AB 中 所 圈 起並 頁 1 標記為7 B至 7 B 〇 1 1 細節說明 1 1 本發明 像 有 關 於 積 體 電 路 (1C)用 電 容 器 之 形 成 〇 該1C 1 1 為包括例 如 動 態 隨 機 存 取 記 憶 SUtt 體 (DRAM)或同步 DRAM (SDRAM) 1 丁 1 之隨機存 取 記 憶 體 (RAM ) 〇 其他之諸如特殊應用IC(ASIC) 1 | 或合併式DRAM -邏輯電路（嵌埋式DRAM)等1C亦為可使用。 1 1 典型地 是 > 若 干 個 I C平 行 形 成 於 晶 圓 上 〇 加 工 eis» 兀 成後 1 ,晶圓被 切 割 以 將 I c分成艟别晶Η 〇 該 晶 片 隨 後 被 包裝 線 I 為使用於 諸 如 電 m 糸 統 、 蜂 式 電 話 \ 値 人 數 位 肋 理 1 1 (PDAs)及 其 他 電 子 産 品 等 消 費 者 産 品 之 最 終 産 品 0 1 | 參考第 1 圖 > 提 供 一 諸 如 矽 晶 圓 之 基 板 的 一 部 份 之横 1 | 截面圖。 其 他 諸 如 砷 化 鎵 - 鍺 或 其 他 半 導 體 材 料 之 基板 1 1 傺為可用 〇 例 如 j 該 基 板 可 用 具 有 預 定 導 電 度 的 摻 植雜 1 I 質來做微 量 或 大 量 摻 雜 以 得 到 所 欲 之 電 性 〇 如 所 示 9 * 1 1 嵌埋之離 子 植 入 層 1 2而在 位 7 於 與 矽 基 板 1 〇上表面 14距離 1 1 1 1 1 1 本紙張尺度通州t囤國家標芈（CNS ) Λ4規格（210X 297公釐） A7 B7 經濟部中央標準局負工消費合作社印¾ 五、發明説明（ b ) 1 1 1 . 5微米深度處， 在此磷係被形成於其中C 在此之嵌埋摻 1 1 雜 層 1 2 之 摻 雜 濃 度具 有 大 約1〇12至1〇14每 平方公分的劑 1 1 量 〇 一 層 約 為 1 0 0埃厚的二氣妙襯墊_層1 3'倭妓I成1„趁 請 1 先 1 矽 基 板 u之 上 表 面1 4上 方 β如所示，一層 1000-5000埃 閱 讀 1 I 厚 的 氛 化 矽 及 / 或二 氧 化 矽層之介質層16設置於二氣化 η 面 1 I 之 1 矽 襯 墊 層 1 3之 ± .表..面 上 方 〇 ‘兔 1 事 1 接 著 9 如 第 1 A _所 示 9 一所形成之窗口 18傜使用傳統 項 1 式 光 石 板 印 刷 術 (亦即， -硬式」r ios或B S G 蔓3，未_示） 填 寫 本 i 及 化 學 蝕 刻 (亦卽，反應離子蝕刻RIE)技術而形成於氮 頁 1 I 化 矽 層 1 6 中 〇 被 開窗 口 之 氪化矽層16及硬 式罩幕用作使.. 1 1 用Λ 統 式 蝕 刻 技 術將 溝 渠 2 0蝕刻於矽基板 10之上表面14 1 1 的 下 面 部 份 的 罩 幕。 在 此 ，溝渠2 G之深度 係為從矽基板 1 訂 10 上 表 面 14 算 起 8徹 米 的 層级，而^溝渠2 0 之寬度股§ 1 0 _ 1 0 -0 .2 5撤米的層级。 …......—— ...W. 具有100-1000埃厚度之被沈積 1 I 二 氧 化 矽 的 一 介 質環 2 1 (第1B圖）傺使用任 何二步驟溝渠 1 | 蝕 刻 製 程 形 成 於 溝渠 2 0 之 上面部份周圍。 1 1 其 次 > 一 不 平 坦介 質 層 22形成於溝渠20 .............. 的表面上，如 ，咏 | 第 1C 圖 所 示 〇 此 亭之 介 質 層2 2僳為熱成長 至大約10-30 1 1 埃 厚 度 的 二 氣 化 矽。 該 m 二氣化矽層2 2將 可為成長於潔 1 1 大 氣 中 的 原 始氧彳b矽 、例如熱二氣化 矽、TE0S或氮 1 I 化 物 〇 應 注 意 的 是介 質 層 2 2在厚度及/或 組成以及局部 1 1 缺 陷 方 面 具 有 各 種變 化 (亦即不均勻度）。 因此，如第1C 1 1 圖 所 示 介 質 層 22係為 不 平 坦，亦即具有山 峰及山谷。應 1 I 注 /S·· 的 是 層 2 2 中 的不 均 勻 度可為其他諸如 低能摻雜等缺 1 1 8 _ 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4«L格（210X 297公犮） A7 B7 五、發明説明（7 ) 陷所提供造成。 簡短地參考第2圖，曲線30， 30a及30b傜將砂及二氣 化矽的蝕刻速率的圖視為溫度的函數；曲線30偽圖示在 大約7 (5 0拖耳的壓力下矽的蝕刻速率，曲線3 0 a傜圖示在 大約100拖耳的壓力下二氧化矽的蝕刻速率，而曲線30b 傜圖示在大約760拖耳的壓力下二氣化矽的蝕刻速率。 曲線30、30a及3Qb俗為氫所包阐之典型。應注意的是在 為壓力P之函數的臨界溫度T c ( P )以上時，為氫所包圍 之二氧化矽（亦卽曲線3 Q a，3 0 b )的蝕刻速率傜低於矽的 蝕刻速率；不論是單晶矽，多晶矽或非晶質矽皆然。在 7G0拖耳下之蝕刻速率及溫度間的關偽係發表於1995年 9 月所發行的"Journal of the Electrochemical Society", vol. 142，No. 9 中 Habuka 等人所撰之標題 為"Roughness of Silicon Surface Heated in Hydrogen Ambient” Electrodes"的文章内。 在二氣化矽層22(第1C圖）中之不均勻度（亦即，厚度 ,低能摻雜或其他缺陷）將導致二氣化矽穿孔點的發生 ，而其他部位卻仍為二氣化矽所覆蓋。因此參考發表於 Habuka等人所撰之標題為"Roughness of Silicon Surface Heated in Hydrogen Ambient"Electrodes"的文章之第 3圖，二氣化矽層22傜_示置於矽層10的上方。第3圖 的左邊圖示在高於臨界溫度T c ( P )之溫度的蝕刻，而第 3圖的右邊則圖示在低於臨界溫度Tc(P)之溫度的蝕刻 。應注意的是在高於臨界溫度T c ( P )之溫度時，二氣化 本紙張尺度讳州'丨’囤國家標率（CNS ) Λ4規格（210 X297公釐） --------'—装------17-----:-線 (誚先閱讀背面之注意事項再功巧本頁) ΑΊ Β7 經漓部中央標準局員工消費合作社印製 五、發明説明（ ) 1 I 矽 層 2 2將 被 快 速 移 除 9 而 於 薄 層 22被 移 除 後 産 生 相 當 平 1 1 坦 的 矽 1 0 表 面 〇 然 而 當 蝕 刻 在 低 於 臨 界 溫 度 Tc (F )之溫 1 1 度 時 i 坑 洞 2 5將 被 形 成 於 矽 層 1 C 中 〇 因 此 i 在 低 於 矽 之 請 1 先 1 蝕 刻 速 率 遠 大 於 二 氣 化 矽 之 蝕 刻 速 率 的 某 臨 界 溫 度 T c (P) 閱 讀 1 之 溫 度 時 矽 較 二 氧 化 矽 高 的 蝕 刻 速 率 將 導 致 坑 洞 25形 背 1 I 之 1 成 於 矽 1 0 中 〇 由 第 2 圖 之 曲 線 i 應 注 意 的 是 在 大 氣 壓 f专' 1 事 1 力 下 之 臨 界 溫 度 大 約 為 1 0 0 o°c 0 於 大 氣 壓 下 * 在 大 於 臨 項 再 1 界 溫 度 T c ( P )之溫度時， 蝕刻速率的差異為微小的且二 填 寫 本 \ 裝 氧 化 矽 膜 將 被 快 速 移 除 〇 第 2 圖 係 圖 示 在 例 如 大 約 1 0 0 頁 '—. 1 I 拖 耳 下 » 二 氣 化 矽 在 氫 中 的 蝕 刻 速 率 對 溫 度 的 依 存 度 較 1 1 不 明 顯 9 而 在 較 低 溫 的 蝕 刻 速 率 則 與 具 徹 小 溫 度 依 存 度 1 1 之 矽 在 氫 中 的 蝕 刻 速 率 較 為 接 近 〇 因 此 J 在 較 低 壓 時 i 1 訂 臨 界 溫 度 T c ( P )將較高壓時為低。 1 因 此 9 參 考 第 1C 圖 » 在 二 氧 化 矽 之 介 質 層 22成 長 於 矽 1 I 1 0上 方 後 9 該 結 構 將 被 置 入 未 圖 示 之 腔 室 或 爐 管 中 〇 一 1 I 値 二 階 段 退 火 步 驟 於 隨 後 被 執 行 〇 在 第 一 m 階 段 中 9 二 1 1 氧 化 矽 層 2 2 之 不 均 勻 度 (亦即， 例如 山 峰 及 山 谷 低 能 踩 I 摻 雜 或 缺 陷 )將變為形成於溝渠2 0側壁及底部的坑洞2 5 1 (第3 圖） 而 在 第 二 道 退 火 中 i 該 坑 洞 2 5之 尖 銳 的 邊 緣 1 1 將 被 變 圓 為 坑 洞 2 5 1 〇 首先應注意地是， 坑洞2 5之形成 1 1 及 變 圓 將 可 於 上 逑 之 氫 氣 包 圍 中 > 或 在 例 如 其 他 諸 如 氬 1 1 氣 N 氣 氣 及 氮 氣 等 鈍 氣 之 無 氧 周 圍 環 境 9 或 超 高 真 空 退 1 1 火 中 産 生 〇 亦 應 注 地 是 ) 二 道 退 火 在 同 一 腔 室 中 執 行 1 I 9 亦 即 同 一 位 置 的 狀 態 下 f 而 所 産 生 的 結 構 則 圖 示 於 第 1 1 -1 0- 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4%格（210X2W公兑） A7 B7 經濟部中央標準局負工消f合作社印製 五、發明説明（ 9 ) 1 I 1 D 圖 中 〇 1 1 因 此 > 也 參 考 第 5 A -5 D圖， 在不平坦的二氣化矽層2 2 1 1 形 成 後 > 該 結 構 將 被 置 入 腔 室 做 退 火處 理 〇 在 第 一 道 退 請 1 先 1 火 步 驟 中 (第5 B圖）， 該 腔 室 俗 處 於 如第 4 A 圖 之 左 邊 所 示 閱 讀 1 之 相 當 低 的 第 一 溫 度 T1 (亦即較臨界溫度T C ( P)為 低 )， 以 η 1 I 之 1 形 成 第 3 画 中 所 説 明 以 及 再 次 於 第 5Β僵 中 所 示 之 坑 涧 2 5 事 1 0 在 下 —* 道 退 火 的 過 程 中 該 溫 度 在原 位 置 被 升 至 如 第 項 再 4 A _ 右 邊 所 示 之 溫 度 T 2 ， 以 將 坑 洞 2 5之 尖 銳 邊 緣 變 圓 而 填 寫 本 裝 形 成 如 第 5C 圖 所 示 之 變 圓 的 坑 洞 2 5 '，並且亦將移除任何 頁 1 I 殘 留 的 二 氧 化 矽 層 2 2 〇 若 僅 能 完 成 殘留 二 氧 化 矽 之 部 分 1 1 移 除 則 諸 如 稀 釋 或 緩 衝 的 氫 氟 酸 之濕 式 蝕 刻 步 驟 將 可 1 1 被 使 用 〇 第 4 B 圖 偽 圖 示 二 道 序 列 退 火步 驟 〇 坑 洞 2 5將 藉 1 -ί — 由 第 二 道 退 火 步 驟 中 之 砂 原 子 表 面 遷移 變 圓 為 坑 洞 2 5 1 〇 1 m 注 意 的 是 ί 二 步 驟 退 火 可 於 二 退火 步 驟 溫 度 維 持 固 1 I 定 而 在 第 二 道 退 火 步 驟 中 之 腔 室 壓 力減 少 的 情 形 下 執 行 1 I 9 如 第 6 A及 6B 圖 所 示 〇 應 注 τήΰ. 的 是 ，在 第 一 道 退 火 步 驟 1 t 中 9 於 第 一 個 壓 力 P 1 時 9 該 溫 度 Τ 1僳低 於 在 第 一 痼 壓 力 線 P 1 時 之 臨 界 溫 度 T c (P )， 而ί- Ε第二 二道退火步驟中， 其中 1 t 壓 力 為 P 2 9 該 溫 度 T2偽 高 於 在 壓 力 Ρ 2時 之 臨 界 溫 度 1 1 T c (P )〇 而如第6 Β圖所示， 溫度在二個退步驟皆- -定； 1 I 在 第 一 道 退 火 步 驟 中 該 結 構 係 位 於 臨界 壓 力 之 上 9 而 在 1 1 第 二 道 退 火 步 驟 中 該 結 構 傷 位 於 臨 界壓 力 之 下 〇 1 1 在 一 實 施 例 中 9 第 一 道 退 火 (亦即坑洞2 5之形成（第 5B 1 1 -1 1 - 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4ML梠（210X 297公筇） 經滴部中央標準局員工消費合作社印製 A7 B7 五、發明説明（一） 圖））偽在大約850 °C的溫度T1、大約20拖耳的壓力P1以 及氫氣流量為2標準升/分鐘的速率下執行約1Q-6Q分鐘 。該第二道退火傜在原位置以下列加工執行（亦即，坑 洞25變圓為坑洞25'且二氣化矽層22被移除）：在大約 95〇-100(TC的溫度T2、大約1拖耳的壓力P2以及氫氣_^ 量為2標準升/分鐘的速率下。此處之坑洞深度傜典型 地為數至十奈米。 其次，如第1D及5C圖所示，在坑洞25變圓為坑洞25‘ 後，砷或磷將擴散進入被坑洞化之溝渠側壁及底部以形 成摻雜區域27。該摻雜區域27將提供電容器35之電極或 電極板。此處的摻雜區域2 7偽以提昇腔室中之溫度至大 約lOOfTC的階级而使用砷或磷氣體形成。其將可在第二 道退火後在原位置被執行，或可於分離的設備中執行。 摻雜亦可被執行於以其他諸如離子植入電漿摻雜（PLAD) 或電漿浸没離子植入（PII)等方法之分離的設備中。 其次，電容器35之介質層32像被形成。在此，該結構 將被置入溫度大約800°C-100(TC之具有氨氣（NH3 )大約 6拖耳的壓力下的腔室中約30分鐘·，然後以低壓化學 氣相沈積（LPCVD)使氮化物在大約700 °C於SiH2 Cl2 (DCS) 及NH3中形成；且隨後在大約900°C的溫度於大約760拖耳 壓力之水氣中維持10分鐘以形成熱成長氣化物（亦即氤 化物之再氧化）。 因此，第一電極摻雜區域27以及介質層32(第5D圖）的 二步驟退火將可於後序執行於相同的腔室或一整合的設 -12- 本紙張尺度適用中國國家標準（CNS ) Λ4规枋（210Χ297公筇） --------裝------訂------ 球 (請先閱讀背面之注意事項再填寫本頁) 經漪部中央標準局貝工消f合作社印製 A7 B7 五、發明説明（〇 ) 備中。應注意地是，介質層32具有順著矽10表面中變圓 化的坑洞2 5 ’的不規則表面。因此，在二氧化矽層2 2外 表面之表面區域偽較僅將二氣化矽層22沈積於第1B圖中 的溝渠2 0所得的表面區域為大。 該結構隨後以任何傳統的方式加工而形成DRAM胞元40 ，諸如第1E圖所示。因此，電容器3 &將包括有位於介質 層32上方之摻雜非晶質或摻雜多晶矽37以形成電容器35 之第二電極。應注意地是，多晶矽或非晶質矽沈積將可 以在原位置執行。然而所有這些製程將可在不背離本發 明之範醻下於分離設備中離開原位置被執行。應注意地 是，第二電極37之表面積已為矽10表面中之坑洞25'所 增加。DRAM4Q包含具有一為閘極通道49所隔離之源極及 汲極區域44, 46之電晶體42。閘極通道49具有置於其上方 的一閘極氧化物4 8及一摻雜多晶矽或多晶矽-矽化鎢閘 極電極5L應注意地是，汲極區域46偽被電連接至摻雜 多晶矽37而將汲極區域電連接至電容器35之第二電極。 現參考第7A-7D圖，一墨積電容器DRAM胞元80偽画示 於第7D圖中。一電晶體82傺以任何傳統的方式形成，其 具有一摻雜多晶矽層84於熱成長氧化物層88上方以及一 導體86於摻雜多晶矽層84上方，以提供電晶體82用閘極 電極。該電晶體82具有如所示之源極及汲極區域。如所 示，在完成電晶體82的形成後，該裝置將以任何傳統的 方式以介質層9Q保護之。其次，叠積電容器83之下面導 體92俗被形成以與源極區域接觸。下面導體92傜為經摻 本紙張尺度適用中國國家標準（CNS ) Λ4現枋（210X 297公荩） ---^---^---------ΪΤ------ ^ ("先閱讀背而之注意事項再填寫本頁) 經滴部中央標準局員工消費合作社印製 A7 B7 五、發明説明（p ) 雜的矽。 如第7A_所示之結構随後以上述之第1B-1E圖的二階段 退火製程加工。因此，一未表示於圖上之不平坦介質層 將形成於矽導體92表面上方。在未表示於圖上之二氣化 矽介質層成長於矽導體92上方後，該結構將被置入腔室 或爐管中，其中該步驟並未表示於圖上。上述之二階段 退火步驟偽於隨後被執行〇在第一階段中，二氣化矽層 的不均勻度（亦即，例如山峰及山谷、低能摻雜或缺陷 將轉變為形成於導體92(亦即，叠積電容器83之底部）之 周圍舆頂端之上方的坑洞25(第7Β圖），而在第二階段退 火中，坑洞25之尖鋭邊緣將變圓。 其次，一介質層94將被置於加工過的矽導體92上方， 而導體96(亦即，電容器83之頂端電極）則被形成於介質 層94上方（第7C圖）。應注意地是，電容器83之導體92與 9 6以及電容器介質層94之表面區域傺大於第7Α圖中之未 被坑洞化的矽導體92所産生的表面區域。因此，電容器 83之電容量將被增加。 雖然本發明已被特別地掲示並參考不同的實施例做說 明，惟本發明可於不違背其有關之範轉下而為改良及改 變偽為熟習本技藝之人士所明瞭的。因此，本發明之範 醻應不以參考上述説明來決定，而應以參考所附之申請 專利範圍以及其所有相當的範畴而決定之。 -14- 本紙張尺度適用中國國家標準（CNS ) Λ4規梠（210Χ297公筇） --------,_私衣------1Τ------^ (請先閱讀背面之注意事項4填寫本頁) A7 B7 五、發明説明（d ) 參考符號説明 10.....基板 1 2.....被嵌埋之離子植入層 1 3.....襯墊層 14.....上表面 16.....介質層 1 8.....窗口 20.....溝渠 2 1.....介質環 2 2,3 2 , 9 0,9 4 .....介質層 2 5,2 5'.....坑洞 2 7.....摻雜區域 3 0 , 3 0 a , 3 0 b......曲線 35.......電容器 3 7.......第二電楝 40,80. . . .DRAM 胞元 42,82....電晶體 44.......源極區域 46.......汲極區域 48.......闊極氣化物 4 9.......閘極通道 50.......閘極電極 83 .......«積電容器 84 .......摻雜多晶矽層 8 6,9 2,9 6 .....導體 88.......熱成長氣化層 -----1^.- 本紙张尺度適川屮1¾國家標率（CNS ) Λ4規格（2】0Χ297公犮） --------”—装------訂-----.V線 (誚先閱讀背面之注意事項再硪寫本頁)

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標牟局貞工消费合作社印I 六、申請專利範圍 1 1 1 · 一 種 用 於 加 工 半 導 體 之 方 法 > 包 括 步 驟 : 1 1 提 供 半 導 體 ： 1 I 將 半 導 體 加 熱 及 加 壓 以 在 半 導 體 表 面 産 生 坑 洞 ； 以 請 1 先 1 及 閲 讀 1 將 産 生 在 半 導 體 表 面 之 坑 洞 變 圓 〇 背 1 之 I 2 ·如 串 明 專 利 範 圍 第 1 項 之 方 法 » 其 中 所 提 供 的 步 驟 包 注 意 1 I 括 有 提 供 一 矽 半 導 體 的 步 驟 〇 事 項 1 I 再 3 .如 申 請 專 利 範 圍 第 2 項 之 方 法 > 其 中 所 提 供 的 步 驟 包 寫 本 裝 括 有 提 供 単 晶 矽 的 步 驟 〇 頁 S_✓ 1 1 4 .如 Φ 請 專 利 範 圍 第 2 項 之 方 法 9 其 中 所 提 供 的 步 驟 包 1 1 括 有 提 供 多 晶 矽 的 步 驟 〇 1 I 5 ·如 申 m 專 利 範 圍 第 2 項 之 方 法 其 中 所 提 供 的 步 驟 包 1 1 括 有 提 供 非 晶 質 矽 的 步 驟 〇 1 丁 1 6 ·如 申 請 專 利 範 圍 第 1 至 第 5 項 中 任 一 項 之 方 法 9 其 中 1 I 將 半 導 體 加 熱 及 加 壓 以 在 半 導 體 表 面 産 生 坑 洞 ； 以 及 1 1 將 産 生 在 半 導 體 表 面 之 坑 洞 變 圓 的 步 驟 將 被 執 行 於 A 一 1 1 般 性 的 設 備 中 〇 I 7 ·如 串 請 專 利 範 圍 第 6 項 之 方 法 > 其 中 有 在 將 半 導 體 加 1 1 熱 及 加 壓 以 在 半 導 體 表 面 産 生 坑 洞 的 步 驟 之 刖 形 成 一 1 I 介 質 層 於 半 導 體 表 面 之 步 驟 〇 1 8 ·如 串 請 專 利 範 圍 第 7 項 之 方 法 * 其 中 將 半 導 體 加 熱 及 1 1 加 壓 以 在 半 導 體 表 面 産 生 坑 洞 的 步 驟 包 括 有 將 具 有 介 1 I 質 層 於 其 上 的 半 導 體 施 加 第 道 退 火 的 步 驟 t 而 其 中 1 將 産 生 於 半 導 體 表 面 之 坑 洞 變 圓 的 步 驟 則 包 括 有 將 半導 1 1 -1 6- 1 1 1 1 本紙张尺度逋用中國國家揉準（CNS ) A4规格（21 OX297公釐） 經濟部中央揉準局負工消費合作社印«. A8 B8 C8 D8 TC、申請專利範圍 體施加第二道退火的步驟。 9. 如申請專利範圍第8項之方法，其中第一道退火包括 有將半導體施加於第一個溫度以及第一舾壓力的步驟 ,而第二m段退火則包括有將半導體施加於第二道退 火的步驟，該第二個溫度較第一傾溫度為高。 10. 如申請專利範圍第8項之方法，其中第一壓力傜高 於第二壓力。 U.如申請專利範圍第8項之方法，其中第一溫度係低 於第二溫度。 12. 如申請專利範圍第9項之方法，其中第二溫度傜高 於第一溫度而第一壓力則高於第二壓力。 13. 如申請專利範圍第12項之方法，其中絶緣層包含二 氧化矽。 14. 如申請專利範圍第13項之方法，其中第一溫度大約 為850 °C,第二溫度大約為950-1000 °C,第一壓力大 約為20拖耳而第二壓力大約為1拖耳。 15. —種形成電容器用介質的方法包括： 提供一半導體； 形成一不均勻層於半導體表面； 將熱及壓力施加於半導體與其上之不均勻層，以在 於半導體表面産生坑洞； 形成一層第二介質層於具有坑洞之半導體表面以提 供電容器用介質。 1«.如申請專利範圍第15項之方法，其中所提供的步驟 -17- 本紙張尺度逋用中國國家標準（CNS ) Α4规格（210 X 297公釐） --------- 1^.------ΐτ-----· 0 (请先Μ讀背面之注意事項再填寫本頁) 經濟部中央橾牟局負工消费合作社印*. A8 B8 C8 D8 六、申請專利範圍 包括有提供一矽基板的步驟。 17. 如申請專利範圍第15項之方法，其中所提供的步驟 包括有提供單晶矽的步驟。 18. 如申請專利範圍第15項之方法，其中所提供的步驟 包括有提供多晶矽的步驟。 19. 如申請專利範圍第15項之方法，其中所提供的步驟 包括有提供非晶質矽的步驟。 20. 如申請專利範圍第13至第17項中任一項之方法，其中 將半導體加熱及加壓以在半導體表面産生坑洞的步驟 包括有將具有不均勻層於其上的半導體施加第一道退 火的步驟而其中將産生於半導體表面之坑洞變圓的步 驟則包括有將半導體施加第二道退火的步驟。 21. 如申請專利範圍第2Q項之方法，其中第一道退火包 括有將半導體施加於第一溫度以及第一壓力的步驟而 第二階段退火則包括有將半導體施加於第二道退火的 步驟，該第二溫度較第一溫度為高。 2 2.如申請專利範圍第21項之方法，其中第一掴壓力僳 高於第二艏壓力。 23. 如申請專利範圍第22項之方法，其中第二溫度係高 於第一溫度而第一壓力偽高於第二壓力。 24. 如申請專利範圍第2 3項之方法，其中不均勻層包含 二氣化矽。 25. 如申請專利範圍第2 4項之方法，其中第一溫度大約 為850 °C,第二溫度大約為950-1000 °C,第一壓力大 -1 8 _ 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） --------.裝------訂------妒. (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 約為20拖耳而第二壓力大約為1拖耳。 26 . —電容器包括： 具有坑洞表面之摻雜單晶半導體，該摻雜半導體 提供電容器用之一第一電極； 一介質傜設置於半導體之坑洞表面上方； 一電容器用之第二電極傜設置於該介質上方。 27. — DRAM胞元包括： 一單晶主體於其中形成： (a ) —電晶體；以及 (b)—電容器耦合至此電晶體，該電容器包括： (i)形成於主體中之一摻雜單晶半導體部份，該部 份具有坑洞表面，該摻雜半導體部份提供一電容器用 之第一電極； (li) 一介質設置於半導體之坑洞表面上方； (iii) 一電容器用之第二電極設置於介質上方並電 連接至電晶體。 28. 如申請專利範圍第8項之方法，其中該施加的步驟 包括使用氫氣周圍環境步驟。 經濟部t央揉率局貞工消费合作社印裝 (請先閣讀背面之注意事項再填寫本頁) 29. 如申請專利範圍第8項之方法，其中該施加的步驟 包括使用無氧周圍環境的步驟。 30. 如申請專利範圍第2 9項之方法，其中該周圍環境傜 為惰性氣體。 -19-本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）
TW087114537A 1997-09-30 1998-09-02 Integrated circuit fabrication method and structure TW392342B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94109497A 1997-09-30 1997-09-30

Publications (1)

Publication Number Publication Date
TW392342B true TW392342B (en) 2000-06-01

Family

ID=25475909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087114537A TW392342B (en) 1997-09-30 1998-09-02 Integrated circuit fabrication method and structure

Country Status (5)

Country Link
EP (1) EP0905760A3 (zh)
JP (1) JPH11163298A (zh)
KR (1) KR19990030230A (zh)
CN (1) CN1214542A (zh)
TW (1) TW392342B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
KR100361520B1 (ko) * 1999-07-08 2002-11-18 주식회사 하이닉스반도체 반도체장치의 소자격리방법
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
JP4123961B2 (ja) * 2002-03-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
KR100745594B1 (ko) * 2004-12-27 2007-08-02 삼성전자주식회사 커패시터를 구비하는 디램 소자의 형성 방법 및 그방법으로 형성된 디램 소자
US20110121372A1 (en) * 2009-11-24 2011-05-26 Qualcomm Incorporated EDRAM Architecture
US8530938B2 (en) 2009-12-10 2013-09-10 International Rectifier Corporation Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8236710B2 (en) 2010-10-07 2012-08-07 International Business Machines Corporation Technique to create a buried plate in embedded dynamic random access memory device
CN111403274A (zh) * 2020-04-10 2020-07-10 上海华虹宏力半导体制造有限公司 增加硅沟槽表面积的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008580B1 (ko) * 1990-06-22 1993-09-09 현대전자산업 주식회사 표면적이 극대화된 실리콘층 및 그 제조방법
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
US5068199A (en) * 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance
JP3038088B2 (ja) * 1992-10-09 2000-05-08 新日本製鐵株式会社 半導体記憶装置の製造方法
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5466626A (en) * 1993-12-16 1995-11-14 International Business Machines Corporation Micro mask comprising agglomerated material
JP2727981B2 (ja) * 1993-12-27 1998-03-18 日本電気株式会社 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法

Also Published As

Publication number Publication date
JPH11163298A (ja) 1999-06-18
KR19990030230A (ko) 1999-04-26
EP0905760A2 (en) 1999-03-31
CN1214542A (zh) 1999-04-21
EP0905760A3 (en) 2001-10-24

Similar Documents

Publication Publication Date Title
TW425700B (en) Hemispherical grained polysilicon semiconductor structure and method
US7642157B2 (en) Method for enhancing electrode surface area in DRAM cell capacitors
TW502435B (en) Memory cell structure and fabrication
US7741188B2 (en) Deep trench (DT) metal-insulator-metal (MIM) capacitor
TW544867B (en) Integrated circuit fabrication
TW402747B (en) Method and apparatus for minimizing dopant outdiffusion in gate structures
TW392342B (en) Integrated circuit fabrication method and structure
JPH02283056A (ja) キャパシタと集積回路の製法
TW406405B (en) Manufacture method of the trench-type capacitor
KR20020091580A (ko) 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법
TW411621B (en) Method to produce a capacitor for a semiconductor device
US6187659B1 (en) Node process integration technology to improve data retention for logic based embedded dram
TW418531B (en) Manufacture method of capacitor of DRAM cell
TW488068B (en) Semiconductor device with trench capacitors and the manufacturing method thereof
JP3244049B2 (ja) 半導体装置の製造方法
TW383500B (en) Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
TW392337B (en) Method for forming selective hemi-spherical grains
TW523860B (en) Manufacturing method for lower electrode plate of capacitors in memory
TW416143B (en) Manufacturing method for capacitor contact node of integrated circuit
JP2998996B2 (ja) 半導体素子の製造方法
TW525294B (en) Fabrication method of bottom storage electrode of capacitor
TW415002B (en) Fabrication of multi-anchor capacitor of semiconductor memory
TW417287B (en) Manufacturing method of the HSG DRAM capacitor formed upon amorphous silicon
TW427016B (en) Manufacturing method of DRAM capacitors

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees