JPH06163853A - 半導体装置のキャパシタ製造方法 - Google Patents
半導体装置のキャパシタ製造方法Info
- Publication number
- JPH06163853A JPH06163853A JP4319086A JP31908692A JPH06163853A JP H06163853 A JPH06163853 A JP H06163853A JP 4319086 A JP4319086 A JP 4319086A JP 31908692 A JP31908692 A JP 31908692A JP H06163853 A JPH06163853 A JP H06163853A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline layer
- capacitor
- oxide film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 239000003990 capacitor Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000007788 roughening Methods 0.000 claims abstract description 27
- -1 phosphorus ions Chemical class 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 21
- 239000011574 phosphorus Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000012159 carrier gas Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910019142 PO4 Inorganic materials 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 abstract 1
- 239000010452 phosphate Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 14
- 238000007740 vapor deposition Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 241000208011 Digitalis Species 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/016—Catalyst
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/138—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
パシタンスを増加させうる半導体装置のキャパシタ製造
方法を提供する。 【構成】 内部に不純物が含まれるように微細構造のグ
レーンからなる多結晶層を形成し、不純物が含まれてい
る前記多結晶層に食刻を施してそのグレーン境界部分を
削り出すことにより、多結晶層の表面を粗面化する。酸
化膜を用いたり、1次粗面化された多結晶層の表面部を
露出させた後異方性食刻を施して微細トレンチ及び微細
柱を形成したり、エピタキシャル成長させエピタキシャ
ルグレーンを形成して多結晶層の表面積をさらに増加さ
せる。 【効果】 これにより、単純な工程により規則性及び再
現性があり、セルキャパシタンス増加及び調節が容易で
信頼性ある半導体装置のキャパシタが製造できる。
Description
製造方法に係り、特に多結晶シリコンの微細構造を用い
た半導体装置のキャパシタ製造方法に関する。
多結晶シリコン膜を電極として用いるスタック形キャパ
シタセルは1Mb DRAMから現在に至るまでDRA
Mセルとして幅広く使われている。しかし、DRAMの
高集積化につれ、従来の単純な構造のスタック形キャパ
シタセルでは十分なセルキャパシタンスを確保しにくか
った。従って、誘電体膜として使われたシリコン窒化膜
の代わりに高誘電率を有する酸化タンタリウム膜を使用
したり、スタック形キャパシタの構造を変えてキャパシ
タの有効面積を拡大する方法を試している。
法としてキャパシタの蓄積電極として使われる多結晶シ
リコン層をその膜の表面が粗面化されるように形成する
方法がある。かかる粗面化は多結晶シリコン膜の表面を
食刻したり、膜成長時に多結晶シリコン膜の生成条件を
制御することにより得られる。このうち、特に後者は割
りあい簡単な工程で実現できて今後のキャパシタ形成技
術として有用であろうと予想される。
結晶シリコン膜の生成条件を制御することにより、その
表面を粗面化する方法を示す。
膜の生成条件を制御することによりその表面を粗面化す
る方法に対して説明する(参考文献:”Rugged
Surface Poly−Si Electrode
and Low Temperature Depo
sited Si3 N4 for 64Mbit an
d Beyond STC DRAM Cell″by
M−Yoshimura et al・、IEDM
1990,pp・659−662)。
導体装置のキャパシタ製造方法を説明するための写真で
ある。より具体的には、図1は一定した蒸着厚さにおい
て蒸着温度による多結晶シリコン層の表面形態(粗面化
程度)変化を示す図であって前述した従来技術を示し、
図2は一定した温度(570℃)で蒸着厚さによる多結
晶シリコン層の表面形態(粗面化程度)を示す図であつ
て前述した従来技術を示す。
(図1参照)及び蒸着厚さ(図2参照)に応じて表面の
粗面化程度が異なることがわかる。即ち、吉村などは約
570℃温度で約0・1μm程度の厚さで多結晶シリコ
ン膜を蒸着する時、粗面化の程度が目立ったと教示して
いる。キャパシタの大きさ及び構造が同様の場合、有効
セルキャパシタの面積は平坦な表面を有する多結晶シリ
コン膜を使用した場合の有効キャパシタ面積より、前記
論文に紹介された通り粗面化された多結晶シリコン膜を
使用した時の有効面積が約2・5倍くらい大きい。
来の他の方法による半導体装置のキャパシタ製造方法を
説明するための断面図である(参考文献:”A Cap
acitor−Over−Bit−Line(COB)
Cell with a Hemispherical
ーGrain Storage Node for64
Mb DRAMs″by M−Sakao et al
・,IEDM 1990.pp・655〜658)。
20を形成した後(図3)、全面に半球形のグレーンを
持つHSGを有する多結晶シリコン膜30を蒸着し(図
4)、次いで全面に所定の異方性食刻を施すことにより
前記半球形のグレーンの形状を前記中心部ストリッジ電
極にそのまま移すことにより、その表面が粗面化された
20a及び30aから構成されたストリッジ電極を完成
する(図5)。
全面に蒸着される前記半球形のグレーンを有する多結晶
シリコン膜30はヘリウム(He)で希釈(20%)さ
れたシランガス(SiH4 )を特定条件、即ち1.0t
orr、550℃で半導体基板に蒸着させることにより
得られる。これは多結晶シリコン膜の生成条件を制御す
ることにより膜成長時多結晶シリコン膜の表面を粗面化
する点において前記図1及び図2に引用した論文の方法
と類似である。
zanとAkram Ditaliが提案した従来のさ
らに他の方法による半導体装置のキャパシタ製造方法を
説明するための断面図である(参考文献:”Elect
rical Characterization of
Textured Interpoly Capac
itors For Advanced Staclk
ed DRAMs″byPierre C−Fazan
and Akram Ditali,IEDM 19
90,pp・663−666)。
ないし300nm程度の厚さで多結晶シリコン膜50を
蒸着した後、燐イオンをドープする(図6)。この際、
前記燐イオンは多結晶シリコン膜を構成するグレーンの
境界部分にさらに多くドープされるが、これは前記部分
ではシリコンイオン間の結合力が他の部分より弱いから
である。次いで、結果物の全面部を約907℃程度の温
度で湿式酸化させる。この際、供給される水分子H2 O
と前記多結晶シリコン膜を構成するシリコン原子はグレ
ーンの境界部でさらに多く反応するので、この部分では
平均より二酸化シリコン(SiO2 )60がさらに多く
生成され粗面化された多結晶シリコン膜50aを形成す
る(図7)。前記二酸化シリコンが生成されている結果
物を湿式食刻すれば、二酸化シリコンがさらに多く生成
された部分(即ち、グレーンの境界部分)に溝が生ずる
のでごつごつに粗面化された多結晶シリコン膜50aを
収得することになる(図8)。この方法によれば、セル
キャパシタンスを約34%程度増加させうる。
をなすグレーンの境界部分の脆弱な結合力を用いて多結
晶シリコン膜の表面を粗面化させた。
有効面積を拡大する方法は通常(その表面が粗面化され
ていない)の多結晶シリコン膜の有効面積より2ないし
3倍大きい有効面積が得られるという点でDRAMの高
集積化に多大に寄与する。しかし、多結晶シリコン膜の
生成条件を制御して粗面化する方法(図1Aないし図1
B、図2Aないし図2C)は規則性と再現性の面におい
て問題がある。また、多結晶シリコン膜を直接に食刻し
て粗面化するPierre,Fazan,Akram氏
らの方法は十分なセルキャパシタンスを確保しにくいと
いう点で問題がある。
の目的は第1電極の表面を容易に粗面化してセルキャパ
シタンスを増加させうる新規の半導体装置のキャパシタ
製造方法を提供することであり、本発明の他の目的は信
頼性のあるキャパシタが製造できる半導体装置のキャパ
シタ製造方法を提供することである。
ために、本発明による半導体装置のキャパシタ製造方法
は、第1電極、誘電体膜及び第2電極からなる半導体装
置のキャパシタを製造する方法において、前記第1電極
を形成するための工程は、半導体基板上に、その内部に
不純物が含まれるよう微細構造のグレーンからなる多結
晶層を形成する段階と、不純物の含まれている前記多結
晶層に食刻を施してそのグレーン境界部分を削り出すこ
とにより、多結晶層の表面を粗面化する段階を含むこと
を特徴とする半導体装置のキャパシタ製造方法が提供さ
れる。
及び第2電極からなる半導体装置のキャパシタを製造す
る方法において、前記第1電極を形成するための工程
は、半導体基板上に表面が粗面化された多結晶層を形成
する段階と、前記多結晶層上に酸化膜を形成し、前記酸
化膜が形成されている結果物の全面に前記酸化膜を食刻
対象とした異方性食刻を施して多結晶層を構成するグレ
ーン問にのみ前記酸化膜を残すことにより酸化物からな
った食刻マスクを形成する段階と、前記酸化膜からなっ
た食刻マスクを用いて粗面化された前記多結晶層を所定
深さで異方性食刻することにより、多結晶層に微細トレ
ンチを形成する段階、及び前記食刻マスクを除去する段
階を含むことを特徴とする半導体装置のキャパシタ製造
方法が提供される。
体膜及び第2電極からなる半導体装置のキャパシタを製
造する方法において、前記第1電極を形成するための方
法は、半導体基板上に表面が粗面化された多結晶層を形
成する段階と、前記多結晶層上に酸化膜を形成し、前記
酸化膜が形成されている結果物の全面に前記酸化膜を食
刻対象とした異方性食刻を施して多結晶層を構成するグ
レーン間にのみ前記酸化膜を残すことにより酸化物から
なったエピタキシアルグレーンを形成する段階と、前記
エピタキシアルマスクを用いて粗面化された前記多結晶
層の露出された部分にエピタキシアルグレーンを成長さ
せる段階を含むことを特徴とする半導体装置のキャパシ
タ製造方法が提供される。
グレーンからなる多結晶層に所定の不純物をドープした
後、所定の不純物の食刻に容易な食刻溶液を用いて多結
晶層を食刻する工程により1次的に第1電極の表面を粗
面化し、次いでその表面が粗面化された前記多結晶層の
表面に酸化膜成長及び除去工程を施して2次的な第1電
極の表面粗面化を図る。また、前記食刻溶液を用いて不
純物がドープされた多結晶シリコングレーンの境界部分
のみを選択的に除去できる。従って、粗面化された多結
晶シリコン層を形成する工程が容易である。
詳しく説明する。
よる半導体装置のキャパシタ製造方法の第1実施例を説
明するための断面図である。
50を形成する段階を示したものである。多数の微細構
造のグレーンから構成される物質を、通常の方法、例え
ば低圧蒸着法LPCVDを用いて半導体基板上に蒸着す
ることにより多結晶層を形成する。この際、前記物質は
結晶構造が異なる多数の微細構造のグレーンからなって
いるので、このグレーンの大きさは前記物質を蒸着する
温度、時間及び厚さなどにより左右され、隣接したグレ
ーンは相異なる結晶構造を持つように形成される。本実
施例において、前記蒸着温度は500℃ないし700℃
程度であるが前記温度範囲に限らない。前記多結晶層と
して非晶質シリコン、多結晶シリコンまたは半球形のグ
レーンHSGを有する多結晶シリコンが用いられる。
する段階を示したものである。例えば、POCl3 (p
hosphorous oxychloride)のよ
うな物質を用いて前記多結晶層50に燐イオンをドープ
してドープされた多結晶50aを形成する。すると、前
記燐イオンはグレーンの境界部分に存するシリコンイオ
ンと一層よく結合して、前記図10に示したとおり前記
境界部分における燐の濃度が他の部分より高くなる。こ
れは、前記図6の説明部で述べた通りグレーンの境界部
分ではシリコンイオン間の結合力が弱いからである。
連してその大きさが異なるが、不純物の濃度が高い時の
グレーンの大きさが低い時の大きさより大きい。これは
不純物の濃度が高いほどドープ時開が長くなり、ドープ
工程時供給される熱エネルギーにより前記グレーンの結
晶構造が変わって隣会うグレーンと結合して一つのさら
に大きいグレーンを形成する現象が発生するからであ
る。
を食刻して粗面化された多結晶層50bを収得する段階
を示したものである。前記図10において収得した結果
物を燐酸溶液を用いた食刻工程(湿式食刻または乾式食
刻)に露出させれば、多結晶シリコンの中でも燐イオン
の濃度が高い部分、即ちグレーンの境界部分が他の部分
よりさらに容易に食刻されるので、結局その表面が粗面
化された多結晶層50bが形成できる。これは、燐酸溶
液が燐を含んだ物質を含まない物質よりさらによく食刻
するからである。
された多結晶層50bに、粗面化されない多結晶層(図
9の部材番号50)にドープされた不純物(図10の7
0)のような不純物(本実施例では燐イオンを用いた)
を再ドープするのが好適である。これにより、前記粗面
化された多結晶層50bのキャパシタンス均一性(C
min /CMax )を良好にできる。
純物をドープさせる場合、前記不純物はグレーンの境界
部分で特に多量がドープされグレーンの内部と多結晶層
の下部には相対的にドープ量が少なくなる。これを用い
て粗面化のための食刻を実施すれば、粗面化された表面
にはドープ濃度が極めて低くなる。全体的にドープの均
一性が不良になるのでキャパシタンス均一性も悪くな
り、これはメモリ特性を不良にするので粗面化された表
面に前記不純物を再ドープして前記キャパシタンス均一
性をよくする。この際、粗面化されない多結晶層50に
は不純物のドープされない多結晶シリコンが平均55Ω
/□程度の面抵抗を有する程度の濃度で前記不純物をド
ープし、粗面化された前記多結晶層50bには不純物の
ドープされていない多結晶シリコンが平均80Ω/□程
度の面抵抗を有する程度の濃度で前記不純物をドープす
る。
を再ドープする前記段階は続けて紹介される他の実施例
においても適用されうるが、必要に応じてその段階が省
略される場合もある。
による半導体装置のキャパシタ製造方法の第2実施例を
説明するための図面である。
層50を形成する段階を図示したものである。多数の微
細構造のグレーンから構成される物質を、通常の方法、
例えば低圧蒸着法LPCVDを用いて半導体基板上に蒸
着することにより多結晶層50を形成する。この際、前
記物質は結晶構造が異なる多数の微細構造のグレーンか
らなっているので、このグレーンの大きさは前記物質を
蒸着する温度、時間及び厚さなどにより左右され、隣接
したグレーンは相異なる結晶構造を有するように形成さ
れる。
500℃ないし700℃程度で制限して実施したが、蒸
着温度は前記範囲に限らない。前記多結晶層を構成する
物質としては例えば非晶質シリコン、多結晶シリコンま
たは半球形のグレーンHSGを有する多結晶シリコンの
うちいずれかを用いた。次いで、前記多結晶層に不純物
70をドープする工程を実施するにおいて、前記不純物
ドープ工程は前記多結晶層が形成された後実施されるこ
ともでき、前記多結晶層を構成する物質を蒸着するとき
蒸着と同時に実施することもできる。本発明において、
例えば、POCl3 (phosphorous oxy
chloride)のような物質を用いて前記多結晶層
50に燐イオンをドープしたが、前記不純物が燐イオン
に限らないことは勿論である。前記多結一晶層にドープ
された燐イオンはグレーンの境界部分に存するシリコイ
オンと一層よく結合して、前記図12に示したとおり前
記境界部分における燐の濃度が他の部分より高くなる。
これは、前記実施例1の図6の説明部で述べた通り、グ
レーンの境界部分ではシリコンイオン間の結合力が弱い
からである。
ドープ工程時供給される熱エネルギーと関連してその大
きさが異なるが、不純物の濃度が高い時のグレーンの大
きさが濃度が低い時の大きさより大きい。これは不純物
の濃度が高いほどドープ時間が長くなってドープ工程時
供給される熱エネルギーにより前記グレーンの結晶構造
が変わって隣会うグレーンと結合して一つのさらに大き
いグレーンを形成する現象が生ずるからである。前記グ
レーンの大きさを調節するために不純物ドープ工程が終
わったのち熱処埋工程をさらに行える。
を図示したものである。
用いて食刻工程(湿式食刻または乾式食刻)を行えば、
多結晶シリコン膜の中でも燐イオンの濃度が高い部分、
即ちグレーンの境界部分が他の部分よりさらに容易に食
刻され、結局その表面が粗面化された多結晶層50bを
形成することができる。これは、前記燐酸溶液が燐イオ
ンを含めた物質を含まない物質よりさらに容易に食刻す
るからである。多結晶層にドープされた不純物の種類が
変われば前記食刻溶液も変わるべきことは当然である。
一般に、不純物を含む食刻溶液は前記不純物を含む物質
を容易に食刻する。例えば、本発明の実施例において、
前記不純物として燐イオンを使用した場合前記食刻溶液
としては前記燐イオンを含む物質を前記燐イオンを含ま
ない他の物質よりさらに容易に食刻できる溶液、即ち燐
酸溶液を使用すべきである。
bの全面に酸化膜52を成長させる工程を示したもので
ある。前記粗面化された多結晶層50bを酸化性雰囲気
(湿式または乾式)に露出させれば前記多結晶層50b
を構成するシリコン原子と前記酸素原子が結合して多結
晶層50bの表面に薄い酸化膜52が成長されながら前
記粗面化された多結晶層50bをさらに粗面化する。参
照番号50cは、このように食刻工程と酸化工程により
2次に粗面化された多結晶層を示す。この際、前記酸化
膜はグレーンの境界部分でさらによく成長するが、これ
は図7で言及した通り前記グレーンの境界部分ではシリ
コン原子問の結合力が弱いからである。
示したものである。酸化膜52が成長されている結果物
を酸化物食刻溶液(乾式または湿式)に露出させ前記酸
化膜52を除去する。
2を成長させた後除去する前記工程(図14及び図15
において説明した二つの工程)は、燐酸溶液によりその
表面粗面化された多結晶層の鋭い部分を除去する役割の
みならず、グレーンの境界部分でさらによく成長された
酸化膜により前記図11に示した多結晶層50bよりさ
らに粗面化された多結晶層が得られる。これは、前記鋭
い部分で生ずる漏れ電流を防止してメモリの信頼性を向
上させることができ、かつ図11で得られるセルキャパ
シタンスよりさらに大きいセルキャパシタンスが得られ
る。
による半導体装置のキャパシタ製造方法の第3実施例を
説明するために示された断面図であって、前記第2実施
例の工程手順を一部変えて進めたものである。
明すれば、前記第2実施例においては多結晶層を形成し
た後燐酸溶液を用いてその表面を粗面化し、次いで酸化
膜成長及び除去工程を進めたが、本実施例3では多結晶
層を形成した途端に酸化膜を成長及び除去し、次いで燐
酸溶液を用いた。この際、多結晶層表面の粗面化は1次
的に前記酸化膜成長及び除去工程で行われた後、2次的
に燐酸溶液を用いた食刻工程によって行われる。
を形成する工程を示したものである。図12で説明した
通り、多数の微細構造のグレーンから構成された物質
を、通常の方法例えば低圧蒸着法LPCVDを用いて半
導体基板上に蒸着することにより前記多結晶層50を形
成する。
52を成長させる工程を示したものである。前記多結晶
層50を酸化性雰囲気(湿式または乾式)に露出させれ
ば前記多結晶層を構成するシリコン原子と前記酸素原子
とが結合して多結晶層の表面に薄い酸化膜52が成長し
ながら前記多結晶層50を粗面化して粗面化された多結
晶層50dを収得する。
示したものである。酸化膜52が成長している結果物を
酸化物食刻溶液(乾式または湿式)に露出させて前記酸
化膜52を除去する。
を食刻する工程を示したものである。前記図18で収得
した粗面化された多結晶層50dを燐酸溶液を用いた食
刻工程(湿式食刻または乾式食刻)に露出させれば多結
晶シリコン膜の中でも燐イオンの濃度が高い部分、即ち
グレーンの境界部分が他の部分よりさらによく食刻さ
れ、結局2次に粗面化された多結晶層50eを形成する
ことが出来る。
による半導体装置のキャパシタ製造方法の第4実施例を
説明するための断面図であって、前記第1ないし第3実
施例の方法よりさらに大きいセルキャパシタンスが確保
できる。
法または前記公知の方法に従って粗面化された多結晶層
80を形成した後その全面に食刻マスク層90を形成す
る段階を示したものである。
施例の方法のうち一つの方法または公知の方法のうちい
ずれか一つを用いてその表面が粗面化された前記多結晶
層80を形成する段階、及び任意の異方性食刻に対して
前記多結晶層80を形成する物質とはその食刻率が異な
る物質、例えば酸化物を化学気相蒸着法(CVD)や熱
酸化法を用いて前記多結晶層の全面に塗布することによ
り、前記食刻マスク層90を形成する段階に進まれる。
この際、粗面化された多結晶層80を前記図12ないし
図15の方法で形成する場合、酸化膜(図14の参照符
号52)を除去しない状態で前記図20で説明した段階
を進むこともできる。
を示したもので、前記食刻マスク層を構成する物質を食
刻対象物とし前記多結晶層の上部表面を食刻終了点とし
た異方性食刻を結果物の全面に施して、粗面化された多
結晶層80の溝にのみ前記酸化物を残すことにより食刻
マスク90aを形成する。
形成する段階を示したもので、食刻マスク90aが形成
されている結果物の全面に前記食刻マスク90aを用い
て、前記多結晶層80を食刻対象物とした異方性食刻を
施して前記多結晶層を所定深さで食刻することにより、
食刻マスク90aの下部には微細柱11を、その外の部
分には微細トレンチ1を形成する。この際、前記所定深
さは多結晶層の厚さぐらいかその以下であっても構わな
いが、多結晶層の厚さくらいの場合は断面図上では前記
微細柱が互いに離れて形成されているが、上から見れば
(図示せず)微細柱が全体的に互いに連結されているこ
とがわかる(図示していないが、図22に示された微細
トレンチ1が半導体基板10を部分的に露出させる形態
で形成されている)。次いで、前記食刻マスク90aを
除去して粗面化された多結晶層80aを収得する。
1ないし第3実施例の方法のうちいずれか一つの方法に
よって、その表面が粗面化された多結晶層に再び微細ト
レンチを形成することにより、前記第1ないし第3実施
例の方法により製造された多結晶層よりさらに大きいセ
ルキャパシタンスが確保できる表面積を有する多結晶層
が得られる。
による半導体装置のキャパシタ製造方法の第5実施例を
説明するための断面図である。
記実施例1ないし3の方法または前記公知の方法に従っ
て、粗面化された多結晶層80を形成した後、その全面
にエピタキシャルマスク層91を形成する段階を示した
ものである。前記実施例4の食刻マスク層90の形成時
と同様の方法で、半導体基板10上に前記粗面化された
多結晶層80を形成した後、前記多結晶層80を構成す
る物質とは異なる物質、例えば酸化物を化学気相蒸着法
や熱酸化法を用いて前記多結晶層上に塗布したり、SO
Gを塗布して前記エピタキシャルマスク層91を形成す
る。
成する段階を示したものである。前記実施例4の食刻マ
スク90a形成時と同様、前記エピタキシャルマスク層
91を構成する物質を食刻対象物とし前記多結晶層80
の上部表面を食刻終了点とした異方性食刻を結果物の全
面に施して、粗面化された多結晶層80の溝にのみ前記
酸化物を残すことによりエピタキシャルマスク91aを
形成し、前記粗面化された多結晶層80のグレーンの上
部を露出させる。
ものである。前記エピタキシャルマスク91aが形成さ
れている結果物全面に、担体として水素ガスを用い、ソ
ースとしてSiH2 Cl2 +HCl系を用いて前記粗面
化された多結晶層の露出された上部をシード(see
d)として所定の高さでエピタキシャル成長させてエピ
タキシャルグレーン95を形成する。この際、前記所定
の高さは50ないし500Åが好適である。
を除去する工程を示したものである。前記エピタキシャ
ル成長段階後、通常の方法で前記エピタキシャルマスク
91aを除去してエピタキシャルグレーン95aを有す
る粗面化された多結晶層80を収得する。
同様に、表面積が大きいキャパシタ電極が収得できる反
面、燐酸処理方法に比べて工程が簡便である。また、実
施例4において発生するエッチング損傷を減少すること
が出来る。
実施例において、前記多結晶層の表面を粗面化するため
の段階は、第1電極形成のために予めパターニングされ
た多結晶層パターン上で実施できることと、前記多結晶
層をパターニングする前にシリコン窒化膜及び高温酸化
膜を前記半導体基板上に積層して前記第1電極を完成し
た後前記高温酸化膜を部分的に除去する段階を追加する
ことによりセルキャパシタンス向上が図れることは当然
である。
装置のキャパシタ製造方法により製造された半導体装置
を示した断面図である。前記図27はスタック形キャパ
シタ構造を有する半導体装置、前記図28はシリンダ形
キャパシタ構造を有する半導体装置、前記図29はトレ
ンチキャパシタ構造を有する半導体装置及び図30はス
タックートレンチキャパシタ構造を有する半導体装置に
本発明の方法を適用したものである。
0は半導体基板、12は選択的に成長させたフィールド
酸化膜、23はゲート電極、14はソース領域、16は
ドレーン領域、100はストリッジ電極、110は誘電
体膜、120はプレート電極、19はビットライン、1
8はワードライン、26は絶縁膜、C1及びC2はキャ
パシタを示す。
装置のキャパシタ製造方法によれば、相異なる結晶構造
を有する微細構造のグレーンからなる多結晶層に所定の
不純物をドープした後、前記所定不純物をさらによく食
刻する食刻溶液を用いて前記多結晶層を食刻する工程
で、1次的に第1電極の表面を粗面化し、次いでその表
面が粗面化された前記多結晶層の表面に酸化膜成長及び
除去段階を進めて2次的な第1電極の表面粗面化を図っ
た。これは規則性及び再現性があり、工程が極めて単純
なのでセルキャパシタンス増加及び調節が容易であり、
信頼度が優秀である点で高集積化されつつあるメモリセ
ルにその適用が期待される。
面化された多結晶層表面部を露出させた後異方性食刻を
施して微細トレンチ及び微細柱を形成したり、エピタキ
シャル成長させてエピタキシャルグレーンを形成してセ
ルキャパシタンスをさらに増加させうる。
ものではなく、本発明の精神を逸脱しない範囲で種々の
改変をなし得ることは勿論である。
温度による多結晶シリコン層の表面形態(粗面化程度)
変化を表す図である。
℃)で蒸着厚さによる多結晶シリコン層の表面形態(粗
面化程度)変化を表す図である。
タ製造方法を説明するための断面図である。
タ製造方法を説明するための断面図である。
タ製造方法を説明するための断面図である。
ャパシタ製造方法を説明するための断面図である。
ャパシタ製造方法を説明するための断面図である。
ャパシタ製造方法を説明するための断面図である。
法の第1実施例を説明するための断面図である。
方法の第1実施例を説明するための断面図である。
方法の第1実施例を説明するための断面図である。
方法の第2実施例を説明するための断面図である。
方法の第2実施例を説明するための断面図である。
方法の第2実施例を説明するための断面図である。
方法の第2実施例を説明するための断面図である。
方法の第3実施例を説明するための断面図である。
方法の第3実施例を説明するための断面図である。
方法の第3実施例を説明するための断面図である。
方法の第3実施例を説明するための断面図である。
方法の第4実施例を説明するための断面図である。
方法の第4実施例を説明するための断面図である。
方法の第4実施例を説明するための断面図である。
方法の第5実施例を説明するための断面図である。
方法の第5実施例を説明するための断面図である。
方法の第5実施例を説明するための断面図である。
方法の第5実施例を説明するための断面図である。
方法により製造されたキャパシタを含む各種の半導体装
置の実施例を示した断面図である。
方法により製造されたキャパシタを含む各種の半導体装
置の実施例を示した断面図である。
方法により製造されたキャパシタを含む各種の半導体装
置の実施例を示した断面図である。
方法により製造されたキャパシタを含む各種の半導体装
置の実施例を示した断面図である。
Claims (19)
- 【請求項1】 第1電極、誘電体膜及び第2電極からな
る半導体装置のキャパシタを製造する方法において、 前記第1電極を形成するための工程は、半導体基板上
に、その内部に不純物が含まれるよう微細構造のグレー
ンからなる多結晶層を形成する段階と、 不純物の含まれている前記多結晶層に食刻工程を施して
そのグレーン境界部分を削り出すことにより、多結晶層
の表面を粗面化する段階を含むことを特徴とする半導体
装置のキャパシタ製造方法。 - 【請求項2】 前記多結晶層を形成する段階後、前記多
結晶層をパターニングする段階を追加することを特徴と
する請求項1項記載の半導体装置のキャパシタ製造方
法。 - 【請求項3】 多結晶層の表面を粗面化する段階前に、
結果物の全面に酸化膜を形成する段階と、前記酸化膜を
除去する段階を追加することを特徴とする請求項1項記
載の半導体装置のキャパシタ製造方法。 - 【請求項4】 多結晶の表面を粗面化する段階後、結果
物の全面に酸化膜を形成する段階と、前記酸化膜を除去
する段階を追加することを特徴とする請求項1項記載の
半導体装置のキャパシタ製造方法。 - 【請求項5】 多結晶の表面を粗面化する段階後前記酸
化膜を形成し、前記酸化膜の形成されている結果物の全
面に前記酸化膜を食刻対象とした異方性食刻工程を施し
て多結晶層を構成するグレーン間にのみ前記酸化膜を残
すことにより酸化膜からなったマスクを形成する段階
と、 前記酸化膜からなった食刻マスクを食刻に対するマスク
として用いて粗面化された前記多結晶層を所定深さで異
方性食刻することにより多結晶層に微細トレンチを形成
する段階を追加することを特徴とする請求項4項記載の
半導体装置のキャパシタ製造方法。 - 【請求項6】 前記所定深さは前記多結晶層の厚さと等
しいか小さいことを特徴とする請求項5項記載の半導体
装置のキャパシタ製造方法。 - 【請求項7】 多結晶層の表面を粗面化する段階後に前
記酸化膜を形成し、前記酸化膜の形成されている結果物
の全面に前記酸化物を食刻対象とした異方性食刻を施し
て多結晶層を構成するグレーン間にのみ前記酸化膜を残
すことにより酸化膜からなったエピタキシャルマスクを
形成する段階と、 前記酸化膜からなったマスクを用いて粗面化された前記
多結晶層の露出された部分にエピタキシャルシリコング
レーンを成長させる段階を追加することを特徴とする請
求項4項記載の半導体装置のキャパシタ製造方法。 - 【請求項8】 前記不純物は多結晶層を蒸着するとき、
またはその後にドープされることを特徴とする請求項1
項記載の半導体装置のキャパシタ製造方法。 - 【請求項9】 前記多結晶層の表面を粗面化する段階
後、結果物全面に前記不純物を再ドープすることを特徴
とする請求項8項記載の半導体装置のキャパシタ製造方
法。 - 【請求項10】 前記多結晶のグレーン境界部分を削り
出すことにより多結晶層の表面を粗面化する段階は、前
記不純物の食刻に容易な食刻溶液をもって進行すること
を特徴とする請求項1項記載の半導体装置のキャパシタ
製造方法。 - 【請求項11】 前記不純物として燐イオンを用い、前
記食刻溶液として燐酸を用いることを特徴とする請求項
10項記載の半導体装置のキャパシタ製造方法。 - 【請求項12】 前記酸化膜は化学気相蒸着法や熱酸化
法により形成されることを特徴とする請求項3項記載の
半導体装置のキャパシタ製造方法。 - 【請求項13】 前記多結晶層としては多結晶シリコン
膜、非晶質シリコン膜または半球形のグレーンを有する
多結晶シリコン層を用いることを特徴とする請求項1項
記載の半導体装置のキャパシタ製造方法。 - 【請求項14】 前記多結晶を粗面化する前記キャパシ
タ製造方法は,スタック形、トレンチ形及びスタック−
トレンチ形構造に適用されることを特徴とする請求項1
項記載の半導体装置のキャパシタ製造方法。 - 【請求項15】 前記多結晶層をパターニングする前記
段階前に、前記半導体基板の全面にシリコン窒化膜及び
高温酸化膜を積層する段階を追加し、第1電極を完成し
てから前記高温酸化膜の一部分を取り出す段階を追加す
ることを特徴とする請求項1項記載の半導体装置のキャ
パシタ製造方法。 - 【請求項16】 第1電極、誘電体膜及び第2電極から
なる半導体装置のキャパシタを製造する方法において、 前記第1電極を形成するための工程は、半導体基板上に
表面が粗面化された多結晶層を形成する段階と、 前記多結晶層上に酸化膜を形成し、前記酸化膜が形成さ
れている結果物の全面に前記酸化膜を食刻対象とした異
方性食刻を施して多結晶層を構成するグレーン間にのみ
前記酸化膜を残すことにより酸化物からなった食刻マス
クを形成する段階と、 前記酸化膜からなった食刻マスクを用いて粗面化された
前記多結晶層を所定深さで異方性食刻することにより、
多結晶層に微細トレンチを形成する段階を含むことを特
徴とする半導体装置のキャパシタ製造方法。 - 【請求項17】 前記所定深さは前記多結晶層の厚さと
等しいか小さいことを特徴とする請求項16項記載の半
導体装置のキャパシタ製造方法。 - 【請求項18】 第1電極、誘電体膜及び第2電極から
なる半導体装置のキャパシタを製造する方法において、 前記第1電極を形成するための工程は、半導体基板上に
表面が粗面化された多結晶層を形成する段階と、 前記多結晶層上に酸化膜を形成し、前記酸化膜が形成さ
れている結果物全面に前記酸化膜を食刻対象とした異方
性食刻を施して多結晶層を構成するグレーン問にのみ前
記酸化膜を残すことにより酸化物からなった前記エピタ
キシャルマスクを形成する段階と、 前記エピタキシャルマスクを用いて粗面化された前記多
結晶層の露出された部分にエピタキシャルグレーンを成
長させる段階を含むことを特徴とする半導体装置のキャ
パシタ製造方法。 - 【請求項19】 前記エピタキシャルグレーン成長段階
は担体ガスとして水素ガスを用い、ソースとしてSiH
2 Cl2 +HCl系を用いて施すことを特徴とする請求
項18項記載の半導体装置のキャパシタ製造方法。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR920003265 | 1992-02-28 | ||
KR920006291 | 1992-04-15 | ||
KR920009619 | 1992-06-03 | ||
KR1992-006291 | 1992-11-12 | ||
KR1992-009619 | 1992-11-12 | ||
KR1992-003265 | 1992-11-12 | ||
KR1992-021231 | 1992-11-12 | ||
KR1019920021231A KR960002097B1 (ko) | 1992-02-28 | 1992-11-12 | 반도체장치의 커패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06163853A true JPH06163853A (ja) | 1994-06-10 |
JP2596686B2 JP2596686B2 (ja) | 1997-04-02 |
Family
ID=27482935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4319086A Expired - Fee Related JP2596686B2 (ja) | 1992-02-28 | 1992-11-27 | 半導体装置のキャパシタ製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5405801A (ja) |
EP (1) | EP0557590A1 (ja) |
JP (1) | JP2596686B2 (ja) |
KR (1) | KR960002097B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222722B1 (en) | 1998-04-02 | 2001-04-24 | Kabushiki Kaisha Toshiba | Storage capacitor having undulated lower electrode for a semiconductor device |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605594B2 (ja) * | 1993-09-03 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
US5972771A (en) * | 1994-03-11 | 1999-10-26 | Micron Technology, Inc. | Enhancing semiconductor structure surface area using HSG and etching |
US5466627A (en) * | 1994-03-18 | 1995-11-14 | United Microelectronics Corporation | Stacked capacitor process using BPSG precipitates |
US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
GB2330004B (en) * | 1995-01-25 | 1999-08-11 | Nec Corp | Process of fabricating semiconductor device |
JP2817645B2 (ja) * | 1995-01-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US5726085A (en) * | 1995-03-09 | 1998-03-10 | Texas Instruments Inc | Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback |
DE59510349D1 (de) * | 1995-04-24 | 2002-10-02 | Infineon Technologies Ag | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
KR100224710B1 (ko) | 1995-10-10 | 1999-10-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
JPH09129848A (ja) * | 1995-11-06 | 1997-05-16 | Mitsubishi Electric Corp | キャパシタを有する半導体装置の製造方法 |
US5612558A (en) | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
US6027970A (en) | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
KR100219482B1 (ko) * | 1996-05-23 | 1999-09-01 | 윤종용 | 반도체 메모리 장치의 커패시터 제조 방법 |
KR100230363B1 (ko) * | 1996-06-28 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
US5849624A (en) * | 1996-07-30 | 1998-12-15 | Mircon Technology, Inc. | Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor |
KR100269287B1 (ko) * | 1996-11-22 | 2000-11-01 | 윤종용 | 반도체장치의hsg형성방법 |
US6150211A (en) | 1996-12-11 | 2000-11-21 | Micron Technology, Inc. | Methods of forming storage capacitors in integrated circuitry memory cells and integrated circuitry |
NL1004811C2 (nl) * | 1996-12-18 | 1998-06-19 | United Microelectronics Corp | Werkwijze voor het verhogen van de capaciteit. |
FR2758008B1 (fr) * | 1996-12-30 | 1999-02-19 | United Microelectronics Corp | Procede pour augmenter la capacite dans des dispositifs a circuits integres |
KR100545703B1 (ko) * | 1996-12-30 | 2006-06-13 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
US6117692A (en) * | 1997-01-14 | 2000-09-12 | Kim; Young-Sun | Calibrated methods of forming hemispherical grained silicon layers |
US5877061A (en) * | 1997-02-25 | 1999-03-02 | International Business Machines Corporation | Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications |
DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
US6699745B1 (en) * | 1997-03-27 | 2004-03-02 | Texas Instruments Incorporated | Capacitor and memory structure and method |
KR100259038B1 (ko) * | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
KR100247931B1 (ko) * | 1997-05-21 | 2000-03-15 | 윤종용 | 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법 |
US6245632B1 (en) | 1997-05-22 | 2001-06-12 | Samsung Electronics Co., Ltd. | Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers |
JPH10326874A (ja) * | 1997-05-23 | 1998-12-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
KR100234380B1 (ko) * | 1997-06-11 | 1999-12-15 | 윤종용 | 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법 |
US6146967A (en) | 1997-08-20 | 2000-11-14 | Micron Technology, Inc. | Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG |
US6048763A (en) * | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
GB2333178B (en) * | 1997-10-18 | 1999-11-24 | United Microelectronics Corp | Method of fabricating a hemispherical grain silicon structure |
TW401598B (en) * | 1997-11-27 | 2000-08-11 | United Microelectronics Corp | The manufacture method of hemispherical grain silicon (HSG-Si) |
TW365705B (en) * | 1997-12-01 | 1999-08-01 | Windbond Electronics Corp | Manufacturing method of DRAM stacked type capacitor |
US5885867A (en) * | 1997-12-03 | 1999-03-23 | Samsung Electronics Co., Ltd. | Methods of forming hemispherical grained silicon layers including anti-nucleation gases |
US6004858A (en) * | 1997-12-11 | 1999-12-21 | Samsung Electronics Co., Ltd. | Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers |
US6087226A (en) * | 1998-03-26 | 2000-07-11 | Samsung Electronics Co., Ltd. | Methods of forming capacitors including electrodes with hemispherical grained silicon layers on sidewalls thereof and related structures |
KR100327123B1 (ko) | 1998-03-30 | 2002-08-24 | 삼성전자 주식회사 | 디램셀캐패시터의제조방법 |
US6037235A (en) | 1998-09-14 | 2000-03-14 | Applied Materials, Inc. | Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices |
US6358793B1 (en) * | 1999-02-26 | 2002-03-19 | Micron Technology, Inc. | Method for localized masking for semiconductor structure development |
US6303956B1 (en) | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
JP2001185698A (ja) * | 1999-12-24 | 2001-07-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6639266B1 (en) | 2000-08-30 | 2003-10-28 | Micron Technology, Inc. | Modifying material removal selectivity in semiconductor structure development |
US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
US6498088B1 (en) | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
US6613642B2 (en) | 2001-12-13 | 2003-09-02 | International Business Machines Corporation | Method for surface roughness enhancement in semiconductor capacitor manufacturing |
FR2845519B1 (fr) * | 2002-10-03 | 2005-07-01 | Commissariat Energie Atomique | Procede de fabrication de nano-structure filaire dans un film semi-conducteur |
US6902973B2 (en) * | 2003-08-18 | 2005-06-07 | Micron Technology, Inc. | Hemi-spherical grain silicon enhancement |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442161A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH01119049A (ja) * | 1987-11-02 | 1989-05-11 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01289154A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | 半導体集積回路装置およびその製造方法 |
JPH03139882A (ja) * | 1989-10-26 | 1991-06-14 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JPH03240263A (ja) * | 1990-02-19 | 1991-10-25 | Matsushita Electron Corp | 容量素子の製造方法 |
JPH05121656A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061654A (en) * | 1987-07-01 | 1991-10-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having oxide regions with different thickness |
US5082794A (en) * | 1989-02-13 | 1992-01-21 | Motorola, Inc. | Method of fabricating mos transistors using selective polysilicon deposition |
US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5244892A (en) * | 1990-10-16 | 1993-09-14 | Kyorin Pharmaceutical Co., Ltd. | Cephem compounds, and antibacterial agents |
US5236860A (en) * | 1991-01-04 | 1993-08-17 | Micron Technology, Inc. | Lateral extension stacked capacitor |
US5082797A (en) * | 1991-01-22 | 1992-01-21 | Micron Technology, Inc. | Method of making stacked textured container capacitor |
US5102832A (en) * | 1991-02-11 | 1992-04-07 | Micron Technology, Inc. | Methods for texturizing polysilicon |
US5112773A (en) * | 1991-04-10 | 1992-05-12 | Micron Technology, Inc. | Methods for texturizing polysilicon utilizing gas phase nucleation |
US5256587A (en) * | 1991-03-20 | 1993-10-26 | Goldstar Electron Co., Ltd. | Methods of patterning and manufacturing semiconductor devices |
KR930006730B1 (ko) * | 1991-03-20 | 1993-07-23 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
US5182232A (en) * | 1991-04-08 | 1993-01-26 | Micron Technology, Inc. | Metal silicide texturizing technique |
US5068199A (en) * | 1991-05-06 | 1991-11-26 | Micron Technology, Inc. | Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance |
TW222710B (ja) * | 1991-09-07 | 1994-04-21 | Samsung Electronics Co Ltd | |
US5208479A (en) * | 1992-05-15 | 1993-05-04 | Micron Technology, Inc. | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices |
US5254503A (en) * | 1992-06-02 | 1993-10-19 | International Business Machines Corporation | Process of making and using micro mask |
US5266514A (en) * | 1992-12-21 | 1993-11-30 | Industrial Technology Research Institute | Method for producing a roughened surface capacitor |
-
1992
- 1992-11-12 KR KR1019920021231A patent/KR960002097B1/ko not_active IP Right Cessation
- 1992-11-27 JP JP4319086A patent/JP2596686B2/ja not_active Expired - Fee Related
- 1992-11-27 EP EP92120331A patent/EP0557590A1/en not_active Withdrawn
-
1993
- 1993-03-01 US US08/025,421 patent/US5405801A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442161A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH01119049A (ja) * | 1987-11-02 | 1989-05-11 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01289154A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | 半導体集積回路装置およびその製造方法 |
JPH03139882A (ja) * | 1989-10-26 | 1991-06-14 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JPH03240263A (ja) * | 1990-02-19 | 1991-10-25 | Matsushita Electron Corp | 容量素子の製造方法 |
JPH05121656A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222722B1 (en) | 1998-04-02 | 2001-04-24 | Kabushiki Kaisha Toshiba | Storage capacitor having undulated lower electrode for a semiconductor device |
US6403444B2 (en) | 1998-04-02 | 2002-06-11 | Kabushiki Kaisha Toshiba | Method for forming storage capacitor having undulated lower electrode for a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US5405801A (en) | 1995-04-11 |
EP0557590A1 (en) | 1993-09-01 |
JP2596686B2 (ja) | 1997-04-02 |
KR960002097B1 (ko) | 1996-02-10 |
KR930018696A (ko) | 1993-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2596686B2 (ja) | 半導体装置のキャパシタ製造方法 | |
US6015743A (en) | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method | |
US5134086A (en) | Method for manufacturing capacitor of highly integrated semiconductor memory device | |
US6573552B1 (en) | Method to form hemispherical grained polysilicon | |
EP0317199A2 (en) | Layer structure of a memory cell for a dynamic random access memory device and method for producing the same | |
US5595926A (en) | Method for fabricating a DRAM trench capacitor with recessed pillar | |
KR940011801B1 (ko) | 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법 | |
JPH09298278A (ja) | 容量素子及びその製造方法 | |
US5208479A (en) | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices | |
US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
JPH05315543A (ja) | 半導体装置およびその製造方法 | |
JP2937395B2 (ja) | 半導体素子 | |
KR100316027B1 (ko) | 반도체 소자의 전하저장 전극 형성방법 | |
JPH10275902A (ja) | 半導体素子の電荷貯蔵電極形成方法及びフラッシュメモリ素子の電極形成方法 | |
US5811333A (en) | Method of roughening a polysilicon layer of a random crystal structure included in a semiconductor device | |
EP0941552B1 (en) | Semiconductor device with memory capacitor and method of manufacturing such a device | |
US6368913B1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
US6187628B1 (en) | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer | |
JP2882217B2 (ja) | 半導体素子の製造方法 | |
JP2800408B2 (ja) | 半導体装置の製造方法 | |
KR100334960B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
KR20020014575A (ko) | 반도체 장치의 커패시터 제조 방법 | |
CN1121067C (zh) | 堆叠电容器的柱状底部存储节点的制造方法 | |
JP3149820B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |