KR100545703B1 - 반도체장치제조방법 - Google Patents

반도체장치제조방법 Download PDF

Info

Publication number
KR100545703B1
KR100545703B1 KR1019960076371A KR19960076371A KR100545703B1 KR 100545703 B1 KR100545703 B1 KR 100545703B1 KR 1019960076371 A KR1019960076371 A KR 1019960076371A KR 19960076371 A KR19960076371 A KR 19960076371A KR 100545703 B1 KR100545703 B1 KR 100545703B1
Authority
KR
South Korea
Prior art keywords
polysilicon film
semiconductor device
msg
hsg
manufacturing
Prior art date
Application number
KR1019960076371A
Other languages
English (en)
Other versions
KR19980057101A (ko
Inventor
이기엽
김광철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960076371A priority Critical patent/KR100545703B1/ko
Publication of KR19980057101A publication Critical patent/KR19980057101A/ko
Application granted granted Critical
Publication of KR100545703B1 publication Critical patent/KR100545703B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래에는 폴리 실리콘막 표면 가공의 일환으로 소정의 하부층 상부에 HSG 또는 MSG을 형성하고, 이를 플라즈마 식각 할 경우 HSG 또는 MSG 형성을 위한 추가의 증착 및 재결정을 위한 열처리를 필요로 하였기 때문에 생산 단가 상승 및 공정 여유도 확보가 어려우며, 또한 별도의 열처리용 튜브(tube)를 필요로 하기 때문에 장비 가동 능력이 저하되는 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 적외선 또는 레이저를 사용하여 폴리 실리콘막의 표면 처리를 실시함으로써 HSG 또는 MSG 형상을 형성하는 반도체 장치 제조방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 폴리 실리콘막 형성에 이용됨.

Description

반도체 장치 제조방법
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 폴리 실리콘막의 표면 처리에 관한 것이다.
종래에는 폴리 실리콘막 표면 가공의 일환으로 소정의 하부층 상부에 HSG(Hemi-Spherical Grain) 또는 MSG(Metastable Spherical Grain)을 형성하고, 이를 플라즈마 식각 할 경우 HSG 또는 MSG 형성을 위한 추가의 증착 및 재결정을 위한 열처리를 필요로 하였기 때문에 생산 단가 상승 및 공정 여유도 확보가 어려우며, 또한 별도의 열처리용 튜브(tube)를 필요로 하기 때문에 장비 가동 능력이 저하되는 문제점이 있었다.
본 발명은 적외선 또는 레이저를 사용하여 폴리 실리콘막의 표면 처리를 실시함으로써 HSG 또는 MSG 형상을 형성하는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치 제조 방법은, 소정의 하부층 상에 형성된 폴리 실리콘막 표면에 레이저 또는 적외선의 광원을 조사하여 상기 폴리 실리콘막 표면에 열을 가함으로써, 상기 폴리 실리콘막 표면 부위에서 결정 성장 및 재결정을 이루는 단계; 진공 또는 N2 가스 분위기에서 급냉을 실시하여 상온에서 반구형 결정입자를 구현하는 단계; 및 상기 폴리 실리콘막 표면 일부를 등방성 식각하여 상기 반구형 결정입자 형상을 상기 폴리 실리콘막에 전사하는 단계를 포함한다.
이하, 첨부된 도면 도 1A 내지 도 1C를 참조하여 본 발명의 일실시예를 상술한다.
우선, 도면 부호 10은 하부층, 11은 폴리 실리콘막, 12는 결정입자, 13은 표면 처리된 폴리 실리콘막을 각각 나타낸 것이다.
먼저, 도 1A에 도시된 바와 같이 소정의 하부층(10) 상부에 폴리 실리콘막(11)을 증착하고, 레이저 또는 적외선을 폴리 실리콘막(11) 표면에 조사한다. 여기서, 레이저 또는 적외선을 폴리 실리콘막(11) 표면에 조사하면 폴리 실리콘막(11)의 표면의 온도가 상승하여 결정 성장 및 재결정화가 이루어지게 된다.
다음으로, 도 1B에 도시된 바와 같이 진공 또는 N2 가스 분위기에서 급냉을 실시하여 재결정 온도에서의 결정입자(12)의 형상이 상온에서도 존재할 수 있게 되어 HSG 또는 MSG 형상의 결정입자(12)가 만들어지게 된다.
끝으로, 도 1C에 도시된 바와 같이 1 Torr 이상의 압력에서 200W 이하의 저전력으로 등방성 식각을 실시한다. 이때, 이온에 의한 타격 성향은 거의 없고, 화학적인 반응이 전체적인 식각의 주된 성향으로 나타나 HSG 또는 MSG 형상이 폴리 실리콘막(11)에 전사되어 HSG 또는 MSG 형상의 표면을 가진 폴리 실리콘막(13)을 형성할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명은 폴리 실리콘막 표면을 레이저 또는 적외선을 사용하여 처리하고, 소정의 등방성 식각을 실시함으로써 별도의 HSG 또는 MSG 형성을 위한 별도의 증착 및 재결정을 위한 열처리를 실시하지 않고도 HSG 또는 MSG 형상의 표면 구조를 가진 폴리 실리콘막을 형성하는 효과가 있으며, 이로 인하여 반도체 장치의 생산 단가를 줄이고, 공정 여유도를 확보하며, 장비 가동 능력의 저하를 방지하는 효과가 있다.
도 1A 내지 도 1C는 본 발명의 일실시예에 따른 폴리 실리콘막 표면 처리 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 하부층 11 : 폴리 실리콘막
12 : 결정입자 13 : 표면 처리된 폴리 실리콘막

Claims (3)

  1. 소정의 하부층 상에 형성된 폴리 실리콘막 표면에 레이저 또는 적외선의 광원을 조사하여 상기 폴리 실리콘막 표면에 열을 가함으로써, 상기 폴리 실리콘막 표면 부위에서 결정 성장 및 재결정을 이루는 단계;
    진공 또는 N2 가스 분위기에서 급냉을 실시하여 상온에서 반구형 결정입자를 구현하는 단계; 및
    상기 폴리 실리콘막 표면 일부를 등방성 식각하여 상기 반구형 결정입자 형상을 상기 폴리 실리콘막에 전사하는 단계
    틀 포함하는 반도체 장치 제조방법.
  2. 제 1 항에 있어서,
    상기 등방성 식각은,
    적어도 1Torr의 압력에서 수행하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제 1 항에 있어서,
    상기 등방성 식각은,
    200W를 넘지 않는 전력을 사용하여 수행하는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019960076371A 1996-12-30 1996-12-30 반도체장치제조방법 KR100545703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076371A KR100545703B1 (ko) 1996-12-30 1996-12-30 반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076371A KR100545703B1 (ko) 1996-12-30 1996-12-30 반도체장치제조방법

Publications (2)

Publication Number Publication Date
KR19980057101A KR19980057101A (ko) 1998-09-25
KR100545703B1 true KR100545703B1 (ko) 2006-06-13

Family

ID=37182305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076371A KR100545703B1 (ko) 1996-12-30 1996-12-30 반도체장치제조방법

Country Status (1)

Country Link
KR (1) KR100545703B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011256A (ko) * 1991-11-16 1993-06-24 김광호 커패시터 및 그 제조방법
KR930014965A (ko) * 1991-12-06 1993-07-23 문정환 메모리 셀의 반구형 다결정 실리콘 막 형성방법
KR930018696A (ko) * 1992-02-28 1993-09-22 김광호 반도체장치의 커패시터 제조방법
JPH07142749A (ja) * 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 太陽電池とその製造方法
US5493445A (en) * 1990-03-29 1996-02-20 The United States Of America As Represented By The Secretary Of The Navy Laser textured surface absorber and emitter
KR19980016638A (ko) * 1996-08-29 1998-06-05 문정환 디램셀 커패시터 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493445A (en) * 1990-03-29 1996-02-20 The United States Of America As Represented By The Secretary Of The Navy Laser textured surface absorber and emitter
KR930011256A (ko) * 1991-11-16 1993-06-24 김광호 커패시터 및 그 제조방법
KR930014965A (ko) * 1991-12-06 1993-07-23 문정환 메모리 셀의 반구형 다결정 실리콘 막 형성방법
KR930018696A (ko) * 1992-02-28 1993-09-22 김광호 반도체장치의 커패시터 제조방법
JPH07142749A (ja) * 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 太陽電池とその製造方法
KR19980016638A (ko) * 1996-08-29 1998-06-05 문정환 디램셀 커패시터 제조방법

Also Published As

Publication number Publication date
KR19980057101A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
JP3161450B2 (ja) 基板処理装置、ガス供給方法、及び、レーザ光供給方法
JP4871444B2 (ja) 酸化膜除去法及び酸化膜除去のための半導体製造装置
KR20210047971A (ko) 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
KR100305527B1 (ko) 반도체장치의 제조방법 및 제조장치
EP1001454B1 (en) Surface treatment method
US20060048892A1 (en) Plasma processing method for working the surface of semiconductor devices
KR100545703B1 (ko) 반도체장치제조방법
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
CN1128893C (zh) 腐蚀设备
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JPS6041229A (ja) 半導体装置の製造方法及びその製造装置
JPS62115723A (ja) 半導体製造装置
JPS61228633A (ja) 薄膜形成方法
JP2000243721A (ja) 半導体装置の製造装置
JP4036278B2 (ja) イオンドーピング装置
JP2000031081A (ja) 半導体装置の製造方法
JP2579346Y2 (ja) レジスト膜のアッシング装置
KR100327349B1 (ko) 반도체 소자의 이중 게이트 산화막 형성 방법
JPH09172081A (ja) 半導体装置の製造方法
JPH06110197A (ja) 微細パターン形成用マスク形成方法及びその装置
JPH11163356A (ja) 薄膜トランジスタおよびその製造方法
JPH0661198A (ja) 薄膜素子の製造方法
JPH04333223A (ja) 膜形成方法および膜形成装置
JP2586700B2 (ja) 配線形成方法
JP4199166B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040623

Effective date: 20051219

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee