KR930014965A - 메모리 셀의 반구형 다결정 실리콘 막 형성방법 - Google Patents

메모리 셀의 반구형 다결정 실리콘 막 형성방법 Download PDF

Info

Publication number
KR930014965A
KR930014965A KR1019910022293A KR910022293A KR930014965A KR 930014965 A KR930014965 A KR 930014965A KR 1019910022293 A KR1019910022293 A KR 1019910022293A KR 910022293 A KR910022293 A KR 910022293A KR 930014965 A KR930014965 A KR 930014965A
Authority
KR
South Korea
Prior art keywords
silicon film
reactor
hemispherical
polycrystalline silicon
present
Prior art date
Application number
KR1019910022293A
Other languages
English (en)
Inventor
정호영
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019910022293A priority Critical patent/KR930014965A/ko
Publication of KR930014965A publication Critical patent/KR930014965A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 HSG(Hemispherical Glass)다결정 실리콘 막 형성 방법에 관한 것으로, 특히 스토리지 노드 폴리 실리콘을 비정질(Amorphous)실리콘 막으로부터 진공 열처리시켜 표면을 반구형(hemispherical) 또는 러기드(Rugged)형태의 실리콘으로 변화시키므로 캐패시턴스를 증가시키는 방법에 관한 것이다. 이를 위하여 본 발명에서는, 메리 셀의 반구형(HSG) 다결정 실리콘 막 형성방법에 있어서, 반응로내에서 소정의 온도에서 저압화학증착(LPCVD)방식으로 SiH4가스를 열분해하여 비정질 실리콘 막을 증착시키는 단계(a)와, 반응로내에 존재하는 가스를 배기시키고 반응로의 온도를 소정의 온도로 상승시킨 후, 반응로의 압력을 3×10-3Torr이하로 유지시키는 단계(b)를 포함하여 이루어지는 메모리 셀의 반구형 다결정 실리콘막 형성방법.

Description

메모리 셀의 반구형 다결정 실리콘 막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 메모리 셀의 반구형 다결정 실리콘 막 표면 형상도.

Claims (3)

  1. 메모리 셀의 반구형 (HSG) 다결정 실리콘 막 형성방법에 있어서, 반응로 내에서 소정의 온도에서 저압화학증착(LPCVD)방식으로 SiH4가스를 열분해하여 비정질 실리콘 막을 증착시키는 단계(a)와, 반응로내에 존재하는 가스를 배기시키고 반응로의 온도를 소정의 온도로 상승시킨 후, 반응로의 압력을 3×10-3Torr이하로 유지시키는 단계(b)를 포함하여 이루어지는 메모리 셀의 반구형 다결정 실리콘막 형성방법.
  2. 제1항에 있어서, 단계(a)의 반응로 온도는 540℃로 유지하는 것을 특징으로 하는 메모리 셀의 반구형 다결정 실리콘막 형성방법.
  3. 제1항에 있어서, 단계(b)의 반응로 온도는 590±20℃로 유지하는 것을 특징으로 하는 메모리 셀의 반구형 다결정 실리콘막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910022293A 1991-12-06 1991-12-06 메모리 셀의 반구형 다결정 실리콘 막 형성방법 KR930014965A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022293A KR930014965A (ko) 1991-12-06 1991-12-06 메모리 셀의 반구형 다결정 실리콘 막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022293A KR930014965A (ko) 1991-12-06 1991-12-06 메모리 셀의 반구형 다결정 실리콘 막 형성방법

Publications (1)

Publication Number Publication Date
KR930014965A true KR930014965A (ko) 1993-07-23

Family

ID=67356390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022293A KR930014965A (ko) 1991-12-06 1991-12-06 메모리 셀의 반구형 다결정 실리콘 막 형성방법

Country Status (1)

Country Link
KR (1) KR930014965A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238205B1 (ko) * 1996-10-05 2000-01-15 윤종용 HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법
KR100269287B1 (ko) * 1996-11-22 2000-11-01 윤종용 반도체장치의hsg형성방법
KR100545703B1 (ko) * 1996-12-30 2006-06-13 주식회사 하이닉스반도체 반도체장치제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238205B1 (ko) * 1996-10-05 2000-01-15 윤종용 HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법
KR100269287B1 (ko) * 1996-11-22 2000-11-01 윤종용 반도체장치의hsg형성방법
KR100545703B1 (ko) * 1996-12-30 2006-06-13 주식회사 하이닉스반도체 반도체장치제조방법

Similar Documents

Publication Publication Date Title
KR930005115A (ko) 저온,고압 상태에서의 실리콘 증착방법
KR960019735A (ko) 반도체 장치 및 그의 제조 방법
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
KR950021655A (ko) 반도체 장치 제조 방법
KR940012608A (ko) 반도체 메모리 장치의 캐패시터 제조방법
KR930014965A (ko) 메모리 셀의 반구형 다결정 실리콘 막 형성방법
US5831282A (en) Method of producing an HSG structure using an amorphous silicon disorder layer as a substrate
TW376552B (en) Semiconductor device and method of production thereof
KR20000035782A (ko) 반도체장치 제조방법
WO1999003152A2 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
KR920022523A (ko) 디램셀의 커패시터 제조 방법
JPH0660406B2 (ja) ハフニウム酸化膜の気相成長法
KR840000980A (ko) 반도체막의 제조 방법
KR100492992B1 (ko) 반도체장치의커패시터형성방법
JPH0567751A (ja) 半導体装置の製造方法
KR930003317A (ko) 표면적이 증대된 전하저장전극 제조방법
KR910016962A (ko) TiN의 플라즈마 화학증착방법
KR950028107A (ko) 캐패시터의 유전체막 형성방법
JPH0521749A (ja) 誘電体薄膜及びその製造方法
KR950003935B1 (ko) 게이트용 텅스텐 규화물의 제조방법
KR950002061A (ko) 산화탄탈륨 박막 형성방법 및 그 응용
KR910005455A (ko) 캐패시터 전극 형성방법
KR960019572A (ko) 반도체 집적회로 유전체막 형성방법
KR920018829A (ko) 인-사이투 인 도핑한 폴리실리콘 필름 증착시의 스텝 카버리지 개선방법
JPH05315566A (ja) 半導体素子におけるキャパシタ電極の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application