KR910005455A - 캐패시터 전극 형성방법 - Google Patents
캐패시터 전극 형성방법 Download PDFInfo
- Publication number
- KR910005455A KR910005455A KR1019890012079A KR890012079A KR910005455A KR 910005455 A KR910005455 A KR 910005455A KR 1019890012079 A KR1019890012079 A KR 1019890012079A KR 890012079 A KR890012079 A KR 890012079A KR 910005455 A KR910005455 A KR 910005455A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- amorphous silicon
- silicon
- film
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 title claims description 4
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 5
- 229910052785 arsenic Inorganic materials 0.000 claims 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 다른 캐패시터 전극형성 공정도.
Claims (1)
- 게이트(G)를 형성한후 저압 화학 증착에 의해 실리콘 산화막(10)을 덮은다음 메립 콘택을 형성하는 공정과, 상기 공정후에 비정질 실리콘(20)을 저압화학 증착법에 의해 덮은다음 비소(AS)이온을 주입하여 비소(AS)가 도우프된 비정질 실리콘(30)을 형성하는 공정과, 상기 비정질 실리콘(30) 위에 다시 비정질 실리콘(20)을 덮어 전체막의 전극으로 사용하기 위한 패턴을 형상하는 공정과, 상기 비정질 실리콘(20)위에 열산화에 의해 첫번째 실리콘 산화막(40)을 형성하고, 그위에 저압화학 증착법으로 실리콘 질화막(50)을 덮고 그위에 열산화에 의한 산화막(60)을 덮어 유전체막(ONO막)을 형성하는 공정과, 상기의 유전체막 위에 도우프된 다결정 실리콘(70)을 덮고 패턴을 형성하여 다른 한쪽 전극으로 사용하는 공정을 거쳐 캐패시터가 완성되는 것을 특징으로 하는 캐패시터 전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012079A KR0136916B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012079A KR0136916B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005455A true KR910005455A (ko) | 1991-03-30 |
| KR0136916B1 KR0136916B1 (ko) | 1998-04-24 |
Family
ID=19289210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012079A KR0136916B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0136916B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725020B1 (ko) * | 2006-07-05 | 2007-06-07 | 주식회사 성우하이텍 | 레이저 컷팅헤드용 구동장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486215B1 (ko) * | 1997-10-22 | 2006-04-28 | 삼성전자주식회사 | 미세한굴곡이형성된하부전극을구비한반도체장치의커패시터제조방법 |
-
1989
- 1989-08-24 KR KR1019890012079A patent/KR0136916B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725020B1 (ko) * | 2006-07-05 | 2007-06-07 | 주식회사 성우하이텍 | 레이저 컷팅헤드용 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0136916B1 (ko) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005455A (ko) | 캐패시터 전극 형성방법 | |
| KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
| KR910005483A (ko) | 캐패시터 제조 방법 | |
| KR970030917A (ko) | 박막트랜지스터 제조 방법 | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR930003361A (ko) | 반구형 인시투 도프트 비정질 실리콘 커패시터의 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR910013426A (ko) | 디램의 트랜지스터 제조방법 | |
| KR920008896A (ko) | 고집적 소자의 셀로우 정크션 형성방법 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR950021558A (ko) | 디램셀의 저장전극 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR920013726A (ko) | 스택커패시터 셀 제조방법 | |
| KR900002416A (ko) | 2단계 데포방식의 산화층 형성방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
| KR920005337A (ko) | 비대칭 디스포저블 측벽을 사용한 커패시터 셀 제조방법 | |
| KR920015545A (ko) | 스택 커패시터 셀 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR930014963A (ko) | 수직 및 수평형 트랜치 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051219 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |