KR930014963A - 수직 및 수평형 트랜치 캐패시터 제조방법 - Google Patents
수직 및 수평형 트랜치 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR930014963A KR930014963A KR1019910022291A KR910022291A KR930014963A KR 930014963 A KR930014963 A KR 930014963A KR 1019910022291 A KR1019910022291 A KR 1019910022291A KR 910022291 A KR910022291 A KR 910022291A KR 930014963 A KR930014963 A KR 930014963A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- vertical
- horizontal
- trench capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract 4
- 239000001301 oxygen Substances 0.000 claims abstract 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000000137 annealing Methods 0.000 claims abstract 2
- 238000001039 wet etching Methods 0.000 claims abstract 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전용량을 증대시키기 위해 트랜치를 수직 및 수평으로 형성한 수직 및 수평형 트랜치 캐패시터 제조방법에 관한 것이다. 이를 위하여 본 발명에서는, 수직 및 수평형 트랜치 캐패시터 제조방법에 있어서, 실리콘 기판에 산소이온 주입용 마스크를 사용하여 소정의 에너지로 산소 이온 주입 공정을 실시하고, 아닐링(Annealing)하여 실리콘 기판 내부에 산화막을 형성하는 단계(a)와, 새로운 마스크를 소정의 폭으로 형성하여 건식식각 방식으로 트랜치 공정을 실시하므로 수직방향의 트랜치를 형성하는 단계(b)와, 습식식각을 수행하므로 상기 산화막을 제거하여 수평방향의 트랜치를 형성하는 단계(c)와, 폴리실리콘을 증착시키고 유전체막을 증착하고, 계속해서 폴리실리콘을 트랜치에 채워서 트랜치 캐패시터를 형성하는 단계(d)를 포함하는 것을 특징으로 하는 수직 및 수평형 트랜치 캐패시터 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 트랜치 캐패시터 구성도.
Claims (1)
- 수직 및 수평형 트랜치 캐패시터 제조방법에 있어서, 실리콘 기판에 산소이온 주입용 마스크를 사용하여 소정의 에너지로 산소 이온 주입 공정을 실시하고, 아닐링(Annealing)하여 실리콘 기판 내부에 산화막을 형성하는 단계(a)와, 새로운 마스크를 소정의 폭으로 형성하여 건식식각 방식으로 트랜치 공정을 실시하므로 수직방향의 트랜치를 형성하는 단계(b)와, 습식식각을 수행하므로 상기 산화막을 제거하여 수평방향의 트랜치를 형성하는 단계(c)와, 폴리실리콘을 증착한 후 유전체막을 증착하고, 계속해서 폴리실리콘을 트랜치에 채워서 트랜치 캐패시터를 형성하는 단계(d)를 포함하는 것을 특징으로 하는 수직 및 수평형 트랜치 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022291A KR100210850B1 (ko) | 1991-12-06 | 1991-12-06 | 수직 및 수평형 트랜치 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022291A KR100210850B1 (ko) | 1991-12-06 | 1991-12-06 | 수직 및 수평형 트랜치 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014963A true KR930014963A (ko) | 1993-07-23 |
| KR100210850B1 KR100210850B1 (ko) | 1999-07-15 |
Family
ID=19324271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022291A KR100210850B1 (ko) | 1991-12-06 | 1991-12-06 | 수직 및 수평형 트랜치 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100210850B1 (ko) |
-
1991
- 1991-12-06 KR KR1019910022291A patent/KR100210850B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100210850B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010751A (ko) | Dram 셀용 커패시터 | |
| KR940016806A (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| KR930014963A (ko) | 수직 및 수평형 트랜치 캐패시터 제조방법 | |
| KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
| KR910005455A (ko) | 캐패시터 전극 형성방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970003914A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950021555A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR910013548A (ko) | 트렌치-스택 디램셀의 구조 및 그 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR920003471A (ko) | T형 게이트의 스택셀 제조방법 | |
| KR930014998A (ko) | Dram 셀의 트랜치 캐패시터 제조방법 | |
| KR940016823A (ko) | 메모리 셀 제조방법 | |
| KR920007243A (ko) | 실린더형 스택 커패시터 셀 제조방법 | |
| KR920015596A (ko) | 스택 커패시터 제조방법 | |
| KR920005337A (ko) | 비대칭 디스포저블 측벽을 사용한 커패시터 셀 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR920013726A (ko) | 스택커패시터 셀 제조방법 | |
| KR930005205A (ko) | 캐패시턴스 증가 디램(dram)의 제조방법 | |
| KR930011263A (ko) | Dram 및 그 제조방법 | |
| KR930005210A (ko) | 디램셀의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |