KR970003914A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR970003914A KR970003914A KR1019950016338A KR19950016338A KR970003914A KR 970003914 A KR970003914 A KR 970003914A KR 1019950016338 A KR1019950016338 A KR 1019950016338A KR 19950016338 A KR19950016338 A KR 19950016338A KR 970003914 A KR970003914 A KR 970003914A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- capacitor
- charge storage
- oxide film
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로 보다 구체적으로는 반도체 소자의 캐패시터 형성공정시 전하 저장 전극의 제조를 트랜치 형식으로 제조함으로써, 캐패시터의 용량을 증대할 수 있는 반도체 소자의 캐패시터 제조방법에 관한 것으로, 본 발명은 고집적 메모리 소자의 용량을 증대시키기 위하여 트렌치 구조에 실린더 형상의 전하 저장 전극을 형성한 다음, ONO를 유전체막으로 이용하므로써, 비교적 간단한 제조공정으로 캐패시터의 전하 저장 용량을 증대시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (마)는 본 발명이 일실시예에 따른 반도체 소자의 캐패시터 제조방법을 보인 요부단면도.
Claims (12)
- 반도체 기판 상부에 MOS 트랜지스터 및 필드 트랜지스터를 제조하는 단계; 상기 전체 구조 상부에 질화막을 형성하는 단계; 상기 캐패시터 형성 예정영역에 트렌치를 소정 깊이로 형성하는 단계; 상기 트렌치 영역 내부에 측벽 스페이서를 제조하는 단계; 상기 트렌치 내부 및 기판 상부에 전하 저장 전극용 폴리실리콘을 증착하는 단계; 상기 폴리실리콘을 식각하여 실리던 형태의 전하 저장 전극을 형성하는 단계; 상기 트렌치 내부의 측벽 스페이서를 제거하는 단계; 상기 트렌치 내벽부 및 전하 저장 전극에 포클 도핑을 실시하는 단계; 상기 포클 도핑이 이루어진 트렌치 내벽 및 전하 저장 전극부에 ONO막을 형성하는 단계; 상기 전체 구조상에 도핑된 폴리실리콘을 증착하고 소정 부분을 식각하여 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 트렌치는 0.2 내지 0.8㎛깊이로 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 트렌치 측벽 스페이서는 트렌치 내부 및 기판 영역에 스페이서 형성용 산화막을 형성하고 이방성 식각을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제3항에 있어서, 상기 스페이서 형성용 산화막의 두께는 1000 내지 3000Å 인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 스페이서 형성용 산화막은 LPCVD에 의한 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 전하 저장 전극을 형성하기 위하여 상기 증착된 폴리실리콘 상부에 포토레지스트를 코팅한 후, 블랭킷 식각을 실시하여 실린더형의 전하 저장 전극을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 트렌치 내부의 측벽 스페이서는 HF 용액에 담그어 제거하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 반도체 기판 상부에 MOS 트랜지스터 및 필드 트랜지스터를 제조하는 단계; 상기 전체 구조 상부에 산화막 및 질화막을 형성하는 단계; 상기 캐패시터 형성 예정영역에 트렌치를 소정 깊이로 형성하는 단계; 상기 트렌치 영역 내에 포클 도핑을 진행한 후, 트렌치 측벽 스페이서를 제조하는 단계; 상기 트렌치 내부 및 기판상부에 도핑된 폴리실리콘을 증착하는 단계; 상기 폴리실리콘의 소정 부분을 식각하여 실린더 형태의 전하 저장 전극을 형성하는 단계; 상기 트렌치 내부의 측벽 스페이서를 제거하는 단계;상기 트렌치 내벽 및 전하 저장 전극부에 ONO막을 형성하는 단계; 상기 전체 구조상에 도핑된 폴리실리콘을 증착하고 소정 부분을 식각하여 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제8항에 있어서, 상기 트렌치 측벽 스페이서는 트렌치 내부 및 기판 영역에 스페이서 형성용 산화막을 형성하고 이방성 식각을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제8항에 있어서, 상기 트렌치 내부의 측벽 스페이서는 HF 용액에 담그어 제거하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제9항에 있어서, 상기 스페이서 형성용 산화막의 두께는 2000 내지 5000Å 인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제9항에 있어서, 상기 스페이서 형성용 산화막은 LPCVD에 의한 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016338A KR0179556B1 (ko) | 1995-06-20 | 1995-06-20 | 반도체소자의캐패시터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016338A KR0179556B1 (ko) | 1995-06-20 | 1995-06-20 | 반도체소자의캐패시터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003914A true KR970003914A (ko) | 1997-01-29 |
| KR0179556B1 KR0179556B1 (ko) | 1999-03-20 |
Family
ID=19417536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016338A KR0179556B1 (ko) | 1995-06-20 | 1995-06-20 | 반도체소자의캐패시터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179556B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100794811B1 (ko) * | 2000-05-13 | 2008-01-15 | 엔엑스피 비 브이 | 트렌치 게이트 반도체 장치 및 그 제조 방법 |
| KR100835825B1 (ko) * | 2006-12-20 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
-
1995
- 1995-06-20 KR KR1019950016338A patent/KR0179556B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100794811B1 (ko) * | 2000-05-13 | 2008-01-15 | 엔엑스피 비 브이 | 트렌치 게이트 반도체 장치 및 그 제조 방법 |
| KR100835825B1 (ko) * | 2006-12-20 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179556B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016806A (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| US6261900B1 (en) | Method for fabricating a DRAM capacitor | |
| KR970003914A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950004533A (ko) | 캐패시터 제조방법 | |
| US6376300B1 (en) | Process of manufacturing trench capacitor having a hill structure | |
| KR920010463B1 (ko) | 워드라인 트렌치 캐패시터 제조방법 및 구조 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100322881B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970003923A (ko) | 캐패시터 제조방법 | |
| KR100340855B1 (ko) | 캐패시터의전하저장전극형성방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR100231140B1 (ko) | Dram셀의트랜치캐패시터제조방법 | |
| KR100304948B1 (ko) | 반도체메모리장치제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR100328704B1 (ko) | 디램셀제조방법 | |
| KR100215695B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0152651B1 (ko) | 캐패시터의 제조방법 | |
| KR950025995A (ko) | 적층 캐패시터 제조방법 | |
| KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR19990001772A (ko) | 실린더형 하부전극을 갖는 반도체장치의 커패시터 제조방법 | |
| KR950007076A (ko) | 반도체 장치의 메모리 셀 제조방법 및 구조 | |
| KR940027169A (ko) | 이중구조 전극을 갖는 반도체 장치의 캐패시터 형성방법 | |
| KR960019720A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |