KR910013550A - 고용량 스택 셀 제조방법 - Google Patents
고용량 스택 셀 제조방법 Download PDFInfo
- Publication number
- KR910013550A KR910013550A KR1019890018831A KR890018831A KR910013550A KR 910013550 A KR910013550 A KR 910013550A KR 1019890018831 A KR1019890018831 A KR 1019890018831A KR 890018831 A KR890018831 A KR 890018831A KR 910013550 A KR910013550 A KR 910013550A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- etched
- high capacity
- insulating material
- cell manufacturing
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 스택 셀의 공정순서를 나타낸 단면도.
Claims (1)
- 통상의 방법에 의하여 기판(1)에 필드 산화막(2)과 게이트(3) 및 드레인(5), 소오스(4)를 형성하고, 절연물질(6)을 증착시킨후 식각하여 집촉창을 형성한 다음 폴리 실리콘(7)을 증착시킨것에 있어서, 상기 폴리 실리콘(7) 위에 질연물질(8)을 증착후 식각하여 절연물질(8)이 폴리실리콘(7)과 같은 높이로 남게하고 폴리실리콘(9)을 증착한후 마스크를 사용하여 이 폴리 실리콘(9)의 일부를 식각하여 절연물질(8) 위의 폴리실리콘(9)을 식각한후 절연물질(8)을 식각하고 유전체(10) 및 폴리실리콘(11)을 증착시킴을 특징으로 하는 고용량 스택 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018831A KR910013550A (ko) | 1989-12-18 | 1989-12-18 | 고용량 스택 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018831A KR910013550A (ko) | 1989-12-18 | 1989-12-18 | 고용량 스택 셀 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910013550A true KR910013550A (ko) | 1991-08-08 |
Family
ID=67662208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890018831A KR910013550A (ko) | 1989-12-18 | 1989-12-18 | 고용량 스택 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910013550A (ko) |
-
1989
- 1989-12-18 KR KR1019890018831A patent/KR910013550A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR920005296A (ko) | 반도체 소자분리 제조방법 | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR910013548A (ko) | 트렌치-스택 디램셀의 구조 및 그 제조방법 | |
| KR100236063B1 (ko) | 게이트 다결정 실리콘의 식각방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920005389A (ko) | 디스포저블 게이트 측벽 커패시터 셀 제조방법 | |
| KR890017817A (ko) | 고전압 반도체 장치 및 그 제조방법 | |
| KR960019576A (ko) | 롬(rom)의 게이트절연막 형성방법 | |
| KR910005455A (ko) | 캐패시터 전극 형성방법 | |
| KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
| KR910013426A (ko) | 디램의 트랜지스터 제조방법 | |
| KR910015060A (ko) | 자기 정열을 이용한 ccd 채널의 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR910013590A (ko) | 고압 반도체소자의 제조방법 | |
| KR920013726A (ko) | 스택커패시터 셀 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR910013510A (ko) | 이중 트랜치 공정에 의한 기억소자의 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |