KR930005210A - 디램셀의 구조 및 제조방법 - Google Patents
디램셀의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR930005210A KR930005210A KR1019910014048A KR910014048A KR930005210A KR 930005210 A KR930005210 A KR 930005210A KR 1019910014048 A KR1019910014048 A KR 1019910014048A KR 910014048 A KR910014048 A KR 910014048A KR 930005210 A KR930005210 A KR 930005210A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- oxide film
- depositing
- substrate
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 완성도.
Claims (2)
- P+기판(1)에 형성된 두개의 트렌치에 유전체막(9)과 P-형 폴리실리콘(8)을 형성하고 상기 폴리실리콘(8)의 기판 상방에 폴리실리콘(8)보다 내측으로 들어가게 에피층(8a)과 n+정션을 형성하여 커패시터를 구성하고, 상기 에피층(8a)의 측벽에는 게이트 산화막(3)과 게이트(4)를 수직으로 구성한 디램셀의 구조.
- 기판(1)에 두개의 트렌치를 형성하고 전 표면에 유전체(9)를 도포한뒤 트렌치에 채워지도륵 폴리실리콘(8)을 증착하는 공정과, 상기 폴리실리콘(8)을 기판(1)표면까지 에치백하고 산화막(7)을 증착하는 공정과, 상기 산화막(7)을 포토/에치 공정으로 선택적 제거하고 제거될 산화막(7)부분에 에피층(8a)을 형성한 후 에피층(8a)상부에 n+불순믈 이온주입하는 공정과, 상기 산화막(7)을 제거하고 게이트 산화막(3)과 폴리실리콘(4)을 증착한후 폴리실리콘(4)을 에치백하여 수직게이트를 형성하는 공정과, 평탄화용 SOG(11)을 증착하여 비트라인 연결을 위한 콘택을 형성하고 상기 n+정션과 연결되게 비트라인(12)을 증착하는 공정을 차례로 실시하여 저조하는 디램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014048A KR940005895B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
TW081106356A TW313677B (ko) | 1991-08-14 | 1992-08-11 | |
JP23764192A JP3364244B2 (ja) | 1991-08-14 | 1992-08-14 | 半導体メモリ装置の製造方法 |
US07/930,938 US5272102A (en) | 1991-08-14 | 1992-08-14 | Method of making semiconductor memory device and memory cells therefor |
DE4226996A DE4226996A1 (de) | 1991-08-14 | 1992-08-14 | Verfahren zur herstellung einer halbleiterspeichereinrichtung und ihrer speicherzellen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014048A KR940005895B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930005210A true KR930005210A (ko) | 1993-03-23 |
KR940005895B1 KR940005895B1 (ko) | 1994-06-24 |
Family
ID=19318598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910014048A KR940005895B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940005895B1 (ko) |
-
1991
- 1991-08-14 KR KR1019910014048A patent/KR940005895B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940005895B1 (ko) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005210A (ko) | 디램셀의 구조 및 제조방법 | |
KR930005209A (ko) | 디램셀의 구조 및 제조방법 | |
KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
KR930001431A (ko) | 디램 셀의 구조 및 제조방법 | |
KR930011544B1 (ko) | 적층형 셀 제조방법 | |
KR940004599B1 (ko) | 디램 셀의 구조 및 제조방법 | |
KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
KR950012551B1 (ko) | 디램 셀의 구조 및 제조방법 | |
KR910004504B1 (ko) | 스페이스 윌 옥사이드를 이용한 dram셀의 제조방법 | |
KR940010560B1 (ko) | 모스 에프 이 티의 제조방법 | |
KR930000715B1 (ko) | 반도체 기억소자의 제조방법 | |
KR930000716B1 (ko) | 디램 셀 제조방법 | |
KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
KR920020702A (ko) | 메모리 소자의 커패시터 형성방법 | |
KR930015009A (ko) | 디램 셀 제조방법 | |
KR930015005A (ko) | 디램셀의 제조방법 | |
KR920003522A (ko) | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 | |
KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
KR930014966A (ko) | 트랜치형 비트라인을 갖는 캐패시터 셀 제조방법 | |
KR930020684A (ko) | 메모리 셀 제조방법 | |
KR920001717A (ko) | 디램셀의 스택 캐패시터 제조방법 | |
KR970024321A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device) | |
KR930011251A (ko) | 반도체 기억장치 및 그의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |