KR930000716B1 - 디램 셀 제조방법 - Google Patents

Abstract

내용 없음.

Description

디램 셀 제조방법

제1도는 본 발명의 제조공정 순서를 나타낸 단면도이다.

제2도는 종래 디램 셀을 나타낸 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 필드산화막

3 : 게이트 4,13 : 측벽

5,9,11 : 폴리실리콘 6,8,10,12 : LTO

7,17 : 실리콘질화막 14 : 스토리지 노드 폴리실리콘

15 : 플레이트 폴리실리콘

본 발명은 16메가급 이상의 디램 셀(DRAM CELL) 제조방법에 관한 것으로, 특히 트랜스퍼 트랜지스터의 게이트를 경사면에 위치하게 하고 단차높은 스토리지 노드 폴리실리콘을 형성하여 셀 용량을 극대화 시킬 수 있도록 한 것이다.

종래의 디램 셀 구조를 제2도에 도시된 바와 같이 평판한 실리콘 기판(1)에 형성된 N 매몰 콘택트 위에 바로 스토리지 노드 폴리실리콘(14a)을 형성하였으며, 전하 축적 용량을 증가시키기 위하여 상기 노트 폴리실리콘(14a) 형성전에 실리콘 질화막 (7), LTO(8)를 디포지션한 후 노트폴리실리콘(14a)을 형성하였다.

그러나 상기와 같은 종래의 디램 셀에 있어서는 평탄한 실리콘 기판(1) 위에 게이트(3)를 그대로 형성하므로 면적을 많이 차지하여 셀 용량을 극대화시키기가 어려웠고 스토리지 노드 폴리실리콘(14a)이 N 매몰콘택트 위에 바로 형성되어 단차가 적으므로 용량을 증가시키가 어려운 결점이 있었다.

따라서 본 발명은 상기와 같은 종래 디램 셀의 결점을 감안하여 발명한 것으로 포트(pot)형의 스토리지 노드를 형성함과 아울러 게이트를 경사면에 형성하여 셀의 용량을 증가시킴은 물론 트랜지스터의 채널길이를 증가시킬 수 있게 함을 그 목적으로 한다.

이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 제1도를 참고로 하여 상세히 설명하면 다음과 같다.

먼저, (a)와 같이 실리콘기판(1) 표면에 이온주입된 손상층(Damaged Layer)을 형성하고 마스크 에치앙법으로 기판(1)을 경사지게 에칭한다.

이때 에칭되는 층을 실리콘이온 주입등으로 손상(Demage)을 주어 에칭하면 기판(1)이 경사지게 에챙된다.

다음에 (b)와 같이 상기 기판(1)의 표면에 이온을 주입하여 필드산화막(2)을 성장시킨다.

그리고 (c)와 같이 실리콘 경사면에 절연을 위한 게이트 옥사이드(도면에 도시되지 않음)와 폴리사이드 게이트(3)를 형성하고 측벽(Sidewall)(4)과 소오스 및 드레인을 형성한다.

이후 (d)와 같이 전면에 폴리실리콘(5)을 증착하고 선택적으로 비트라인 콘택부분에만 폴리실리콘(5)이 남게 하여 비트라인을 형성하고 다시 전면에 2000Å 두께의 LTO(6)와 1000Å 두께의 실리콘 질화막(7) 및 LTO(8)를 차례로 형성한다.

그리고 (e)와 같이 상기의 LTO(6)(8)와 실리콘 질화막(7)을 선택적 에칭한 후 전면에 2000Å 두께의 폴리실리콘(9)을 디포지션하고 이 폴리실리콘(9) 위에 LTO (10)와 폴리실리콘(11) 및 LTO(12)를 차례로 형성한다.

다음에 (f)와 같이 노드 형성을 위하여 상기의 LTO(10)(12), 폴리실리콘 (9)(11)을 마스크 에칭한 후 폴리실리콘 측벽(13)을 형성하고 노드영역 한쪽면의 LTO(12)와 폴리실리콘(11)을 마스트 에칭한다.

또한 (g)와 같이 HF 디핑(Dipping)으로 표면에 노출된 LTO(10)(12)를 제거하여 스토리지 노드 폴리실리콘(14)을 최종적으로 형성하고 (H)와 같이 플레이트 폴리실리콘(15) 형성 후 RTO(Rapid Thermal Oxidation)(16)를 성장시키고, 이어서 전면에 실리콘 질화막(17)과 BPSG(18)를 디포지션한다.

그리고 마지막 공정으로 콘택을 형성하기 위하여 상기 폴리실리콘(5) 위의 BPSG(18), 실리콘 질화막(17)(7), LTO(6)를 선택적 식각한다.

이와 같은 제조공정을 갖는 본 발명은 게이트를 경사면에 형성하여 트랜지스터의 채널 길이를 증가시킬 수 있으며, 단차가 높은 포트형의 스토리지 노드 폴리실리콘 (14)을 형성하여 셀 용량을 크게 증대시킬 수 있는 장점이 있다.

Claims (1)

1. 실리콘 기판(1)에 이온 주입된 손상층을 형성하고 마스크 에칭하여 기판(1)을 경사지게 에칭하는 단계와, 상기 기판(1)의 표면에 이온을 주입하여 필드산화막(2)을 성장시키는 단계와, 기판(1)의 경사면에 게이트 옥사이드, 게이트(3)를 형성하고 비트라인 형성 후 LTO(6), 실리콘 질화막(7), LTO(8)를 차례로 형성하는 단계와, 상기 LTO(6)(8) 및 실리콘 질화막(7)을 선택적으로 에칭하고 전면에 폴리실리콘(9), LTO(10), 폴리실리콘(11), LTO(12)를 차례로 형성하는 단계와, 노드형성을 위해 상기 폴리실리콘(9)(11), LTO(10)(12)를 마스크 에칭한 후 측벽(13)을 형성하는 단계와, 노드 영역 한쪽면의 LTO(12)와 폴리실리콘(11)을 마스크 에칭하고 LTO (10) (12)를 제거하여 포트형 스토리지 노드 폴리실리콘(14)을 형성하는 단계를 포함하여서 된 디램 셀 제조방법.

Images