KR930000715B1 - 반도체 기억소자의 제조방법 - Google Patents

반도체 기억소자의 제조방법 Download PDF

Info

Publication number
KR930000715B1
KR930000715B1 KR1019890018834A KR890018834A KR930000715B1 KR 930000715 B1 KR930000715 B1 KR 930000715B1 KR 1019890018834 A KR1019890018834 A KR 1019890018834A KR 890018834 A KR890018834 A KR 890018834A KR 930000715 B1 KR930000715 B1 KR 930000715B1
Authority
KR
South Korea
Prior art keywords
insulating material
trench
forming
polycrystalline silicon
depositing
Prior art date
Application number
KR1019890018834A
Other languages
English (en)
Other versions
KR910013510A (ko
Inventor
박완준
허윤종
곽덕영
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019890018834A priority Critical patent/KR930000715B1/ko
Publication of KR910013510A publication Critical patent/KR910013510A/ko
Application granted granted Critical
Publication of KR930000715B1 publication Critical patent/KR930000715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 기억소자의 제조방법
제1도는 종래의 트랜치 공정을 이용한 기억소자의 단면도 및 그 등가회로도
제2도는 본 발명에 따른 트랜치 공정에 의한 기억소자의 각 공정별 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 다결정실리콘층
3,4 : n형 불순물 주입영역 5,6,7,12 : 절연물질
8 : 접촉창 9,11 : n형 다결정실리콘
10 : 유전체
본 발명은 반도체 기억소자를 이중 트랜치 공정으로 제조하는 방법에 관한 것으로, 특히 축전단과 기판사이의 분리공정이 적합한 제조공정에 관한 것이다.
일반적인 기억소자(예를 들어 DRAM)는 하나의 트랜지스터와 축전기(캐패시터 )로 구성되며, 종래의 트랜치 공정을 이용한 기억소자는 제1도에 도시된 바와 같이 기 판(1) 상에 다결정 실리콘(2)과 n형 불순물 주입영역(3)(4)을 형성하여 트랜지스터를 만든 다음, 트랜치를 형성하고, 여기에 n형 다결정 실리콘(9)와 (11)사이에 유전체 (1 0)를 넣음으로서 캐패시터를 형성하였다.
이와 같이 제조된 기억소자의 동작은 다결정 실리콘(2)과 n형 불순물 주입영역 (3)에 적절한 전압을 인가하면, n형 불순물 주입영역(3)(4) 사이에 전송자가 흐르게 되며 n형 다결정 실리콘(9)(11) 사이에 전하가 저장된다.
또한 다결정 실리콘(2)과 n형 불순물 주입영역(3)에 적절한 전압의 인가에 따라 n형 다결정 실리콘(9)(11) 사이에 저장되었던 전하가 n형 불순물 주입영역(3)(4) 사이로 흘러 n형 실리콘(9)(11) 사이의 전하의 저장유무를 감지할 수 있었다.
이와 같이 n형 다결정 실리콘(9)과 n형 불순물 주입영역(4)의 접속은, 전하축전단(storage node)인 n형 다결정 실리콘(9)이 트랜치 벽면에 해당하는 기판 전체에 형성되어 n형 불순물 주입영역(4)의 측면과 연결되었다.
이러한 구성에서는 n형 다결정 실리콘(9)이 기판(1)의 트랜치 내부에 직접 형성되기 때문에, 전하가 기판(1) 상에 직접 형성된 실리콘(9)에 모여 누설전류가 발생하기 쉽고, 그 결과 기억소자의 본래의 기능인 전하 축적의 효율을 저하시키는 원인이 되었다.
본 발명은 이러한 종래의 결점을 극복한 신규의 기억소자의 제조방법을 제공하는데 목적이 있다.
이하에서는 첨부도면 제2도를 참조한 실시예의 설명을 통해 본 발명을 상술한다.
본 발명은 기판 중 트랜치 벽면 전체에 형성되는 축전단 역할을 하는 n형 다결정 실리콘을 이중 트랜치 공정 방법을 이용하여, 트랜치 내부 벽면을 형성하는 n형 다결정 실리콘(9)과 기판(1) 사이에 산화막(7)을 형성시켜 기판과 축전단을 분리시킬 수 있도록 함을 그 특징으로 한다.
다음은 본 발명에 따른 기억소자의 제조방법을 설명한다.
먼저 제1도의 (a)와 같이 기판(1)의 통상의 방법으로 다결정 실리콘(2)과 n형 불순물 주입영역(3)(4)을 형성하여 하나의 트랜지스터를 만든다.
그리고 실리콘(2) 상에 제1절연물질(예를 들어 산화막)(5)로 피복한 후, 1차 드랜치 공정을 실시하여 기판(1)을 식각한 다음, 상기 제1절연물질(5)과 식각율이나 식각용액이 다른 물질인 제2절연물질(6)을 도면에 도시한 바와 같이 증착시킨다.
다음에 (b)와 같이 노광작업 등을 통하여 트랜치 영역의 질화막(6)을 제거하고, 다시 2차로 기판(1)을 식각하여 더 깊게 트랜치를 형성한 후 트랜치 공정에 의하여 노출된 기판(1)에 제2절연물질(6)과 식각율이나 식각용액이 다른 제3절연물질(7)을 증착한다.
이후, 남이 있는 제2절연물질(6)을 식각하여 (c)와 같이 접촉창(8)을 형성하고 고불순물 상태의 n형 다결정 실리콘(9)(11)과 유전체(10)를 증착하여 축전기를 형성하면, 접촉창(8)을 통하여 n형 불순물 주입영역(4)과 n형 다결정 실리콘(9)이 연결된다.
그후 최종 단계로서 제4절연물질(12)을 소자 상부 표면부에 증착한다.
이와 같은 공정순서에 의해서 다결정 실리콘(9)과 기판(1)이 제3절연물질(7)에 의하여 분리되며, n형 불순물 주입영역(4)과 n형 다결정 실리콘(9)은 접촉창(8)에 의해 연결되어, 결국 트랜지스터와 캐패시터를 연결하게 되는 것이다.
본 발명에 따른 기억소자는 단지 접촉창(8)에 의해서만 n형 불순물 주입영역 (4)과 n형 다결정 실리콘(9)이 연결되므로 종래와 같이 기판(1)상에 전하 축전단이 직접 형성되어 발생될 수 있는 누설전류를 방지할 수 있음은 물론, 트랜치 벽면에 형성된 제3절연물질(7)에 의해 실리콘의 알파 입자에 의해 야기되는 면역성 감소를 방지할 수 있는 효과가 있다.

Claims (2)

  1. 반도체 기판상에 다결정 실리콘(2)과, n형 불순물 주입영역(3,4)를 형성하여 트랜지스터를 만든 후에, 상기 다결정 실리콘(2) 상에 제1절연물질(5)을 증착시키는 단계와, 상기 n형 불순물 주입영역(4)과 측벽부분이 접하는 위치에 1차로 트랜치를 형성하고, 형성된 트랜치의 벽면에 제2절연물질(6)을 증착시키는 단계와, 상기 제2절연물질(6)을 제거한 후에, 1차로 형성한 트랜치 보다 깊게 2차로 트랜치를 형성한 다음, 제 3절연물질(7)을 증착하는 단계와, 상기 1차, 2차로 형성한 트랜치 내부에 n형 다결정 (9,11), 유전체(10) 영역을 형성하여 캐패시터를 만든후에, 제4절연물질(12)로 피복하는 단계를 포함하는 것을 특징으로 하는 반도체 기억소자의 제조방법.
  2. 제1항에 있어서, 상기 제1,제2 및 제3절연물질(5-7)은 식각율 및 식각 용액이 서로 상이한 것을 특징으로 하는 반도체 기억 소자의 제조방법.
KR1019890018834A 1989-12-18 1989-12-18 반도체 기억소자의 제조방법 KR930000715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018834A KR930000715B1 (ko) 1989-12-18 1989-12-18 반도체 기억소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018834A KR930000715B1 (ko) 1989-12-18 1989-12-18 반도체 기억소자의 제조방법

Publications (2)

Publication Number Publication Date
KR910013510A KR910013510A (ko) 1991-08-08
KR930000715B1 true KR930000715B1 (ko) 1993-01-30

Family

ID=19293105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018834A KR930000715B1 (ko) 1989-12-18 1989-12-18 반도체 기억소자의 제조방법

Country Status (1)

Country Link
KR (1) KR930000715B1 (ko)

Also Published As

Publication number Publication date
KR910013510A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
JPH0465548B2 (ko)
KR100399583B1 (ko) 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
JP4678875B2 (ja) 低ゲート誘導ドレイン漏れ（ｇｉｄｌ）電流を有するｍｏｓｆｅｔデバイス
KR930000715B1 (ko) 반도체 기억소자의 제조방법
US6551890B2 (en) Method of manufacturing a semiconductor device comprising a bipolar transistor and a capacitor
US6309925B1 (en) Method for manufacturing capacitor
KR100192973B1 (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법
GB2185851A (en) Method of fabricating an mos transistor
KR100252858B1 (ko) 반도체소자 및 이의 제조방법
KR950000104B1 (ko) 반도체 소자 격리 방법 및 셀 구조
KR910004504B1 (ko) 스페이스 윌 옥사이드를 이용한 dram셀의 제조방법
KR100268776B1 (ko) 반도체 소자 제조방법
KR960015524B1 (ko) 반도체 기억장치 및 그 제조방법
KR0166810B1 (ko) 메모리 셀 커패시터 제조방법
KR0178995B1 (ko) 반도체 메모리소자의 커패시터 제조방법
KR940009365B1 (ko) 트랜치를 이용한 cmos 제조방법
KR100954421B1 (ko) 고전압 소자 및 그의 제조 방법
KR0136919B1 (ko) 다이나믹 램 셀 및 그의 제조방법
KR940001254B1 (ko) 폴리실리콘을 이용한 반도체 소자의 분리(isolation) 방법
KR910002040B1 (ko) 고집적화용 반도체 기억소자 및 그의 제조방법
KR0172812B1 (ko) 기억소자의 구조
KR0178996B1 (ko) 반도체 메모리소자의 커패시터 제조방법
KR0142786B1 (ko) 반도체 소자 콘택홀 형성방법
KR960002778B1 (ko) 디램셀의 제조방법
KR930005480B1 (ko) 반도체 집적소자의 액티브 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee