KR0178995B1 - 반도체 메모리소자의 커패시터 제조방법 - Google Patents
반도체 메모리소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR0178995B1 KR0178995B1 KR1019910002282A KR910002282A KR0178995B1 KR 0178995 B1 KR0178995 B1 KR 0178995B1 KR 1019910002282 A KR1019910002282 A KR 1019910002282A KR 910002282 A KR910002282 A KR 910002282A KR 0178995 B1 KR0178995 B1 KR 0178995B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- oxide film
- gate
- field oxide
- memory device
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본발명은 커패시터의 용량을 증대시킬 수 있도록 한 반도체 메모리소자의 커패시터 제조방법에 관한 것으로, 반도체기판상에 소자격리용 필드산화막, 다결정실리콘과 캡산화막이 적층구조로 된 게이트, 소오스 및 드레인 영역을 차례로 형성한 후 게이트의 측면에 질화막과 산화막이 적층된 측벽을 형성하고 필드산화막을 그위에 형성된 게이트의 측벽으로 제한하여 소정 깊이로 트랜치하는 공정과, 그위에 스토리지 노드, 유전체막, 플레이트로 된 커패시터를 형성하는 공정으로 이루어진다.
필드산화막을 충분히 두껍게 형성하고 트랜치를 내서 스토리지 노드의 굴곡 효과를 증대시키기 때문에 커패시터의 용량이 현저히 증가되는 이점이 있다.
Description
제1도는 종래의 방법으로 제조된 반도체 메모리소자의 단면도.
제2도(a)~(c)는 본발명에 따른 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 필드산화막
13 : 게이트 14 : 소오스 및 드레인영역
15 : 질화막 16 : 산화막
17, 18 : 포토 레지스트 19 : 스토리지 노드
20 : 유전체막 21 : 플레이트
본발명은 반도체 메모리소자에 관한 것으로, 특히 커패시터의 용량을 증대시킬 수 있도록 한 반도체 메모리소자의 커패시터 제조방법에 관한 것이다.
종래에는, 반도체기판(1)상에 소자격리를 위한 필드산화막(2)을 형성한 후 소정부분에 게이트(3)를 형성하고 소오스 및 드레인영역(4)에 불순물을 이온주입한 다음 게이트(3)의 측면에 산화막으로된 측벽(5)을 형성하고 소정의 범위에 스토리지 노드(6), 유전체막(7), 플레이트(8)로 된 커패시터를 형성하여 제1도와 같은 반도체 메모리소자의 커패시터를 제조하였다.
그러나, 이러한 종래기술에 의한 커패시터는 현재의 고집적화 추세에 따른 커패시터 유효부분의 축소에 의하여 필요한 커패시터 용량을 얻기 불가능한 문제점이 있었다.
본발명은 이와같은 문제점을 해결하기 위한 것으로, 본발명의 목적을 필드산화막에 트랜치를 형성하여 스토리지 노드의 굴곡효과를 향상시킨 반도체 메모리소자의 커패시터 제조방법을 제공하는 것이다.
이하, 본발명을 첨부도면에 의하여 상세히 설명한다.
제2도(a)~(c)는 본발명에 따른 제조공정도로서, 우선 제2도(a)에 도시한 바와 같이 반도체기판(11)상에 소자격리를 위한 필드산화막(12), 다결정실리콘과 캡산화막이 적층구조로 된 소정부분의 게이트(13), 소오스 및 드레인영역(14)을 차례로 형성한 후 질화막(15), 산화막(16)을 차례로 도포하고 산화막(16)을 RIE(Reactive Ion Etching)하여 질화막(15), 산화막(16)이 적층구조로 된 측벽을 형성한 다음 포토레지스트(17)를 이용하여 필드산화막(12)에 필드산화막(12)상의 게이트(13)의 측벽사이로 제한된 범위의 트랜치를 소정의 깊이로 형성한다.
여기서, 필드산화막(12)의 두께는 통상적인 두께보다 충분히 두꺼워야 한다. 그다음, 제2도(b)와 같이 포토레지스트(17)를 제거하고 전면에 폴리실리콘을 도포하여 포토레지스트(18)를 이용한 제한 식각으로 폴리실리콘으로 된 스토리지 노드(19)를 형성한 다음, 제2도(c)와 같이 스토리지 노드(19)상에 유전체막(20), 플레이트(21)를 형성하면 본발명에 따라 용량이 증가된 반도체 메모리소자의 커패시터를 얻을 수 있게 된다.
이상 설명한 바와 같이, 본발명에 따르면 필드산화막을 충분히 두껍게 형성하고 트랜치를 내서 스토리지 노드의 굴곡효과를 증대시키기 때문에 커패시터의 용량이 현저히 증가되는 이점이 있다.
Claims (1)
- 반도체기판상에 소자격리용 필드산화막, 다결정실리콘과 캡산화막이 적층 구조로 된 게이트, 소오스 및 드레인영역을 차례로 형성한 후 상기 게이트의 측면에 질화막과 산화막이 적층된 측벽을 형성하고 상기 필드산화막을 그위에 형성된 상기 게이트의 상기 측벽으로 제한하여 소정깊이로 트랜치하는 공정과, 그위에 스토리지 노드, 유전체막, 플레이트로 된 커패시터를 형성하는 공정으로 이루어진 반도체 메모리소자의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002282A KR0178995B1 (ko) | 1991-02-11 | 1991-02-11 | 반도체 메모리소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002282A KR0178995B1 (ko) | 1991-02-11 | 1991-02-11 | 반도체 메모리소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920017282A KR920017282A (ko) | 1992-09-26 |
| KR0178995B1 true KR0178995B1 (ko) | 1999-03-20 |
Family
ID=19310989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910002282A KR0178995B1 (ko) | 1991-02-11 | 1991-02-11 | 반도체 메모리소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0178995B1 (ko) |
-
1991
- 1991-02-11 KR KR1019910002282A patent/KR0178995B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017282A (ko) | 1992-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6638813B1 (en) | Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell | |
| KR100526460B1 (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그 제조 방법 | |
| KR950004533A (ko) | 캐패시터 제조방법 | |
| KR0178995B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| US20070218612A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| US6734526B1 (en) | Oxidation resistant microelectronics capacitor structure with L shaped isolation spacer | |
| KR940009631B1 (ko) | 트랜치 커패시터를 갖는 dram의 제조방법 | |
| KR0178996B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| US5923972A (en) | DRAM cell capacitor fabrication method | |
| KR0122845B1 (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR0135692B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100355607B1 (ko) | 역방향 t자형의 캐패시터를 갖는 반도체 메모리 소자의 제조방법 | |
| KR930011124B1 (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR930000883B1 (ko) | 디램 셀에서의 트랜지스터 제조방법 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR920006755B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100265823B1 (ko) | 트렌치형 캐패시터를 구비한 디램 제조방법 | |
| KR100235983B1 (ko) | 적층형 커패시터 제조방법 | |
| KR920003321B1 (ko) | 트랜치 캐패시터의 제조방법 | |
| KR930012118B1 (ko) | 반도체장치의 제조방법 | |
| KR910002040B1 (ko) | 고집적화용 반도체 기억소자 및 그의 제조방법 | |
| KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR100190524B1 (ko) | 반도체 소자의 전하 저장전극의 제조방법 | |
| KR0140704B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051019 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |