DE4226996A1

DE4226996A1 - Verfahren zur herstellung einer halbleiterspeichereinrichtung und ihrer speicherzellen

Info

Publication number: DE4226996A1
Application number: DE4226996A
Authority: DE
Inventors: Hun Hur; Jae Seung Jeong
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-08-14
Filing date: 1992-08-14
Publication date: 1993-02-18
Also published as: US5272102A; JPH05226604A; TW313677B; JP3364244B2

Description

Die Erfindung bezieht sich auf Verfahren zur Herstellung einer Halbleiter speichereinrichtung und ihrer Speicherzellen, insbesondere auf Verfah ren zur Herstellung einer dynamischen Halbleiterspeichereinrichtung, beispielsweise zur Herstellung eines DRAMs (dynamic random access me mory) und seiner Speicherzellen.

Dynamische Speicherzellen mit wahlfreiem Zugriff, sogenannte DRAMs werden häufig als Speicherelemente benutzt, da sie sich mit hoher Integra tionsdichte herstellen lassen. Wie allgemein bekannt ist, weisen solche DRAMs pro Speicherzelle nur einen Kondensator und einen Schalttransistor auf, der mit dem Kondensator verbunden ist.

Der Integrationsgrad von DRAMs wurde in der Vergangenheit alle drei Jah re etwa vervierfacht, und diese Tendenz scheint anzuhalten. Obwohl die Kapazität um das vierfache wuchs, erhöhte sich die Chip-Größe etwa nur um das Zweifache, was durch besondere Herstellungstechnologien er reicht wurde.

Allerdings ließ sich die Kapazität eines Kondensators, der in einer Zelle als Ort der Informationsspeicherung (Millionen von Elektronen) dient, nicht weiter verringern, und zwar in Folge der Betriebscharakteristik der DRAM Schaltung. Die meisten zur Zeit kommerziell erhältlichen Produkte weisen pro Zelle einen Wert von 20 femto Farad oder mehr auf. Um die Fläche pro Zelle zu reduzieren und dennoch die Kapazität des Kondensators aufrecht zuerhalten, werden bei den meisten kommerziellen DRAMs, die einen Integrationsgrad von 4 Mega Bit oder mehr besitzen, dreidimensionale Kon densatorstrukturen verwendet.

Eine konventionelle Struktur einer DRAM Einrichtung mit dreidimensio nalem Kondensator wird nachfolgend unter Bezugnahme auf die Fig. 1 nä her beschrieben.

Bei einem herkömmlichen Verfahren werden in einem P Typ Halbleitersub strat 1 ein aktiver Bereich und ein Feldbereich definiert. Die Definition dieser Bereiche erfolgt durch Implantation von Kanalstoppionen in einem gewünschten Teil des Halbleitersubstrats 1, so daß partiell ein Feldbe reich aufwächst, der in Fig. 1 mit dem Bezugszeichen 2 bezeichnet ist.

Sodann werden auf dem Halbleitersubstrat 1 ein Gate-Isolationsfilm 3a, ein Polysilizium Film für ein Gate und ein Gatekappen-Isolationsfilm in dieser Reihenfolge aufeinanderliegend aufgebracht. Durch einen Belich tungs- und Trockenätzprozeß werden Gateelektroden 3b gebildet, und zwar jeweils auf dem aktiven Bereich und dem Feldbereich 2. Anschlie ßend werden mit niedriger Konzentration N Typ (N^- Typ) Ionen im P Typ Halbleitersubstrat 1 Implantiert, um auf diese Weise Source- und Drain bereiche mit niedriger Konzentration zu erhalten.

Die so erhaltene freiliegende Oberfläche wird mit einem Isolationsfilm überzogen, der anschließend strukturiert wird, um Gate-Seitenwände 4 zu erhalten. Danach werden mit hoher Konzentration N Typ (N⁺ Typ) Ionen in die Seitenwände 4 implantiert, so daß Source- und Drainbereiche mit leicht dotierter Drain (LDD) Struktur gebildet werden.

Schließlich wird in einem weiteren Schritt die so erhaltene freiliegende Oberfläche mit einem weiteren Isolationsfilm überzogen, der wiederum be lichtet und geätzt wird, um einen begrabenen Kontakt und eine Speicher knotenelektrode zu bilden. Auf die Speicherknotenelektrode, die das Be zugszeichen 6 trägt, werden dann zunächst ein dielektrischer Film 7 zur Bildung eines Kondensators und darauf eine Plattenelektrode 8 aufge bracht. Anschließend werden der dielektrische Film 7 und die Plattenelek trode S belichtet und geätzt, um überflüssige Teile zu entfernen und schließlich einen Kondensator zu erhalten.

Auf die gesamte freiliegende Oberfläche wird in einem nächsten Schritt ein Isolationsfilm 9 aufgebracht. Dieser Isolationsfilm 9 wird dann belichtet und geätzt, so daß ein Bitleitungskontakt entsteht. Anschließend wird ei ne Bitleitung 10 niedergeschlagen, und zwar auf die dann vorhandene ge samte freiliegende Oberfläche.

Charakteristisch bei der oben beschriebenen Struktur ist, daß ein Kon densator auch oberhalb einer Wortleitung zu liegen kommt, was einen ver größerten Oberflächenbereich des Kondensators nach sich zieht.

Wie bereits oben erwähnt, wurde die von jeder DRAM Zelle eingenommene Fläche von Generation zu Generation reduziert, was zu einer erheblichen Verringerung der elektrischen Ladung geführt hat, die in jedem Kondensa tor gespeichert werden kann. Dies bringt die Gefahr mit sich, daß u. U. Tei le von DRAM Zellen falsch ausgelesen werden. Um hier Abhilfe zu schaffen, wurde bereits ein Verfahren zur Herstellung eines Stapelkondensators vorgeschlagen, um den Kondensator-Oberflächenbereich zu vergrößern. Die US Patentschrift Nr. 49 70 564 (von Hitachi Ltd., Japan) offenbart be reits eine Halbleiterspeichereinrichtung mit dreidimensionalen Stapel kondensatorzellen, die einen vergrößerten Kondensator-Oberflächenbe reich aufweisen, jedoch keine vergrößerte Kondensatorhöhe.

Das in der US Patentschrift Nr. 49 70 564 beschriebene Verfahren wird nachfolgend unter Bezugnahme auf die Fig. 2A bis 2I näher erläutert.

In Übereinstimmung mit diesem Verfahren wird gemäß Fig. 2A zunächst auf einem Siliziumsubstrat 11 eine Wanne 12 (Potentialwanne) vom vorbe stimmten Leitfähigkeitstyp gebildet (in einem komplementären Metall oxyd-Halbleiter (CMOS), P Typ Wanne und N Typ Wanne). Sodann werden auf dem Siliziumsubstrat 11 aktive Bereiche 13 und Feldbereiche 14 her gestellt, und zwar unter Anwendung des verbesserten LOCOS (local oxida tion of silicon) Verfahrens. Schließlich wird auf den aktiven Bereichen ein Gate-Isolationsfilm 15 aufgebracht.

Entsprechend der Fig. 2B werden Wortleitungen 16 und Isolationsfilme 17 zur Isolation benachbarter Schichten voneinander auf dem Gate-Isola tionsfilm 15 gebildet, und zwar unter Anwendung des allgemein bekann ten Niederdruck-Chemical-Vapor-Deposition (LPCVD) Verfahrens sowie unter Anwendung des allgemein bekannten anisotropen Trockenätzver fahrens. Auf die gesamte freiliegende Oberfläche des Siliziumsubstrats 11 wird danach ein Isolationsfilm 18 aufgebracht, und zwar mit Hilfe der che mischen Dampfabscheidung (CVD Verfahren). Wie die Fig. 2C erkennen läßt, wird sodann eine erste Kontaktöffnung 30 im Isolationsfilm 18 gebil det, und zwar oberhalb eines ersten Verunreinigungsdiffusionsbereichs 19, welcher sich in einem aktiven Bereich eines Schalttransistors befin det, der in jeder Speicherzelle vorhanden ist, wobei der Bereich 19 mit ei ner Bitleitung zu verbinden ist. Danach werden gemäß Fig. 2D eine Bitleitung 20 und ein Isolationsfilm 21 In dieser Reihenfolge aufeinanderliegend hergestellt, und zwar auf dem Diffusionsbereich 19 sowie unter Anwen dung des LPCVD Verfahrens und des Trockenätzverfahrens. Die Bitleitung 20 ist gegenüber einer Schicht isoliert, die anschließend auf ihr gebildet wird, und zwar durch konventionelle Herstellung eines Seitenwand-Isola tionsfilms 22 gemäß Fig. 2E. Anschließend wird ein weiterer Isolationsfilm 23 niedergeschlagen. In diesen weiteren Isolationsfilm 23 wird eine zweite Kontaktöffnung 29 eingebracht, und zwar oberhalb eines jeden zweiten Verunreinigungs-Diffusionsbereichs 24, welcher sich im aktiven Bereich 13 eines Schalttransistors befindet, der in jeder Speicherzelle vorhanden ist, wobei der Bereich 24 elektrisch mit einem Stapelkondensator zu ver binden ist, wie die Fig. 2F andeutet. Sodann wird gemäß Fig. 2E unter An wendung des LPCVD Verfahrens und des Trockenätzverfahrens eine Speicherelektrode 25 aufgebracht. Die Speicherelektrode 25 ist eine von zwei Elektroden des Stapelkondensators und steht in elektrischem Kontakt mit jedem zweiten Verunreinigungs-Diffusionsbereich 24. Schließlich wird ein dielektrischer Film 26 für den Stapelkondensator niedergeschlagen.

Wie die Fig. 2H erkennen läßt, wird zuletzt unter Anwendung des LPCVD Verfahrens und des Trockenätzverfahrens eine Plattenelektrode 27 auf die so erhaltene Schichtstruktur aufgebracht, so daß jetzt der Kondensator (Stapelkondensator) vorliegt. Ein weiterer Isolationsfilm 28 dient als Ab schluß und wird mit Hilfe des CVD Verfahrens gebildet, wie die Fig. 21 zeigt. Der Isolationsfilm 28 dient zur elektrischen Isolation des Stapelkon densators gegenüber einer Metall-Leitung, die auf dem Isolationsfilm 28 zu liegen kommt. Nicht dargestellt sind zusätzliche Kontaktöffnungen, die an geeigneten Positionen gebildet werden. Die Metall-Leitung oberhalb des Stapelkondensators kann z. B. durch ein Sputterverfahren oder durch ein CVD Verfahren hergestellt werden. Ihre Strukturierung erfolgt über einen anisotropen Ätzprozeß.

Bei der DRAM Zelle mit dem oben beschriebenen Aufbau des Stapelkon densators wird für diesen nur ein sehr geringer Bereich benötigt. Die Spei cherknotenelektrode des Stapelkondensators kann sich oberhalb einer je den ersten Kontaktöffnung befinden, über die die jeweilige Bitleitung und der erste Diffusionsbereich des Schalttransistors miteinander verbunden sind, da der Stapelkondensator sowohl nach Bildung der Bitleitungen als auch nach Bildung der Wortleitungen hergestellt wird, also nach Bildung der Gateelektroden. Mit anderen Worten läßt sich die Speicherzelle mit dem oben beschriebenen Aufbau des Stapelkondensators vorteilhaft in DRAMs verwenden, wenn diese mit einem hohen Integrationsgrad herge stellt werden sollen.

Allerdings treten bei den DRAM Zellen der oben beschriebenen Art die nachfolgenden Probleme auf.

Weist eine DRAM Zelle die Stapelkondensatorstruktur nach Fig. 1 auf, so ist es zwar möglich, die Kondensatoroberfläche durch Vergrößerung der Kondensatorhöhe zu steigern, jedoch sind dieser Vergrößerung der Kon densatorhöhe Grenzen gesetzt, die im Herstellungsverfahren begründet sind. Da andererseits der zweite Verunreinigungs-Diffusionsbereich, der den Verbindungsbereich zwischen der Wortleitung und dem Kondensator darstellt, horizontal und parallel zum ersten Verunreinigungs-Diffusions bereich liegt, der den Verbindungsbereich zwischen der Bitleitung und dem Kondensator bildet, ist es unmöglich, einen hinreichenden Konden satoroberflächenbereich innerhalb der für eine DRAM Zelle vorgegebenen Fläche zu erhalten, die durch den hohen Integrationsgrad der DRAM Ein richtung begrenzt ist.

Weist andererseits die DRAM Zelle den in Fig. 2 gezeigten Stapelkondensa tor auf, so läßt sich die Kondensatoroberfläche ohne Vergrößerung der Kondensatorhöhe steigern, und zwar im Vergleich zur DRAM Zelle nach Fig. 1. Dies liegt daran, daß der Kondensator auch oberhalb des Über gangsbereichs einer jeden Bitleitung liegt. Beim DRAM nach Fig. 2 ist der Verbindungsbereich zwischen der Wortleitung und dem Kondensator aber immer noch horizontal und parallel zum Verbindungsbereich zwischen der Bitleitung und dem Kondensator, wie beim DRAM nach Fig. 1. Auch hier ist es daher unmöglich, eine hinreichende Kondensatoroberfläche in nerhalb des für eine DRAM Zelle zur Verfügung stehenden Bereichs zu er zielen, der durch den hohen Integrationsgrad der DRAM Einrichtung be schränkt ist. Darüber hinaus ist das Verfahren zur Herstellung des DRAM nach Fig. 2 relativ kompliziert, da der Kondensator eine Stapelstruktur aufweist.

Der Erfindung liegt die Aufgabe zugrunde, die oben beschriebenen Nach teile zu beseitigen und ein Verfahren zur Herstellung einer Halbleiterspei cherzelle anzugeben, die auf einer noch geringeren Fläche hergestellt wer den kann, ohne dabei den Oberflächenbereich des Speicherkondensators zu verringern. Ziel der Erfindung ist es darüber hinaus, eine Halbleiter speichereinrichtung zu schaffen, die sich mit höherem Integrationsgrad herstellen läßt, ohne daß sich dabei der Speicherkondensator-Oberflä chenbereich verkleinert.

Lösungen der gestellten Aufgaben sind in den kennzeichnenden Teilen der nebengeordneten Patentansprüche 1, 22, 34 und 57 angegeben. Vorteil hafte Ausgestaltungen der Erfindungen sind den jeweils nachgeordneten Unteransprüchen zu entnehmen.

Ein Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstel lung einer Halbleiterspeicherzelle, gekennzeichnet durch folgende Schrit te:

- Herstellung eines Halbleitersubstrats eines ersten Leitfähigkeitstyps als Plattenelektrode für einen Kondensator;
- Bildung eines Grabens mit einem Einlaß im Halbleitersubstrat vom er sten Leitfähigkeitstyp, wobei der Graben eine vorbestimmte Tiefe auf weist, ausgehend von der oberen Fläche des Halbleitersubstrats;
- Bildung einer dielektrischen Kondensatorschicht und einer darauf lie genden leitfähigen Materialschicht vom zweiten Leitfähigkeitstyp als Speicherknotenelektrode auf der Oberfläche des Grabens, wobei diese Schich ten den Graben ausfüllen;
- Bildung einer Halbleiterschicht als aktive Schicht oberhalb eines Teils der Oberfläche des Halbleitersubstrats und eines Teils des Einlasses des Grabens, wobei die Halbleiterschicht einander gegenüberliegende Seiten wände aufweist;
- Implantation von Verunreinigungsionen vom zweiten Leitfähigkeitstyp in die obere Fläche der Halbleiterschicht zur Bildung eines Bitleitungs-Über gangsbereichs mit einer vorbestimmten Tiefe;
- Bildung einer ersten Isolationsschicht zur Gateelektrodenisolation auf dem anderen Teil des Einlasses des Grabens, der nicht von der Halbleiter schicht bedeckt ist, sowie an derjenigen Seitenwand der Halbleiter schicht, die diesem anderen Teil des Einlasses des Grabens benachbart ist;
- Bildung einer Seitenwand-Gateelektrode auf der ersten Isolationsschicht, derart, daß sie sich senkrecht zum Einlaß des Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer zweiten Isolationsschicht auf der so erhaltenen Oberfläche und Strukturierung der zweiten Isolationsschicht zur Erzeugung eines Bitleitungskontakts am Bitleitungs-Übergangsbereichs; und
- Bildung einer Bitleitung über dem Bitleitungskontakt.

Nach einem anderen Aspekt betrifft die Erfindung ein Verfahren zur Her stellung einer Halbleiterspeichereinrichtung, gekennzeichnet durch fol gende Schritte:

- Herstellung eines Halbleitersubstrats eines ersten Leitfähigkeitstyps als Plattenelektrode für einen Kondensator;
- Bildung einer Mehrzahl von gleichförmig voneinander beabstandeten Grabenpaaren im Halbleitersubstrat vom ersten Leitfähigkeitstyp, wobei jedes Grabenpaar zwei voneinander beabstandete Gräben aufweist, die je weils einen Einlaß und eine vorbestimmte Tiefe besitzen, gesehen von der oberen Fläche des Halbleitersubstrats;
- Bildung einer dielektrischen Kondensatorschicht und einer leitenden Materialschicht vom zweiten Leitfähigkeitstyp als Speicherknotenelektro den dieser Reihenfolge auf der Oberfläche eines jeden Grabens, wobei die genannten Schichten die jeweiligen Gräben ausfüllen;
- Bildung einer ersten Isolationsschicht auf der gesamten sich ergebenden Oberfläche und Entfernen von Teilen der ersten Isolationsschicht, die je weils in einem Bereich liegen, der sich von einem Teil des einen der be nachbarten Gräben zu einem Teil des anderen in einer Richtung erstreckt, in der sich auch die Bitleitungen erstrecken, wobei jeder zu entfernende Teil eine Breite aufweist, die mit einer vorbestimmten Breite einer jeweili gen Bitleitung übereinstimmt;
- Bildung einer Halbleiterschicht als aktive Schicht über bzw. in Berei chen, die in Übereinstimmung stehen mit den entfernten Teilen der ersten Isolationsschicht, und selektive Entfernung der verbleibenden Teile der ersten Isolationsschicht, wobei die Halbleiterschicht eine Mehrzahl von Teilen aufweist, die jeweils mit den entsprechenden Bereichen korrespon dieren und einander gegenüberliegende Seitenwände besitzen;
- Implantation von Verunreinigungsionen des zweiten Leitfähigkeitstyps mit hoher Konzentration in die Oberfläche der Halbleiterschicht zur Bil dung eines Bitleitungs-Übergangsbereichs mit vorbestimmter Tiefe im oberen Abschnitt eines jeden Halbleiterschichtteils;
- Bildung einer zweiten Isolationsschicht zur Isolierung einer jeden Gate elektrode oberhalb des anderen Teils des Einlasses eines jeden Grabens, der nicht mit der Halbleiterschicht bedeckt ist, sowie an den Seitenwänden der jeweiligen Halbleiterschichtteile;
- Bildung einer Seitenwand-Gaseelektrode auf der zweiten Isolations schicht, derart, daß sie sich senkrecht zum Einlaß des jeweils zugehörigen Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer dritten Isolationsschicht auf der gesamten sich ergeben den Oberfläche und Strukturierung der dritten Isolationsschicht zur Bil dung eines Bitleitungskontakts an jedem Bitleitungs-Übergangsbereich; und
- Bildung einer Bitleitung auf jedem Bitleitungskontakt.

Nach einem noch anderen Aspekt der Erfindung wird wenigstens ein Gra ben in ein Substrat eingebracht, das aus einem isolierenden Material oder aus einem halbleitenden Material besteht. In dem Graben werden der Rei he nach eine Plattenelektrode, eine dielektrische Kondensatorschicht und eine Speicherknotenelektrode aufeinanderliegend gebildet, um einen Kondensator zu erhalten. Alternativ dazu kann auch das Halbleitersub strat als Plattenelektrode verwendet werden. In diesem Fall kann eine se parate Plattenelektrode entfallen. Jetzt befinden sich im Graben nur noch die dielektrische Kondensatorschicht und die Speicherknotenelektrode. Am Einlaß des Grabens, der mit den den Kondensator bildenden Elemen ten gefüllt ist, befinden sich eine Gateelektrode und eine Halbleiter schicht, die als aktive Schicht dient. Sowohl die Gateelektrode als auch die Halbleiterschicht erstrecken sich in einer Richtung, die senkrecht zum Grabeneinlaß verläuft, also senkrecht zur Substratoberfläche. In dieser Richtung erstreckt sich auch der Gate-Isolationsfilm, der zwischen der Halbleiterschicht und der Gateelektrode liegt. Als Grabeneinlaß wird die in der Substratoberfläche liegende Öffnung des Grabens angesehen. An bzw. auf der Halbleiterschicht befindet sich ein Bitleitungskontakt, wäh rend auf dem Bitleitungskontakt eine Bitleitung liegt.

Sowohl in der oben erwähnten DRAM Zelle als auch in der DRAM Einrich tung nach der Erfindung sind die wesentlichsten Elemente relativ zur Sub stratoberfläche vertikal ausgerichtet, wodurch sich ein hoher Integra tionsgrad der Speichereinrichtung ergibt.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä her beschrieben. Es zeigen:

Fig. 1 einen Querschnitt durch eine konventionelle DRAM Einrichtung,

Fig. 2A bis 2I Querschnitte durch eine andere konventionelle DRAM Ein richtung in unterschiedlichen Herstellungsschritten,

Fig. 3A bis 3I unterschiedliche Schritte zur Herstellung einer DRAM Zelle in Übereinstimmung mit einem ersten Ausführungsbeispiel der Erfin dung.

Fig. 4A und 4B unterschiedliche Schritte zur Herstellung einer DRAM Zel le in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Erfin dung,

Fig. 5 ein Layout-Diagramm einer DRAM Einrichtung, hergestellt durch ein Verfahren nach einem dritten Ausführungsbeispiel der Erfindung, Fig. 6A bis 6H Querschnitte entlang der Linie a-a′ in Fig. 5,

Fig. 7A bis 7D Querschnitte entlang der Linie b-b′ in Fig. 5,

Fig. 8A eine perspektivische Ansicht entlang der Linie a-a′ in Fig. 5,

Fig. 8B eine perspektivische Ansicht entlang der Linie b-b′ in Fig. 5, und

Fig. 9A und 9B Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung einer DRAM Zelle in Übereinstimmung mit einem vierten Ausführungsbeispiel der Erfindung.

Nachfolgend werden unter Bezugnahme auf die Fig. 3A bis 9B verschiede ne Ausführungsbeispiele der Erfindung im einzelnen erläutert.

1. Ausführungsbeispiel

Die Fig. 3A bis 3I zeigen Verfahrensschritte zur Herstellung einer DRAM Zelle in Übereinstimmung mit einem ersten Ausführungsbeispiel der vor liegenden Erfindung. Gemäß Fig. 3A wird ein Halbleitersubstrat 41 vom ersten Leitfähigkeitstyp (P Typ), das mit Borionen des ersten Leitfähig keitstyps (P Typ) dotiert ist, als Kondensatorelektrode (plate elektrode) ausgebildet. Das P Typ Halbleitersubstrat 41 hat vorzugsweise eine hinrei chend hohe Konzentration, um als Kondensatorelektrode (Plattenelektro de) dienen zu können. Dabei wird mit Hilfe eines Naßätzverfahrens ein Graben mit vorbestimmter Tiefe in das P Typ Halbleitersubstrat 41 einge bracht. Das Material des P Typ Halbleitersubstrats 1 kann amorphes Silizium oder einkristallines Silizium enthalten oder sein. Zur Bildung des Grabens kann ein magnetverstärktes reaktives Ionenätzverfahren zur An wendung kommen.

Gemäß Fig. 3B werden auf die sich ergebenden freigelegten Oberflächen des P Typ Halbleitersubstrats 1 und den Grabens eine dielektrische Kon densatorschicht 42 und eine zweite Materialschicht 43 eines zweiten Leit fähigkeltstyps (N Typ), die als Kondensator-Speicherknotenelektrode dient, in dieser Reihenfolge aufeinanderliegend aufgebracht. Die Material schicht 43 kann z. B. eine mit N Typ Phosphorionen dotierte Polysilizium schicht sein. Das Aufbringen dieser Schichten erfolgt entweder durch plasmaverstärkte chemische Dampfabscheidung (PECVD Verfahren), durch chemische Dampfabscheidung bei niedrigem Druck (LPCVD Verfah ren) oder nur durch chemische Dampfabscheidung (CVD Verfahren).

Das Aufbringen der N Typ Materialschicht 43 erfolgt so, daß die Schicht 43 eine obere Fläche aufweist, die höher liegt als die des P Typ Halbleitersub strats 41, wodurch auf jeden Fall sichergestellt wird, daß der Graben hin reichend mit N Typ Material gefüllt wird. Hierdurch läßt sich später eine sehr glatte Oberfläche erzielen. Die dielektrische Kondensatorschicht 42 kann aus folgenden Filmen bestehen oder die Filme enthalten: einen Silizi umnitridfilm; einen Siliziumoxydfilm; einen doppelgeschichteten Silizi umnitrid-Siliziumoxydfilm mit einem Siliziumoxydfilm und einem Silizi umnitridfilm auf dem Siliziumoxydfilm; oder einen dreifachgeschichteten Siliziumoxyd-Siliziumnitrid-Siliziumoxydfilm mit einem Siliziumoxydfilm, einem Siliziumnitridfilm auf dem Siliziumoxydfilm und einem ande ren Siliziumoxydfilm auf dem Siliziumnitridfilm.

Im vorliegenden Ausführungsbeispiel wird das P Typ Halbleitersubstrat 41, das als Plattenelektrode dient, durch einen epitaktischen Wachstums prozeß eines Siliziumwafers erhalten. In diesen Siliziumwafer werden dann als Verunreinigung P Typ Ionen, beispielsweise Borionen, durch Im plantation und Diffusion eingebracht. Die Implantation der Borionen kann alternativ auch gleichzeitig mit dem epitaktischen Aufwachsvorgang des Siliziumwafers erfolgen. Dieser Prozeß wird als In-Situ Prozeß be zeichnet.

Die Bildung der N Typ Materialschicht 43 erfolgt durch Niederschlag einer Polysiliziumschicht auf dem P Typ Halbleitersubstrat 41. wobei in die Po lysiliziumschicht 43 als Verunreinigung N Typ Ionen implantiert und durch Diffusion eingebracht werden. Diese N Typ Ionen können z. B. Phos phorionen sein, die vom POCl₃ stammen. Die N Typ Materialschicht 43 kann alternativ auch so erzeugt werden, daß die Implantation von Phos phorionen gleichzeitig mit der Niederschlagung der Polysiliziumschicht erfolgt, so daß also auch hier ein In-Situ Prozeß möglich ist. Anstelle des Polysiliziums kann das N Typ Material auch amorphes Silizium oder ein kristallines Silizium enthalten oder sein.

Hach Bildung der N Typ Materialschicht 43 und der dielektrischen Kon densatorschicht 42 werden diese Schichten zurückgeätzt, um die Oberflä che des P Typ Halbleitersubstrats 41 freizulegen, wie die Fig. 3C erkennen läßt.

Auf die sich ergebende gesamte und freigelegte Oberfläche wird eine Isola tionsschicht 44 mit vorbestimmter Dicke aufgebracht, und zwar durch chemische Dampfabscheidung (CVD Verfahren), wie in Fig. 3D gezeigt ist. Da der DRAM Kondensator in Übereinstimmung mit der Erfindung mit ei ner darauf liegenden vertikalen Gateelektrode ausgestattet ist, hängt die Dicke der Isolationsschicht 44 von der vorbestimmten Kanallänge ab. Das Material der Isolationsschicht 44 kann Siliziumnitrid oder Siliziumoxyd enthalten oder daraus bestehen.

Zur nachfolgenden Bildung eines aktiven Bereichs und der Gateelektrode wird die Isolationsschicht 44 bereichsweise entfernt, und zwar in einem Bereich, der in Fig. 3D zwischen den gestrichelten Linien liegt. Dieser Be reich befindet sich oberhalb eines Teils des Halbleitersubstrats 41 und er streckt sich bis etwa zur Mitte des Grabens. In diesem Bereich wird die Iso lationsschicht 44 vollständig entfernt. Sodann wird dort, wo die Isolationsschicht 44 entfernt worden ist, eine Halbleiterschicht 45 als aktive Schicht gebildet, und zwar durch einen epitaktischen Aufwachsvorgang. Die Halbleiterschicht 45 kann auch durch ein Niederschlagsverfahren er zeugt werden, beispielsweise durch chemische Dampfabscheidung (CVD Verfahren). Das Material der Halbleiterschicht 45 kann amorphes Silizium, einkristallines Silizium oder polykristallines Silizium enthalten. Hach Entfernen der verbleibenden Teile der Isolationsschicht 44 bleibt die Halbleiterschicht 45 bestehen, erstreckt sich also von der Mitte des Gra bens bis zu dessen Rand und auf das Substrat 41 hinauf. Sodann werden Ionen vom zweiten Leitfähigkeitstyp (also N Typ Verunreinigungsionen wie z. B. Phosphorionen) in die Oberfläche der Halbleiterschicht 45 implan tiert, und zwar mit einer geeigneten Energie, so daß sich im oberen Teil der Halbleiterschicht 45 ein N Typ Bitleitungs-Übergangsbereich 46 mit vor bestimmter Dicke bildet.

Über die gesamte und so erhaltene Oberfläche wird dann ein Isolationsfilm 47 gelegt, und zwar zur Isolation der Gateelektrode, wobei anschließend ein leitender Materialfilm 48 zur Bildung der Gateelektrode auf die sich so ergebende Struktur aufgebracht wird. Die Filme 47 und 48 können mit Hil fe des PECVD Verfahrens, LPCVD Verfahrens oder CVD Verfahrens herge stellt werden. Der Aufbau ist in Fig. 3F zu erkennen. Das Material des Iso lationsfilms 47 kann Siliziumnitrid oder Siliziumoxyd enthalten, während das leitfähige Material des Films 48 z. B. Chrom, Molybäen, Aluminium. Platin, Titan oder polykristallines Silizium, dotiert mit Verunreinigungs ionen, enthalten kann.

Anschließend werden sowohl der Isolationsfilm 47 als auch der leitende Materialfilm 48 gleichzeitig belichtet und geätzt, um sie zu entfernen, aus genommen in demjenigen Bereich, wo der Isolationsfilm 47 und der leiten de Materialfilm 48 oberhalb etwa der Hälfte des Grabeneinlaßbereichs lie gen, der nicht mit der Halbleiterschicht 45 bedeckt ist. Mit anderen Worten bleibt der Isolationsfilm 47 an der einen Seite der Halbleiterschicht 45 ste hen, wobei sich diese Seite mittig und oberhalb des Grabens befindet. Der Isolationsfilm 47 erstreckt sich ferner senkrecht dazu auf dem Graben bzw. dem Material 43 und deckt auch noch die Stirnfläche der Schicht 42 ab. Danach endet er. In dem so gebildeten rechten Winkel des Isolations films 47 verbleibt der leitende Materialfilm 48, wie die Fig. 3G erkennen läßt. Der senkrecht zum Graben verlaufende Teil des Isolationsfilms 47 er streckt sich bis zur oberen Kante der Schicht 46.

Im Ergebnis wird ein Gate-Isolationsfilm 47a erhalten, während zusätz lich eine Seitenwand-Gateelektrode 48a an der Seitenwand der Halbleiter schicht 45 gebildet wird, wobei zwischen den Elementen 45 und 48a der Gate-Isolationsfilm 47a liegt. Der im vorliegenden Fall verwendete Ätzpro zeß ist ein reaktiver Ionenätzprozeß (RIE Verfahren), welcher eine Art Trockenätzprozeß darstellt.

Auf die gesamte so erhaltene Oberfläche wird dann eine Isolationsschicht 49 mit Hilfe eines CVD Verfahrens aufgebracht, um eine glatte Schicht oberfläche zu erhalten, wie die Fig. 3H zeigt. Danach wird die Isolations schicht 49 belichtet und trockengeätzt, um einen Bitleitungskontakt 50 zu bilden, und zwar im Bereich des N⁺ Typ Bitleitungs-Übergangsbereichs 46.

Sodann wird oberhalb des Bitleitungskontakts 50 eine Bitleitung 51 gebil det, was in Fig. 31 dargestellt ist. Ferner wird eine Stromquelle Vd mit dem P Typ Halbleitersubstrat 41 verbunden, das als Plattenelektrode verwen det wird, so daß ein vorbestimmter Spannungspegel an dem P Typ Halblei tersubstrat 41 anliegt, um die DRAM Zelle betreiben zu können. Da sich die Gateelektrode 48a an der Seitenwand der Halbleiterschicht 45 befin det, entspricht die Dicke der Halbleiterschicht 45 der Kanallänge, die zur Signalladungsübertragung vorgewählt ist. Die Dicke der Isolationsschicht 44, die zur Definition bzw. Bildung der Halbleiterschicht 45 herangezogen wird, sollte von der vorbestimmten Kanallänge abhängen.

2. Ausführungsbeispiel

Die Fig. 4A und 4B zeigen Verfahrensschritte zur Herstellung einer DRAM Zelle in Übereinstimmung mit einem zweiten Ausführungsbeispiel der vor liegenden Erfindung. In Übereinstimmung mit diesem Verfahren wird zu nächst ein Substrat 52 hergestellt. In welches ein Graben zur Bildung ei nes Kondensators eingebracht wird, wie die Fig. 4A erkennen läßt. Das Ma terial des Substrats 52 kann ein isolierendes Material oder ein Halbleiter material sein. Dieses Material kann amorphes Silizium, polykristallines Silizium oder einkristallines Silizium enthalten. Nach Bildung des Sub strats 52 wird in dieses ein Graben mit vorbestimmter Tiefe eingebracht, und zwar durch ein Trocken- oder durch ein Naßätzverfahren. In der Fig. 4A markiert die gestrichelte Linie einen Isolationsfilm 53, der dazu dient den Kondensator im Graben vom Substrat 52 zu isolieren, und zwar nur dann, wenn das Substrat 52 aus dem Halbleitermaterial besteht.

In den Graben wird dann in einem nächsten Schritt ein Film aus einem er sten leitfähigen Material niedergeschlagen, beispielsweise aus Polysilizi um, das mit P Typ Borionen dotiert ist. Dieser Film mit dem ersten leitfähi gen Material dient als Kondensatorplattenelektrode 54. Auf diesen Film 54 wird ein dielektrischer Kondensatorfilm 55 aufgebracht, der z. B. ein Dop pelschichtfilm sein kann und z. B. aus einem Siliziumnitridfilm und aus einem Siliziumoxydfilm besteht. Auf den dielektrischen Kondensatorfilm 55 wird dann ein Film eines zweiten leitfähigen Materials als Kondensator- Speicherknotenelektrode 56 aufgebracht. Dieser Film 56 kann mit N Typ Phosphorionen dotiertes Polysilizium sein.

Das zuletzt genannte Material kann gemäß Fig. 4B den Rest des Grabens vollständig ausfüllen.

Beim vorliegenden Ausführungsbeispiel sind Materialien und Verfahren zur Herstellung des Kondensators dieselben wie beim ersten Ausführungsbeispiel. Das zweite Ausführungsbeispiel unterscheidet sich jedoch vom ersten Ausführungsbeispiel darin, daß das Substrat im zuletzt ge nannten Fall direkt als Plattenelektrode verwendet wird, während in, zuerst genannten Fall der Kondensator zusammen mit der Plattenelektro de im Graben gebildet wird.

Mit der Plattenelektrode 54 ist eine Stromquelle Vd verbunden, so daß ein vorbestimmter Spannungspegel an die Plattenelektrode 54 gelangt, um die DRAM Zelle zu betreiben. Die weiteren Herstellungsschritte entsprechen den bereits im Zusammenhang mit dem ersten Ausführungsbeispiel unter den Fig. 3C bis 3I diskutierten Herstellungsschritten und werden nicht nochmals im Detail beschrieben.

3. Ausführungsbeispiel

Die Fig. 5 zeigt ein Layout-Diagramm einer DRAM Einrichtung, die gemäß einem dritten Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt worden ist. Die Fig. 6A bis 6H sind Querschnitte entlang der Li nie a-a′ in Fig. 5, während die Fig. 7A bis 7D Querschnitte entlang der Linie b-b′ in Fig. 5 sind. Ferner zeigt die Fig. 8A eine perspektivische Ansicht entlang der Linie a-a′ von Fig. 5, während die Fig. 8B eine perspektivische Ansicht entlang der Linie b-b′ von Fig. 5 zeigt. Das dritte Ausführungsbei spiel des erfindungsgemäßen Verfahrens zur Herstellung der DRAM Ein richtung wird nachfolgend unter Bezugnahme auf die zuvor erwähnten Zeichnungen im einzelnen erläutert.

Gemäß Fig. 6A wird zunächst ein P Typ Halbleitersubstrat 61 hergestellt, das als Kondensator- bzw. Plattenelektrode dient. Das Material des P Typ Halbleitersubstrats 61 ist vorzugsweise Polysilizium, dotiert mit Borionen eines ersten Leitfähigkeitstyps, der vom P Typ ist. Dieses P Typ Halbleiter substrat 61 sollte eine hinreichend hohe Konzentration aufweisen, um als Plattenelektrode dienen zu können. Anschließend wird das P Typ Halblei tersubstrat 61 belichtet und einem Ätzprozeß unterworfen, um auf diese Weise eine Mehrzahl von gleichmäßig beabstandeten Grabenpaaren zu er zeugen, die jeweils eine vorbestimmte Tiefe aufweisen. Als Ätzprozeß kann ein magnetisch verstärkter reaktiver Ionenätzprozeß zur Anwendung kommen, der eine Art Trockenätzprozeß ist. Anstelle des Polysiliziums, das mit P Typ Verunreinigungsionen dotiert ist, kann das Material des P Typ Halbleitersubstrats 61 auch amorphes Silizium oder einkristallines Silizium enthalten.

Auf die sich ergebende Oberfläche des P Typ Halbleitersubstrats 61 sowie auf alle Gräben wird eine dielektrische Kondensatorschicht 62 niederge schlagen, auf die eine Materialschicht 63 vom zweiten Leitfähigkeitstyp (N Typ) aufgebracht wird. Die Materialschicht 63 kann z. B. eine Polysilizium schicht sein, die mit N Typ Phosphorionen dotiert ist. Sie dient als Konden sator-Speicherknotenelektrode. Die Schichten 62 und 63 lassen sich mit dem PECVD Verfahren, dem LPCVD Verfahren oder dem CVD Verfahren herstellen. Die sich ergebende Struktur ist in Fig. 6B dargestellt.

Das Aufbringen der N Typ Materialschicht 63 wird so ausgeführt, daß die obere Fläche dieser Schicht 63 höher liegt als diejenige des P Typ Halblei tersubstrats 61. Hierdurch wird erreicht, daß alle Gräben hinreichend mit dem N Typ Material gefüllt werden. Auf diese Weise läßt sich nach entspre chender Abtragung des Materials 63 eine glatte Oberfläche erzielen. Die dielektrische Kondensatorschicht 62 kann folgendes enthalten: einen Sili ziumnitridfilm; einen Siliziumoxydfilm; einen Zweischicht-Siliziumnitrid- Siliziumoxydfilm mit einem Siliziumoxydfilm und einem Siliziumnitrid film, der auf dem Siliziumoxydfilm liegt; oder einen Dreischicht-Silizium oxyd-Siliziumnitrid-Siliziumoxydfilm mit einem Siliziumoxydfilm, einem Siliziumnitridfilm auf dem Siliziumoxydfilm und einem weiteren Silizium oxydfilm auf dem Siliziumnitridfilm.

Im vorliegenden Ausführungsbeispiel erfolgt die Bildung des P Typ Halbleitersubstrats 61, das als Plattenelektrode dient, dadurch, daß durch ei nen epitaktischen Aufwachsvorgang ein Siliziumwafer hergestellt wird. In diesen Silizlumwafer werden dann P Typ Verunreinigungsionen implan tiert bzw. durch Diffusion eingebracht, beispielsweise Borionen. Alterna tiv kann die Implantation der Borionen auch gleichzeitig mit dem Auf wachsvorgang des Siliziumwafers erfolgen, so daß ein sogenannter In-Situ Prozeß vorliegt.

Zur Bildung der N Typ Materialschicht 63 wird eine Polysiliziumschicht auf das P Typ Halbleitersubstrat 61 aufgebracht, wobei anschließend in diese Polysiliziumschicht N Typ Verunreinigungsionen implantiert und durch Diffusion eingebracht werden, beispielsweise Phosphorionen, die vom POCl₃ geliefert werden. Alternativ kann die N Typ Materialschicht 63 auch dadurch erzeugt werden, daß die Implantation von Phosphorionen gleichzeitig mit der Niederschlagung der Polysiliziumschicht in einem In- Situ Prozeß durchgeführt wird. Anstelle des Polysiliziums kann das N Typ Material auch amorphes Silizium oder einkristallines Silizium enthalten.

In einem nachfolgenden Schritt werden die N Typ Materialschicht 63 und die dielektrische Kondensatorschicht 62 zurückgeätzt, um die Oberfläche des P Typ Halbleitersubstrats 61 freizulegen, wie die Fig. 6C erkennen läßt. Auf die gesamte freigelegte Oberfläche des Halbleitersubstrats 61 wird dann eine Isolationsschicht 64 mit einer vorbestimmten Dicke aufge bracht, und zwar unter Anwendung des CVD Verfahrens (chemische Dampfabscheidung). Dies ist ebenfalls in Fig. 6C angedeutet. Da der DRAM Kondensator mit einer Gateelektrode ausgestattet ist, die vertikal liegt, also senkrecht zu der freigelegten Oberfläche des Halbleitersub strats, hängt die Dicke der Isolationsschicht 64 von der vorbestimmten Kanallänge ab. Das Material der Isolationsschicht 64 kann z. B. Silizium nitrid oder Siliziumoxyd enthalten oder sein.

Zur Bildung eines aktiven Bereichs und der Gateelektrode wird nachfol gend die Isolationsschicht 64 teilweise entfernt, und zwar dort, wo Bitlei tungen sich mit Wortleitungen kreuzen. Die sich ergebende Struktur ist in Fig. 6C zu erkennen. Die abgetragenen bzw. entfernten Bereiche der Isolationsschicht 64 liegen so, daß sie gleichmäßig voneinander beabstandet sind, und zwar sowohl in einer Richtung. In die sich die Wortleitungen er strecken, als auch in einer Richtung, in die sich die Bitleitungen erstre cken. Dies läßt sich anhand der Fig. 6C und 7A erkennen. Jeder entfernte bzw. abgetragene Bereich der Isolationsschicht 64 erstreckt sich etwa von Zentrum zu Zentrum benachbarter Gräben in einer Richtung. In der sich die Wortleitungen erstrecken. Zur Erzielung eines hohen Integrationsgra des der DRAM Einrichtung ist vorzugsweise die Breite d1 (Fig. 6C) eines je den entfernten Bereichs der Isolationsschicht 64 gleich der Breite d2 (Fig. 6C) jedes verbleibenden Bereichs der Isolationsschicht 64. Es sei noch darauf hingewiesen, daß die Isolationsschicht 64 in den abgetragenen Be reichen bis herunter zum Halbleitersubstrat abgetragen wird.

Gemäß Fig. 6D wird danach eine Halbleiterschicht 65 als aktive Schicht gebildet, die eine Mehrzahl von Halbleiterschichtbereichen enthält, die epitaktisch aufgewachsen sind, und zwar in Bereichen, die in den abgetra genen Bereichen der Isolationsschicht 64 liegen. Die Halbleiterschicht 65 kann auch durch andere Verfahren erzeugt werden, beispielsweise durch chemische Dampfabscheidung (CVD Verfahren). Das Material der Halblei terschicht 65 kann amorphes Silizium, einkristallines Silizium oder poly kristallines Silizium enthalten oder sein. Anschließend erfolgt eine Ab tragung bzw. Entfernung der verbleibenden Teile der Isolationsschicht 64. wie z. B. in Fig. 7B gezeigt ist. Die verbleibenden Teile der Isolationsschicht 64. die in Bereichen zwischen benachbarten Bitleitungen liegen, bleiben jedoch nach wie vor vorhanden, um eine Isolation zwischen benachbarten Bitleitungen zu gewährleisten. Das bedeutet, daß nur die verbleibenden Teile der Isolationsschicht 64 entfernt werden, die in Bereichen liegen, in denen die Bitleitungen verlaufen. Sodann werden Ionen vom zweiten Leit fähigkeitstyp mit hoher Konzentration in die Oberfläche eines jeden Teils der Halbleiterschicht 65 implantiert, wobei als Verunreinigungsionen N⁺ Typ Ionen zum Einsatz kommen, beispielsweise Phosphorionen. Die Im plantation dieser Ionen erfolgt bei geeigneter Energie, so daß ein N⁺ Typ Bitleitungs-Übergangsbereich 66 mit vorbestimmter Dicke im oberen Be reich eines jeden Teils der Halbleiterschicht 65 erhalten wird.

Auf die gesamte so erhaltene Oberfläche wird dann ein Isolationsfilm 67 niedergeschlagen, der zur Isolation der Gateelektroden dient. Auf diesen Isolationsfilm 67 wird anschließend ein Film 68 aus leitendem Material aufgebracht, und zwar zur Bildung der Gateelektroden. Die Filme 67 und 68 können unter Anwendung des PECVD Verfahrens, des LPCVD Verfah rens oder des CVD Verfahrens hergestellt werden. Die sich ergebende Struktur ist in Fig. 6E dargestellt. Das Material des Isolationsfilms 67 kann Siliziumnitrid oder Siliziumoxyd enthalten oder sein, während das leitfähige Material des Films 68 Chrom, Molybden. Aluminium, Platin, Ti tan oder polykristallines Silizium, dotiert mit Verunreinigungsionen. ent hält oder ist.

In einem nachfolgenden Schritt werden sowohl der Isolationsfilm 67 als auch der Film 68 aus leitendem Material gleichzeitig belichtet und geätzt so daß sie entfernt werden, mit Ausnahme derjenigen Bereiche des Isola tionsfilms 67 und des Films 68, die etwa oberhalb der Hälfte eines jeden Grabeneinlaßbereichs liegen, der nicht von der Halbleiterschicht 65 be deckt ist, und mit Ausnahme derjenigen Bereiche des Isolationsfilms 67 und des Films 68. die an den Seitenwänden eines jeden Teils der Halblei terschicht 65 liegen, wie die Fig. 6F erkennen läßt. Die verbleibenden Teile des Isolationsfilms 67 erstrecken sich also bis zur Oberfläche der Halblei terschicht 66, und zwar in Vertikalrichtung, sowie bis zum äußeren Rand der Isolationsschicht 62, und zwar in Horizontalrichtung. In den jeweils erhaltenen Winkeln des Films 67 verbleibt daher der Film 68 aus leitfä higem Material. Im Ergebnis werden somit Gate-Isolationsfilme 67a und Seitenwand-Gateelektroden 68a erhalten, und zwar jeweils an den Seiten wänden der jeweiligen Teile der Halbleiterschicht 65. Dies ist in Fig. 6F ge zeigt. Im vorliegenden Fall kann der Ätzprozeß ein RIE Prozeß sein, der eine Art Trockenätzprozeß ist.

Auf die gesamte so erhaltene Oberfläche wird eine Isolationsschicht 69 un ter Anwendung des CVD Verfahrens aufgebracht, um eine glatte Oberflä che herzustellen, wie die Fig. 6E und 7G erkennen lassen. Anschließend wird diese Isolationsschicht 69 belichtet und trockengeätzt, um einen Bit leitungskontakt 70 an jedem N⁺ Typ Bitleitungs-Übergangsbereich 66 zu erhalten.

Sodann werden Bitleitungen 71 gebildet, die oberhalb des Bitleitungs kontakts 70 verlaufen, wie die Fig. 6H und 7D zeigen. Ferner wird eine Spannungsquelle Vd mit dem P Typ Halbleitersubstrat 61 verbunden, das als Plattenelektrode dient, so daß ein vorbestimmter Spannungspegel am P Typ Halbleitersubstrat 61 anliegt, um die DRAM Einrichtung betreiben zu können. Da sich die Gateelektroden 68a an den Seitenwänden eines je den Teils der Halbleiterschicht 65 befinden, entspricht die Dicke eines je den Teils der Halbleiterschicht 65 der Kanallänge, die vorbestimmt ist, um eine Signalladung übertragen zu können. Die Dicke der Isolationsschicht 64, die zur Bildung der jeweiligen Teile der Halbleiterschicht 65 verwendet wird, sollte daher von der vorbestimmten Kanallänge abhängen oder mit dieser übereinstimmen.

4. Ausführungsbeispiel

Die Fig. 9A und 9B dienen zur Erläuterung eines vierten Ausführungsbei spiels des erfindungsgemäßen Verfahrens zur Herstellung einer DRAM Zelle. Bei diesem Verfahren wird zunächst ein Substrat 72 hergestellt, in das eine Mehrzahl von gleichmäßig voneinander beabstandeten Graben paaren eingebracht wird, die jeweils eine vorbestimmte Tiefe aufweisen. Dies ist in Fig. 9A zu erkennen. Das Material des Substrats 72 kann bei spielsweise ein isolierendes Material oder ein Halbleitermaterial sein. Die ses Material kann amorphes Silizium, polykristallines Silizium oder ein kristallines Silizium enthalten oder sein. Anschließend wird eine Mehr zahl von gleichmäßig voneinander beabstandeten Grabenpaaren in das Substrat 72 eingebracht, die jeweils eine vorbestimmte Tiefe aufweisen. Diese Grabenpaare können durch einen Trockenätz- oder durch einen Naßätzprozeß erzeugt werden. In Fig. 9A geben die gestrichelten Linien ei nen Isolationsfilm 73 an, der dazu hergestellt worden ist, den Kondensator in jedem Graben gegenüber dem Substrat 72 zu isolieren, allerdings nur dann, wenn das Substrat 72 aus einem Halbleitermaterial besteht.

In jedem Graben wird ein Film aus einem ersten leitfähigen Material nie dergeschlagen, wobei dieser Film als Kondensatorplattenelektrode 74 dient. Dieser Film 74 kann beispielsweise polykristallines Silizium sein, das mit P Typ Borionen dotiert ist. Besteht das Substrat 72 aus einem Halbleitermaterial, so liegt der Film 74 auf dem Isolationsfilm 73. der in ge eigneter Weise hergestellt worden ist, beispielsweise durch Diffusion, und dergleichen. Auf die Kondensatorplattenelektrode 74 wird anschließend ein dielektrischer Kondensatorfilm 75 aufgebracht, beispielsweise ein Doppelschichtfilm aus einem Siliziumnitridfilm und einem Siliziumoxyd film. Sodann wird auf diesem dielektrischen Kondensatorfilm 75 ein Film aus einem zweiten leitfähigen Material angeordnet, der als Kondensator- Speicherknotenelektrode 76 dient. Dieser Film 76 kann z. B. aus Polysilizi um, das mit N Typ Phosphorionen dotiert ist, bestehen.

Bei diesem Ausführungsbeispiel sind Materialien und angewandte Prozeßschritte zur Bildung des Kondensators dieselben wie beim dritten Aus führungsbeispiel. Das vierte Ausführungsbeispiel unterscheidet sich vom dritten Ausführungsbeispiel jedoch dadurch, daß das Substrat direkt als Plattenelektrode im zuletzt genannten Fall verwendet wird, während im zuerst genannten Fall die Bestandteile des Kondensators zusammen mit der Plattenelektrode in jedem Graben erzeugt werden.

Mit den Plattenelektroden 74 ist eine Spannungsquelle Vd verbunden, so daß an die Plattenelektroden 74 ein vorbestimmter Spannungspegel ange legt werden kann, um die DRAM Einrichtung betreiben zu können. Die an deren Herstellungsschritte zur Erzeugung des DRAMs sind dieselben die bereits im Zusammenhang mit dem dritten Ausführungsbeispiel unter Be zugnahme auf die Fig. 6B und 7A bis 7D beschrieben worden sind, so daß sie nicht nochmals erläutert werden.

Das Verfahren zur Herstellung einer DRAM Einrichtung mit den oben erwähnten Zellenstrukturen nach der Erfindung weist den Vorteil auf, daß es einfacher durchgeführt werden kann als dasjenige Verfahren, mit dem die Stapelkondensatorstrukturen hergestellt werden. Die Speicherzellen struktur bei der Erfindung ist darüber hinaus nicht horizontal sondern vertikal ausgerichtet, so daß die für jede Speicherzelle erforderliche Flä che (auf dem Chip) erheblich reduziert werden kann. Speichereinrichtun gen lassen sich daher mit noch höherem Integrationsgrad herstellen. Dar über hinaus kann bei der Fertigung der Halbleitereinrichtung eine Isola tion zwischen benachbarten aktiven Bereichen ohne Bildung irgendeiner Isolationsschicht erzielt werden.

Claims

1. Verfahren zur Herstellung einer Halbleiterspeicherzelle, gekenn zeichnet durch folgende Schritte:

- Herstellung eines Halbleitersubstrats (41; 61) eines ersten Leitfähig keitstyps als Plattenelektrode für einen Kondensator;
- Bildung eines Grabens mit einem Einlaß im Halbleitersubstrat (41; 61) vom ersten Leitfähigkeitstyp, wobei der Graben eine vorbestimmte Tiefe aufweist, ausgehend von der oberen Fläche des Halbleitersubstrats (41; 61);
- Bildung einer dielektrischen Kondensatorschicht (42; 62) und einer dar auf liegenden leitfähigen Materialschicht (43; 63) vom zweiten Leitfähigkeitstyp als Speicherknotenelektrode auf der Oberfläche des Grabens, wo bei diese Schichten den Graben ausfüllen;
- Bildung einer Halbleiterschicht (45; 65) als aktive Schicht oberhalb eines Teils der Oberfläche des Halbleitersubstrats (41; 61) und eines Teils des Einlasses des Grabens, wobei die Halbleiterschicht (45; 65) einander ge genüberliegende Seitenwände aufweist;
- Implantation von Verunreinigungsionen vom zweiten Leitfähigkeitstyp in die obere Fläche der Halbleiterschicht (45; 65) zur Bildung eines Bitlei tungs-Übergangsbereichs (46; 66) mit vorbestimmter Tiefe;
- Bildung einer ersten Isolationsschicht (47a; 67a) zur Gateelektrodeniso lation auf dem anderen Teil des Einlasses des Grabens, der nicht von der Halbleiterschicht (45; 65) bedeckt ist, sowie an derjenigen Seitenwand der Halbleiterschicht (45; 65), die diesem anderen Teil des Einlasses des Gra bens benachbart ist;
- Bildung einer Seitenwand-Gateelektrode (48a; 68a) auf der ersten Isola tionsschicht (47a; 67a), derart, daß sie sich senkrecht zum Einlaß des Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer zweiten Isolationsschicht (49; 69) auf der so erhaltenen Oberfläche und Strukturierung der zweiten Isolationsschicht (49; 69) zur Erzeugung eins Bitleitungskontakts (50; 70) am Bitleitungs-Übergangs bereich (46; 66); und
- Bildung einer Bitleitung (51; 71) über dem Bitleitungskontakt (50; 70).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat vom ersten Leitfähigkeitstyp aus einkristallinem Silizi um, aus amorphem Silizium oder aus Polysilizium hergestellt ist, jeweils dotiert mit Verunreinigungsionen vom ersten Leitfähigkeitstyp.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat vom ersten Leitfähigkeitstyp durch epitaktisches Auf wachsen eines Siliziumwafers hergestellt wird, in den Verunreinigungsio nen vom ersten Leitfähigkeltstyp mit hoher Konzentration durch Diffusion implantiert werden.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat vom ersten Leitfähigkeitstyp durch epitaktisches Auf wachsen eines Siliziumwafers hergestellt wird, in den während des Auf wachsvorgangs gleichzeitig Verunreinigungsionen vom ersten Leitfähig keitstyp mit hoher Konzentration durch Diffusion implantiert werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß wäh rend des Schritts zur Bildung der dielektrischen Kondensatorschicht und der Speicherknotenelektrode folgende Schritte ausgeführt werden:

- Bildung der dielektrischen Kondensatorschicht auf der gesamten freige legten Oberfläche;
- Bildung der als Speicherknotenelektrode dienenden Materialschicht vom zweiten Leitfähigkeltstyp, derart, daß ihre obere Fläche höher liegt als die jenige des Halbleitersubstrats vom ersten Leitfähigkeitstyp, so daß der Graben vollständig mit dem Material vom zweiten Leitfähigkeitstyp aufge füllt wird; und
- Zurückätzen der Materialschicht vom zweiten Leitfähigkeitstyp und der dielektrischen Kondensatorschicht, um die Oberfläche des Halbleitersub strats vom ersten Leitfähigkeitstyp freizulegen.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die als Speicherknotenelektrode verwendete Materialschicht vom zweiten Leitfä higkeitstyp aus Polysilizium hergestellt ist.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Materialschicht vom zweiten Leitfähigkeitstyp durch Niederschlagung einer Polysiliziumschicht hergestellt wird, in die dann Verunreinigungsionen vom zweiten Leitfähigkeltstyp durch Diffusion implantiert werden.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Ma terialschicht vom zweiten Leitfähigkeitstyp durch Niederschlagung einer Polysiliziumschicht hergestellt wird, in die gleichzeitig bei der Nieder schlagung Verunreinigungsionen vom zweiten Leitfähigkeitstyp durch Diffusion implantiert werden.

9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die di elektrische Kondensatorschicht wie folgt aufgebaut sein kann: als Siliziumoxydfilm, als Siliziumnitridfilm, als Doppelschichtfilm mit einem Sili ziumoxydfilm und einem Siliziumnitridfilm, und als Dreischichtfilm mit einem Siliziumoxydfilm, einem Siliziumnitridfilm und einem anderen Sili ziumoxydfilm.

10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Bildung der Halbleiterschicht, die als aktive Schicht dient, fol gende Schritte umfaßt:

- Bildung einer Isolationsschicht (44; 64) auf der gesamten freigelegten Oberfläche zum Zwecke der Definition der Halbleiterschicht;
- Belichten und Ätzen der Isolationsschicht so, daß sie in demjenigen Teil vollständig entfernt wird, der oberhalb eines Teils der Oberfläche des Halbleitersubstrats und eines Teils des Einlasses des Grabens liegt, der mit dem Material vom zweiten Leitfähigkeitstyp gefüllt ist, und
- Bildung der Halbleiterschicht (45; 65) in einem Bereich, in dem die Isola tionsschicht (44; 64) entfernt worden ist.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Halbleiterschicht (45; 65) aus einkristallinem Silizium, amorphem Silizium oder polykristallinem Silizium hergestellt wird.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Halbleiterschicht durch epitaktisches Aufwachsen gebildet wird.

13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Halbleiterschicht durch chemische Dampfabscheidung (CVD Verfahren) gebildet wird.

14. Verfahren nach Anspruch 10. dadurch gekennzeichnet, daß die Iso lationsschicht (44; 64) eine Dicke aufweist, die in Übereinstimmung mit ei ner vorbestimmten Kanallänge gewählt ist.

15. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Iso lationsschicht (44; 64) aus Siliziumnitrid oder aus Siliziumoxyd herge stellt wird.

16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (45; 65) etwa die Hälfte des Grabeneinlasses bedeckt.

17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bil dung der ersten Isolationsschicht (47a; 67a), die zur Isolierung der Gate elektrode dient, sowie die Bildung der Gateelektrode (48a; 68a) durch fol gende Schritte erfolgt:

- Bildung einer Isolationsschicht (47; 67) auf der gesamten freiliegenden Oberfläche;
- Bildung einer Schicht (48; 68) aus leitfähigem Material, die zur Erzeu gung einer Gateelektrode dient und auf der genannten Isolationsschicht liegt; und
- Belichten und Ätzen sowohl der Isolationsschicht als auch der Schicht aus leitendem Material, derart, daß diese Schichten entfernt werden, mit Ausnahme derjenigen Teile, die oberhalb des anderen Teils des Einlasses des Grabens liegen, der nicht mit der Halbleiterschicht (45; 65) abgedeckt ist, sowie mit Ausnahme desjenigen Teils an einer Seitenwand der Halblei terschicht (45; 65), die zu diesem anderen Teil des Einlasses des Grabens benachbart ist.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die aus leitendem Material bestehende Schicht (48; 68). die zur Bildung der Gatee lektrode dient, aus Metall oder aus mit Verunreinigungsionen dotiertem Polysilizium hergestellt wird.

19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Ätzprozeß ein Trockenätzprozeß ist.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß als Trockenätzprozeß ein reaktiver Ionenätzprozeß durchgeführt wird.

21. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Spannungsquelle (Vd) mit dem als Kondensatorplattenelektrode dienen den Halbleitersubstrat (41; 61) vom ersten Leitfähigkeitstyp verbunden ist, so daß ein vorbestimmter Spannungspegel an das Halbleitersubstrat (41; 61) angelegt werden kann.

22. Verfahren zur Herstellung einer Halbleiterspeicherzelle, gekenn zeichnet durch folgende Schritte:

- Herstellung eines Substrats (52; 72);
- Bildung eines einen Einlaß aufweisenden Grabens im Substrat (52; 72), wobei der Graben eine vorbestimmte Tiefe aufweist, gesehen von der obe ren Fläche des Substrats (52; 72);
- Bildung einer Schicht (54; 74) aus leitfähigem Material eines ersten Leit fähigkeitstyps, die als Kondensatorplattenelektrode dient, einer dielektri schen Kondensatorschicht (55; 75) und einer Schicht (56; 76) aus leitfähi gem Material eines zweiten Leitfähigkeitstyps, die als Speicherknoten elektrode dient, in dieser Reihenfolge auf der Oberfläche des Grabens, wo bei die genannten Schichten den Graben ausfüllen;
- Bildung einer Halbleiterschicht (45; 65) als aktive Schicht oberhalb eines Teils der Oberfläche des Substrats und eines Teils des Einlasses des Gra bens, wobei die Halbleiterschicht (45; 65) einander gegenüberliegende Seitenwände aufweist;
- Implantation von Verunreinigungsionen vom zweiten Leitfähigkeitstyp in die obere Fläche der Halbleiterschicht (45; 65) zur Bildung eines Bitlei tungs-Übergangsbereichs (46; 66) mit vorbestimmter Tiefe;
- Bildung einer ersten Isolationsschicht (47a; 67a) zur Gateelektroden isolation auf dem anderen freigelegten Teil des Einlasses des Grabens so wie an derjenigen Seitenwand der Halbleiterschicht (45; 65). die diesem freigelegten anderen Teil des Einlasses des Grabens benachbart ist;
- Bildung einer Seitenwand-Gateelektrode (48a; 68a) auf der ersten Isola tionsschicht (47a; 67a), derart, daß sie sich senkrecht zum Einlaß des Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer zweiten Isolationsschicht (49; 69) auf der so erhaltenen Oberfläche und Strukturierung der zweiten Isolationsschicht (49; 69) zur Erzeugung eines Bitleitungskontakts (50; 70) am Bitleitungs-Übergangs bereich (46; 66); und
- Bildung einer Bitleitung (51; 71) über dem Bitleitungskontakt (50; 70).

23. Verfahren nach Anspruch 22. dadurch gekennzeichnet, daß das Substrat (52; 72) aus halbleitendem Material hergestellt ist.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß das Halbleitermaterial entweder aus einkristallinem Silizium, polykristalli nem Silizium oder amorphem Silizium besteht.

25. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das Substrat (52; 72) aus einem isolierenden Material hergestellt ist.

26. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß auf der Oberfläche des Grabens und vor der Bildung des Kondensators ein Isola tionsfilm (53; 73) hergestellt wird.

27. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß als leitfähiges Material der Kondensatorplattenelektrode Polysilizium vom er sten Leitfähigkeitstyp verwendet wird.

28. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß als lei tendes Material der Speicherknotenelektrode Polysilizium vom zweiten Leitfähigkeitstyp verwendet wird.

29. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der Schritt zur Bildung der Materialschicht (54; 74) vom ersten Leitfähigkeits typ, die als Kondensatorplattenelektrode dient, folgende Schritte umfaßt:

- Niederschlagung einer Halbleiterschicht, und
- Implantation von Verunreinigungsionen des ersten Leitfähigkeitstyps in die Halbleiterschicht durch Diffusion.

30. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß die Ma terialschicht (54; 74) vom ersten Leitfähigkeitstyp, die als Kondensator plattenelektrode dient, durch Niederschlagung einer Halbleiterschicht und gleichzeitiges Implantieren von Verunreinigungsionen des ersten Leitfähigkeitstyps in die Halbleiterschicht durch Diffusion hergestellt wird.

31. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der Schritt zur Bildung der Materialschicht (56; 76) vom zweiten Leitfähig keitstyp, die als Speicherknotenelektrode dient, folgende Schritte umfaßt:

- Niederschlagung einer Halbleiterschicht, und
- Implantation von Verunreinigungsionen des zweiten Leitfähigkeitstyps in die Halbleiterschicht durch Diffusion.

32. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß die Ma terialschicht (56; 76) vom zweiten Leitfähigkeitstyp, die als Speicherkno tenelektrode dient, durch Niederschlagung einer Halbleiterschicht sowie durch gleichzeitiges Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in diese Halbleiterschicht durch Diffusion hergestellt wird.

33. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß die Halbleiterschicht (54; 74) vom ersten Leitfähigkeitstyp, die als Kondensa torplattenelektrode dient, mit einer Spannungsquelle (Vd) verbunden ist, so daß ein vorbestimmter Spannungspegel an die Materialschicht (54; 74) vom ersten Leitfähigkeitstyp gelegt werden kann.

34. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, ge kennzeichnet durch folgende Schritte:

- Herstellung eines Halbleitersubstrats eines ersten Leitfähigkeitstyps als Plattenelektrode für einen Kondensator;
- Bildung einer Mehrzahl von gleichmäßig voneinander beabstandeten Grabenpaaren im Halbleitersubstrat vom ersten Leitfähigkeitstyp, wobei jedes Grabenpaar zwei voneinander beabstandete Gräben aufweist, von denen jeder einen Einlaß und eine vorbestimmte Tiefe besitzt, und zwar ge sehen von der oberen Fläche des Halbleitersubstrats;
- Bildung einer dielektrischen Kondensatorschicht und einer darauf lie genden leitfähigen Materialschicht vom zweiten Leitfähigkeitstyp als Spei cherknotenelektrode auf der Oberfläche eines jeden Grabens, wobei diese Schichten jeden Graben ausfüllen;
- Bildung einer ersten Isolationsschicht auf der gesamten sich ergebenden Oberfläche und Entfernung von Teilen der ersten Isolationsschicht, die je weils oberhalb eines Bereichs liegen, der sich von einem Teil des einen der benachbarten Gräben zu einem Teil des anderen in einer Richtung er streckt, in der sich die Bitleitungen erstrecken, wobei jeder zu entfernende Teil eine Breite aufweist, die einervorbestimmten Breite der jeweiligen Bit leitung entspricht;
- Bildung einer Halbleiterschicht als aktive Schicht oberhalb von Berei chen, die in Übereinstimmung mit den entfernten Teilen der ersten Isola tionsschicht stehen, und selektive Entfernung der verbleibenden Teile der ersten Isolationsschicht, wobei die Halbleiterschicht eine Mehrzahl von Teilen aufweist, die jeweils mit den Bereichen in Übereinstimmung stehen und einander gegenüberliegende Seitenwände aufweisen;
- Implantation hochkonzentrierter Verunreinigungsionen vom zweiten Leitfähigkeitstyp in die Oberfläche der Halbleiterschicht zur Bildung eines Bitleitungs-Übergangsbereichs mit einer vorbestimmten Tiefe im oberen Bereich eines jeden Halbleiterschichtteils;
- Bildung einer zweiten Isolationsschicht zur Gateelektrodenisolierung oberhalb des anderen Teils des Einlasses eines jeden Grabens, welcher nicht mit der Halbleiterschicht bedeckt ist, sowie an den Seitenwänden ei nes jeden Halbleiterschichtteils;
- Bildung einer Seitenwand-Gateelektrode auf der zweiten Isolations schicht, derart, daß sie sich senkrecht zum Einlaß des jeweiligen zugehö rigen Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer dritten Isolationsschicht auf der sich so ergebenden freien Oberfläche und Strukturierung dieser dritten Isolationsschicht zur Bil dung eines Bitleitungskontakts an jedem Bitleitungs-Übergangsbereich; und
- Bildung einer Bitleitung über jedem Bitleitungskontakt.

35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß das Halbleitersubstrat vom ersten Leitfähigkeitstyp aus einkristallinem Silizi um, amorphem Silizium oder aus Polysilizium hergestellt wird, jeweils do tiert mit Verunreinigungsionen vom ersten Leitfähigkeitstyp.

36. Verfahren nach Anspruch 35, dadurch gekennzeichnet, daß zur Bildung des Halbleitersubstrats vom ersten Leitfähigkeitstyp ein Silizium wafer epitaktisch aufwächst, und daß dann in den Siliziumwafer-Verunrei nigungsionen vom ersten Leitfähigkeitstyp mit hoher Konzentration durch Diffusion implantiert werden.

37. Verfahren nach Anspruch 35, dadurch gekennzeichnet, daß zur Bildung des Halbleitersubstrats vom ersten Leitfähigkeitstyp ein Silizium wafer epitaktisch aufwächst, und daß gleichzeitig Verunreinigungsionen vom ersten Leitfähigkeitstyp mit hoher Konzentration in den Siliziumwa fer durch Diffusion implantiert werden.

38. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Schritt zur Bildung der dielektrischen Kondensatorschicht und der Spei cherknotenelektrode folgende Schritte umfaßt:

- Bildung einer dielektrischen Kondensatorschicht auf der gesamten frei gelegten Oberfläche;
- Bildung einer Materialschicht vom zweiten Leitfähigkeitstyp als Spei cherknotenelektrode, derart, daß ihre obere Fläche höher liegt als diejeni ge des Halbleitersubstrats vom ersten Leitfähigkeitstyp, so daß jeder Gra ben mit dem Material vom zweiten Leitfähigkeitstyp ausgefüllt ist; und
- Zurückätzen der Materialschicht vom zweiten Leitfähigkeitstyp und der dielektrischen Kondensatorschicht, um die Oberfläche des Halbleitersub strats vom ersten Leitfähigkeitstyp freizulegen.

39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß die Ma terialschicht vom zweiten Leitfähigkeitstyp, die als Speicherknotenelek trode dient, aus Polysilizium hergestellt wird.

40. Verfahren nach Anspruch 39, dadurch gekennzeichnet, daß die Ma terialschicht vom zweiten Leitfähigkeitstyp durch Niederschlagung einer Polysiliziumschicht gebildet wird, und daß in diese Polysiliziumschicht Verunreinigungsionen vom zweiten Leitfähigkeitstyp durch Diffusion im plantiert werden.

41. Verfahren nach Anspruch 39, dadurch gekennzeichnet, daß die Ma terialschicht vom zweiten Leitfähigkeitstyp durch Niederschlagung einer Polysiliziumschicht und durch gleichzeitiges Implantieren von Verunrei nigungsionen vom zweiten Leitfähigkeitstyp in die Polysiliziumschicht durch Diffusion hergestellt wird.

42. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß die di elektrische Kondensatorschicht aus einem der folgenden Filme aufgebaut sein kann: aus einem Siliziumoxydfilm; aus einem Siliziumnitridfilm; aus einem Doppelschichtfilm mit einem Siliziumoxydfilm und einem Silizium nitridfilm; und aus einem Dreischichtfilm aus einem Siliziumoxydfilm, ei nem Siliziumnitridfilm und einem anderen Siliziumoxydfilm.

43. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Schritt zur Bildung der Halbleiterschicht als aktive Schicht folgende Schritte umfaßt:

- Bildung einer Isolationsschicht auf der gesamten freigelegten Oberfläche zur Definition der Halbleiterschicht;
- Belichten und Ätzen der Isolationsschicht, derart, daß Teile von ihr ent fernt werden, die jeweils oberhalb eines Bereichs liegen, der sich von ei nem Teil des einen der benachbarten Gräben zu einem Teil des anderen in einer Richtung erstreckt, in der sich die Bitleitungen erstrecken; und
- Bildung einer Halbleiterschicht, derart, daß jeder Halbleiterschichtteil in bzw. über einem Bereich liegt, der jeweils dem entfernten Teil der Isola tionsschicht entspricht.

44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß das Material zur Bildung der Halbleiterschicht einkristallines Silizium, amor phes Silizium oder polykristallines Silizium enthält oder ist.

45. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die Halbleiterschicht durch einen epitaktischen Wachstumsprozeß gebildet wird.

46. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die Halbleiterschicht durch chemische Dampfabscheidung (CVD Verfahren) gebildet wird.

47. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die Iso lationsschicht eine Dicke aufweist, die von einer vorbestimmten Kanallän ge abhängt.

48. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß als Ma terial zur Bildung der Isolationsschicht Siliziumnitrid oder Siliziumoxyd ausgewählt werden.

49. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Halbleiterschicht etwa die Hälfte eines jeden Grabeneinlasses bedeckt.

50. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Bil dung der zweiten Isolationsschicht, die zur Isolierung der Gateelektroden dient, und die Bildung der Gateelektroden folgende Schritte umfassen:

- Bildung einer Isolationsschicht auf der gesamten freigelegten Oberflä che;
- Bildung einer Schicht aus leitendem Material für die Gateelektroden; und
- Belichten und Ätzen sowohl der Isolationsschicht als auch des leitenden Materials, derart, daß beides entfernt wird, mit Ausnahme derjenigen Tei le, die oberhalb des anderen Teils des Einlasses eines jeden Grabens lie gen, welcher nicht von der Halbleiterschicht abgedeckt wird, sowie mit Ausnahme der Teile an den Seitenwänden der jeweiligen Teile der Halblei terschicht.

51. Verfahren nach Anspruch 50, dadurch gekennzeichnet, daß das lei tende Material für die Gateelektroden entweder Metall oder Polysilizium ist, das mit Verunreinigungsionen dotiert ist.

52. Verfahren nach Anspruch 50, dadurch gekennzeichnet, daß als Ätzprozeß ein Trockenätzprozeß ausgeführt wird.

53. Verfahren nach Anspruch 52, dadurch gekennzeichnet, daß der Trockenätzprozeß ein reaktiver Ionenätzprozeß ist.

54. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß eine Spannungsquelle mit dem Halbleitersubstrat vom ersten Leitfähigkeits typ verbunden ist, das als Kondensatorplattenelektrode dient, so daß ein vorbestimmter Spannungspegel an das Halbleitersubstrat angelegt wer den kann.

55. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Breite eines jeden Teils der Halbleiterschicht, die als aktiver Bereich dient, gleich der Breite jedes entfernten Teils der ersten Isolationsschicht ist.

56. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Schritt zur selektiven Entfernung der verbleibenden Teile der ersten Isolationsschicht so ausgeführt wird, daß die Teile der ersten Isolations schicht, die sich innerhalb der Bitleitungen befinden, entfernt werden, während die Teile der ersten Isolationsschicht, die sich zwischen benach barten Bitleitungen befinden, nicht entfernt werden.

57. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, ge kennzeichnet durch folgende Schritte:

- Herstellung eines Substrats;
- Bildung einer Mehrzahl von gleichförmig voneinander beabstandeten Grabenpaaren im Substrat, wobei jedes Grabenpaar zwei voneinander be abstandete Gräben aufweist, die jeweils einen Einlaß und eine vorbe stimmte Tiefe besitzen, gesehen von der oberen Fläche des Substrats;
- Bildung einer Halbleiterschicht eines ersten Leitfähigkeitstyps als Plat tenelektrode, einer dielektrischen Kondensatorschicht und einer Halblei terschicht vom zweiten Leitfähigkeitstyp, die als Speicherknotenelektrode dient, in dieser Reihenfolge auf der Oberfläche eines jeden Grabens, wobei diese Schichten jeden Graben ausfüllen;
- Bildung einer ersten Isolationsschicht auf der gesamten freigelegten Oberfläche und Entfernen von Teilen der ersten Isolationsschicht, die je weils in bzw. oberhalb eines Bereichs liegen, der sich von einem Teil des ei nen der benachbarten Gräben zu einem Teil des anderen in einer Richtung erstreckt, in der sich auch die Bitleitungen erstrecken, wobei jeder zu ent fernende Teil eine Breite aufweist, die einer vorbestimmten Breite einer je weiligen Bitleitung entspricht;
- Bildung einer Halbleiterschicht als eine aktive Schicht in bzw. über den Bereichen, die in Übereinstimmung mit den entfernten Teilen der ersten Isolationsschicht stehen, und selektive Entfernung der verbleibenden Tei le der ersten Isolationsschicht, wobei die Halbleiterschicht eine Mehrzahl von Teilen aufweist, die in den entsprechenden Bereichen liegen und ein ander gegenüberliegende Seitenwände besitzen;
- Implantation von Verunreinigungsionen vom zweiten Leitfähigkeltstyp in die Oberfläche der Halbleiterschicht zur Bildung eines Bitleitungs-Über gangsbereichs mit vorbestimmter Tiefe im oberen Abschnitt eines jeden Halbleiterschichtteils;
- Bildung einer zweiten Isolationsschicht zur Isolierung einer jeden Gate elektrode oberhalb des anderen Teils des Einlasses eines jeden Grabens, der nicht mit der Halbleiterschicht bedeckt ist, sowie an den Seitenwänden eines jeden Halbleiterschichtteils;
- Bildung einer Seitenwand-Gateelektrode auf der zweiten Isolations schicht, derart, daß sie sich im wesentlichen senkrecht zum Einlaß desje weiligen Grabens (senkrecht zur Substratoberfläche) erstreckt;
- Bildung einer dritten Isolationsschicht auf der gesamten sich ergeben den Oberfläche und Strukturierung der dritten Isolationsschicht zur Bil dung eines Bitleitungskontakts an jedem Bitleitungs-Übergangsbereich; und
- Bildung einer Bitleitung auf jedem Bitleitungskontakt.

58. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß das Substrat aus einem Halbleitermaterial hergestellt wird.

59. Verfahren nach Anspruch 58, dadurch gekennzeichnet, daß als Halbleitermaterial einkristallines Silizium, polykristallines Silizium oder amorphes Silizium ausgewählt wird.

60. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß das Substrat aus einem isolierenden Material hergestellt wird.

61. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß ein Isolationsfilm auf der Oberfläche des Grabens gebildet wird, und zwar vor Bildung des Kondensators.

62. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß das leitfähige Material der Kondensatorplattenelektrode Polysilizium des er sten Leitfähigkeitstyps ist.

63. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß der Schritt zur Bildung der Materialschicht des ersten Leitfähigkeitstyps, die als Kondensatorplattenelektrode dient, folgende Schritte umfaßt:

- Niederschlagen bzw. Aufbringen einer Halbleiterschicht, und
- Implantation von Verunreinigungsionen des ersten Leitfähigkeitstyps in die Halbleiterschicht durch Diffusion.

64. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß als leitfähiges Material der Speicherknotenelektrode Polysilizium vom zwei ten Leitfähigkeitstyp ausgewählt wird.

65. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß die Ma terialschicht vom ersten Leitfähigkeitstyp, die als Kondensatorplattene lektrode dient, durch Niederschlagung bzw. Aufbringung einer Halbleiter schicht sowie durch gleichzeitige Implantation von Verunreinigungsionen des ersten Leitfähigkeltstyps in die Halbleiterschicht durch Diffusion er zeugt wird.

66. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß der Schritt zur Bildung der Materialschicht vom zweiten Leitfähigkeitstyp, die als Speicherknotenelektrode dient, folgende Schritte umfaßt:

- Niederschlagung bzw. Aufbringen einer Halbleiterschicht, und
- Implantation von Verunreinigungsionen vom zweiten Leitfähigkeitstyp in die Halbleiterschicht durch Diffusion.

67. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß die Materialschicht vom zweiten Leitfähigkeitstyp, die als Speicherknoten elektrode dient, durch Niederschlagung bzw. Aufbringen einer Halbleiter schicht und durch gleichzeitiges Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in die Halbleiterschicht durch Diffusion er zeugt wird.

68. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß Span nungsquelle (Vd) mit der Materialschicht vom ersten Leitfähigkeitstyp, die als Kondensatorplattenelektrode dient, verbunden ist, so daß ein vorbe stimmter Spannungspegel an die Materialschicht vom ersten Leitfähig keitstyp angelegt werden kann.

69. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß die Breite eines jeden Teils der Halbleiterschicht, die als aktiver Bereich dient, gleich der Breite jedes entfernten Teils der ersten Isolationsschicht ist.

70. Verfahren nach Anspruch 57, dadurch gekennzeichnet, daß der Schritt zur selektiven Entfernung der verbleibenden Teile der ersten Isola tionsschicht so ausgeführt wird, daß die Teile der ersten Isolations schicht, die innerhalb der Bitleitungen liegen, entfernt werden, während die Teile der ersten Isolationsschicht, die zwischen benachbarten Bitlei tungen liegen, nicht entfernt werden.