KR950021558A - 디램셀의 저장전극 제조방법 - Google Patents
디램셀의 저장전극 제조방법 Download PDFInfo
- Publication number
- KR950021558A KR950021558A KR1019930030465A KR930030465A KR950021558A KR 950021558 A KR950021558 A KR 950021558A KR 1019930030465 A KR1019930030465 A KR 1019930030465A KR 930030465 A KR930030465 A KR 930030465A KR 950021558 A KR950021558 A KR 950021558A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- polysilicon layer
- manufacturing
- etching
- tungsten seed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 64M DRAM급의 고집적 반도체 소자에 적용되는 캐패시터의 저장전극 제조방법에 관한 것으로, 특히 다결정실리콘층 상부에 선택적 텅스텐의 씨드(seed)를 형성하고 상기 텅스텐의 씨드를 식각 정지층으로 이용하여 다결정실리콘층을 식각하여 다수의 다결정실리콘 기둥으로 이루어지는 표면적이 극대화된 저장전극 제조하는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 의해 표면적이 극대화된 저장전극 제조방법.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 절연층 2 : 다결정실리콘층패턴
3 : 텅스텐씨드 4 : 다결정실리콘기둥
5 : 저장전극
Claims (3)
- 디램셀의 저장전극 제조방법에 있어서, 절연층 상부에 다결정실리콘층을 증착하고, 저장전극 마스크를 이용한 식각공정으로 상기 다결정실리콘층의 일정부분을 식각하여 다결정실리콘층 패턴을 형성하는 단계와, 선택적 텅스텐을 상기 다결정실리콘층 패턴표면에 텅스텐 씨드를 형성하는 단계와, 상기 텅스텐 씨드를 식각정지층으로 사용하고 노출된 다결정실리콘층 패턴의 일정두께를 식각하여 다수의 다결정실리콘 기둥을 형성하는 단계와, 습식식각으로 상기 텅스텐 씨드를 식각하여 다수의 다결정실리콘 기둥으로 이루어진 저장전극을 형성하는 단계를 포함하는 디램셀의 저장전극 제조방법.
- 제1항에 있어서, 상기 텅스텐 씨드는 250-400C의 온도와 WF6 ,SiN2, H2(Ar)등의 반응기체를 이용하여 LPCVD 장비에서 일정시간 증착한 것을 특징으로 하는 디램셀의 저장전극 제조방법.
- 제1항에 있어서, 측벽에 산화막 스페이서를 형성한 후, 다결정실리콘층표면 상부에만 텅스텐 씨드를 형성시켜 식각정지층으로 이용하여 노출된 다결정실리콘층 패턴을 형성하는 것을 특징으로 하는 디램셀의 저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030465A KR100256119B1 (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030465A KR100256119B1 (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021558A true KR950021558A (ko) | 1995-07-26 |
| KR100256119B1 KR100256119B1 (ko) | 2000-05-15 |
Family
ID=19373472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030465A KR100256119B1 (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256119B1 (ko) |
-
1993
- 1993-12-28 KR KR1019930030465A patent/KR100256119B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256119B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| KR920010925A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR950021558A (ko) | 디램셀의 저장전극 제조방법 | |
| KR940012609A (ko) | 디램셀의 저장전극 제조방법 | |
| KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| US6156597A (en) | Additional buffer layer for eliminating ozone/tetraethylorthosilicate sensitivity on an arbitrary trench structure | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR970054011A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR960006027A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| TW239234B (en) | Process of DRAM | |
| KR940002938A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970024321A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device) | |
| KR970054078A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR960039369A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970024217A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR950007104A (ko) | 반도체 소자의 실린더형 캐패시터 제조 방법 | |
| KR930014976A (ko) | 메모리 소자의 비트라인 제조방법 | |
| KR930018731A (ko) | 반도체메모리장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |