KR970054078A - 반도체 장치의 커패시터 제조방법 - Google Patents

Abstract

본 발명은 텅스텐 실리사이드르 식각저지층으로이용하여 커패시터의 하부전극을 멀티- 바형으로 형성하여 커패시턴스를 증대시키는 반도체 장치의 커패시터의 제조 방법에 관한 것으로, 반도체 기판상에 순차적으로 형성된 콘택홀을 가는 층간절연막, 질화막, 제1고온산화막을 사이에 두고 상기 콘택홀을 충전하면서 하부전극용 포리실리콘을 형성하는 공정과; 상기 폴리실리콘막상에 WSix막을 형성하는 공정과; 상기 WSix막상에 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 WSix막 및 폴리실리콘막을 순차적으로 식각하여 커패시터의 하부전극이 형성될 영역을 정의하는 공정과; 상기 WSix막을 포함하여 상기 제1고온산화막상에 제2고온 산화막을 형성하는 공정과; 상기 폴리실리콘막상의 WSix 그레인을 식각하여 섬패턴으로 형성하는 공정과; 상기 섬 패턴을 마스크로 사용하여 상기 폴리실리콘말을 멀티-바형으로 식각하는 공정과; 상기 섬 패턴을 식각하여 제거하는 공정과; 상기 스페이서로 형성된 제2고온산화막을 제거하는 공정과; 상기 섬 패턴을 식각하여 제거하는 공정과; 상기 스페이서로 형성된 제2고온산화막을 제거하는 공정과; 상기 섬 패턴을 식각하여 제거하는 공정과; 상기 스페이서로 형성된 제2고온산화막을 제거하는 공정과; 상기 폴리실리콘막 하부의 제1고온산화막을 제거하는 공정을 포함하고 있다. 이와같은 방법에 의해서, 반도체 장치의 커패시터의 하부전극 멀티-바형으로 형성할 수 있고, 아울러 커패시턴스를 증대시킬 수 있다.

Description

반도체 장치의 커패시터 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1A도 내지 제1F도는 본 발명의 실시예에 따른 반도체 장치의 커패시터 제조 방법을 보여주고 있는 순차 공정도.

Claims (6)

1. 반도체 기판(10)상에 순차적으로 형성된 콘택홀을 갖는 층간절연막(12), 질화막(14), 제1고온산화막(16)을 사이에 두고 상기 콘택홀을 충전하면서 하부전극용 폴리실리콘막(18)을 형성하는 공정과; 상기 폴리실리콘막(18)상에 WSix막(20)을 형성하는 공정과; 상기 WSix막 (20) 상에 포토레지스트 패턴(22)을 형성하는 공정과; 상기 포토레지스트 패턴(22)을 마스크로 사용하여 상기 WSix막(20) 및 상기 폴리실리콘막(18)을 순차적으로 식각하여 커패시터의 하부전극이 형성될 영역을 정의하는 공정과; 상기 WSix막(20)을 포함하여 상기 제1고온산화막(16)에 제2고온산화막(24)을 형성하여 상기 WSix막(20)을 그레인화하는 공정과; 상기 제2고온산화막(24)을 에치백하여 상기 WSix막(20) 및 상기 폴리실리콘막(18)이 양측벽에 스페이서(24a)를 형성하는 공정과; 상기 폴리실리콘막(18)상의 WSix 그레인(20a)을 식각하여 WSix섬 패턴(20b)을 형성하는 공정과; 상기 섬 패턴(20b)을 마스크로 사용하여 상기 폴리실리콘막(18)을 멀티-바형으로 식각하는 공정과; 상기 섬 패턴(20b)의 식각공정을 수행하여 제거하는 공정과; 상기 제2고온산화막(24)을 이용하여 형성된 상기 스페이서(24a)제거하는 공정과; 상기 폴리실리콘막(18)의 하부에 형성된 제1고온산화막(16)을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
2. 제1항에 있어서, 상기 WSix막(20)은 상기 제2고온산화막(24)을 형성하느 공정에서 가해지는 열에 의해 그레인화되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
3. 제1항에 있어서, 상기 WSix막(20)은 약1000Å 정도의 범위내에서 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
4. 제1항에 있어서, 상기 WSix 그레인(20a) 및 상기 WSix 섬 패턴(20b)은 SC-1 공정으로 제거되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
5. 제1항에 있어서, 상기 폴리실리콘막(18)은 Cl₂/O₂또는 Cl₂/HBr 또는 Cl₂/N₂또는 Cl₂/He 개스중 어느 하나를 사용하여 식각되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
6. 제1항에 있어서, 상기 폴리실리콘막 (18)을 식각하는 공정은 약3-150mT 정도의 압력 범위내에서 진행되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.