KR920010925A - 반도체기억장치 및 그 제조방법 - Google Patents

반도체기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR920010925A
KR920010925A KR1019910020313A KR910020313A KR920010925A KR 920010925 A KR920010925 A KR 920010925A KR 1019910020313 A KR1019910020313 A KR 1019910020313A KR 910020313 A KR910020313 A KR 910020313A KR 920010925 A KR920010925 A KR 920010925A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
polycrystalline silicon
pad
bit line
Prior art date
Application number
KR1019910020313A
Other languages
English (en)
Other versions
KR960014971B1 (ko
Inventor
나오로 마쯔오
쇼죠 오카다
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR920010925A publication Critical patent/KR920010925A/ko
Application granted granted Critical
Publication of KR960014971B1 publication Critical patent/KR960014971B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시에의 반도체기억장치의 주요부의 구성을 표시한 개념도, 제3도(a)∼(c)는 본 발명의 제1실시예의 반도체기억장치의 제조방법을 표시한 공정순서단면도.

Claims (4)

  1. 워어드선이 되는 게이트전극을 가진 트랜지스터영역과, 이 트랜지스터영역에 전기적으로 접속한 제1 및 제2인출용 다결정실리콘패드와, 상기 제1인출용 다결정실리콘패드에 전기적으로 접속한 축적전극과, 상기 제2인출용다결정 실리콘패드에 전기적으로 접속한 비트선을 구비한 반도체기억장치에 있어서, 상기 축적전극의 존재영역이, 비트선의 긴쪽방향에 있어서는, 상기 비트선간의 상기 제1인출용다결정실리콘패드위, 상기 제1인출용다결정실리콘패드의 양쪽에 인접한 워어드선위 및 상기 워어드선에 인접한 활성영역의 일부영역위이며, 또한 상기 워어드선의 긴쪽방향에 있어서는 상기 제1인출용다결정실리콘패드의 양쪽에 인접한 비트선의 일부영역위이며, 상기 축적전극과 인접한 다른 축적전극과의 간격의 최소거리가 최소배선치수이하인 것을 특징으로 하는 반도체기억장치.
  2. 워어드선이 되는 게이트전극을 가진 트랜지스터영역을 형성하는 공정과, 석판인쇄 및 건식에칭에 의해 상기 트랜지스터영역에 전기적으로 접속한 제1 및 제2인출용다결정실리콘패드를 형성하는 공정과, 전체면에 제1층간 절연막을 형성한 후, 상기 제2인출용다결정실리콘패드에 전적으로 접속한 비트선을 형성하는 공정과, 이 비트선위에 제2층간절연막을 형성한 후, 석판인쇄 및 건식에칭에 의해 상기 제1인출용 다결정실리콘패드위의 상기 제1층간절연막에 접촉구멍을 형성하는 공정과, 화학기상성장법(CVD법)에 의해 상기 제1인출용다결정실리콘패드의 표면으로부터 상기 워어드선위 및 상기 비트선의 일부영역위까지 선택적 또한 자기정합으로 다결정실리콘막을 선택성장시키므로써 축적전극을 형성하는 공정과 상기 축적전극의 표면에 용량절연막을 형성하는 공정과, 이용량절연막의 표면에 플레이트전극을 형성하는 공정을 포함한 것을 특징으로 하는 반도체기억장치의 제조방법.
  3. 워어드선이 되는 게이트전극을 가진 트랜지스터영역을 형성하는 공정과 석판인쇄 및 건식에칭에 의해 상기 트랜지스터영역에 전기적으로 접속한 제1 및 제2인출용 다결정실리콘패드를 형성하는 공정과, 전체면에 제1층간 절연막을 형성한 후, 상기 제2인출용다결정실리콘패드에 전기적으로 접속한 비트선을 형성하는 공정과, 이 비트선위에 제2층간절연막을 형성한 후, 석판인쇄 및 건식에칭에 의해 상기 제1인출용다결정실리콘패드위의 상기 제1층간절연막에 접촉구멍을 형성하는 공정과 화학기상성장법(CVD법)에 의해 상기 제1인출용다결정실리콘패드의 표면으로부터 상기 워어드선위 및 상기 비트선의 일부영역위까지 선택적으로 또한 자기정합으로 제1다결정 실리콘막을 선택성장시키는 공정과, 화학기상성장법(CVD법)또는 열산화법에 의해 상기 제1다결정실리콘막의 표면에 산화막을 형성하는 공정과, 방향건식에칭에 의해 상기 제1다결정실리콘막위에 형성한 산화막만을 제거하는 공정과, 상기 제1다결정실리콘막의 노출면에만, 화학기상성장법(CVD법)에 의해 제2다결정실리콘막을 선택 성장시키므로써 축적전극을 형성하는 공정과, 이 축적전극의 측벽에 남겨둔 산화막을 제거하는 공정과, 상기 축적전극의 표면에 용량절연막을 형성하는 공정과, 이 용량절연막의 표면에 플레이트전극을 형성하는 공정을 포함한 것을 특징으로 하는 반도체기억장치의 제조방법.
  4. 워어드선이 되는 게이트전극을 가진 트랜지스터영역을 형성하는 공정과, 석판인쇄 및 건식에칭에 의해 상기 트랜지스터영역에 전기적으로 접속한 제1 및 제2인출용다결정실리콘패드를 형성하는 공정과, 전체면에 제1층간 절연막을 형성한 후, 상기 제2인출용다결정실리콘패드에 전기적으로 접속한 비트선을 형성하는 공정과, 이 비트 선위에 제2층간절연막을 형성한후, 석판인쇄 및 건식에칭에 의해 상기 제1인출용 다결정실리콘패드위의 상기 제1층간절연막에 접촉구멍을 형성하는 공정과, 화학기상성장법(CVD법)에 의해 다결정실리콘막을 상기 제1인출용다결정실리콘패드의 표면으로부터 상기 워어드선위 및 상기 비트선의 일부영역위까지 선택적으로 또한 자기정합으로 선택성장시키므로써 축적전극을 형성하는 공정과,상기 제2층간절연막을 전체면에 걸쳐서 소정의 막두께 만큼 제거하는 공정과 상기 축전전극의 표면에 용량절연막을 형성하는 공정과 이 용량절연막의 표면에 플레이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020313A 1990-11-15 1991-11-15 반도체기억장치 및 그 제조방법 KR960014971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2311034A JPH04181769A (ja) 1990-11-15 1990-11-15 半導体記憶装置およびその製造方法
JP90-311034 1990-11-15

Publications (2)

Publication Number Publication Date
KR920010925A true KR920010925A (ko) 1992-06-27
KR960014971B1 KR960014971B1 (ko) 1996-10-23

Family

ID=18012321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020313A KR960014971B1 (ko) 1990-11-15 1991-11-15 반도체기억장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5312769A (ko)
JP (1) JPH04181769A (ko)
KR (1) KR960014971B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
WO1996027901A1 (en) * 1995-03-07 1996-09-12 Micron Technology, Inc. Improved semiconductor contacts to thin conductive layers
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
KR100212419B1 (ko) * 1995-11-06 1999-08-02 김영환 디램의 전하저장전극 콘택홀 형성방법
EP0810664A3 (en) * 1996-05-31 1999-08-18 Texas Instruments Incorporated DRAM cell and method of its manufacture
DE19639899B4 (de) * 1996-09-27 2005-07-07 Infineon Technologies Ag Verfahren zur Herstellung einer Speicheranordnung
EP1684343A3 (en) * 1996-10-30 2010-03-03 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor memory device
US5753552A (en) * 1997-01-30 1998-05-19 United Microelectronics Corporation Method for fabricating a storage electrode without polysilicon bridge and undercut
KR100251228B1 (ko) * 1997-12-31 2000-04-15 윤종용 반도체 메모리 장치의 콘택 형성방법 및 그 구조

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208255A (ja) * 1985-03-13 1986-09-16 Toshiba Corp 半導体記憶装置
JP2510865B2 (ja) * 1987-08-20 1996-06-26 日本電信電話株式会社 無線印刷電信における一括呼出方法
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
JP2670288B2 (ja) * 1988-03-24 1997-10-29 株式会社東芝 半導体装置の製造方法
DE3818285A1 (de) * 1988-05-30 1989-12-07 Focke & Co Verpackung fuer eine mehrzahl von kleinpackungen, insbesondere zigaretten-packungen
JPH0281655A (ja) * 1988-09-20 1990-03-22 Fujitsu Ltd 罫線印刷方式
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5108943A (en) * 1991-01-02 1992-04-28 Micron Technology, Inc. Mushroom double stacked capacitor

Also Published As

Publication number Publication date
US5312769A (en) 1994-05-17
JPH04181769A (ja) 1992-06-29
KR960014971B1 (ko) 1996-10-23

Similar Documents

Publication Publication Date Title
KR900004021A (ko) 반도체 장치 및 그 제조 방법
JP2000307084A5 (ko)
KR970008611A (ko) 반도체 기억 장치 및 그 제조 방법
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR19980086702A (ko) Dram 셀 장치 및 그의 제조 방법
KR920010925A (ko) 반도체기억장치 및 그 제조방법
KR970077674A (ko) 반도체 집적회로장치의 제조방법
JP2780156B2 (ja) 半導体メモリ装置及びその製造方法
TW345741B (en) Process for producing a capacitor for DRAM
KR960043230A (ko) 자체-조정 접점을 갖춘 반도체장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
JP2569365B2 (ja) 半導体集積回路装置の製造方法
TW354426B (en) Method for manufacturing a DRAM capacitor
KR950010075A (ko) 터널형 캐패시터구조를 갖는 디램셀 제조방법
KR920003545A (ko) 반도체장치
KR20000041371A (ko) 고집적 메모리 소자의 게이트전극 형성방법
KR890017808A (ko) 디램장치 및 제조방법
KR900019017A (ko) 디램셀의 제조방법
KR930014972A (ko) 고집적 소자의 콘택제조방법
KR950004563A (ko) 반도체 기억장치 제조방법
KR970054402A (ko) 반도체소자의 제조방법
KR930006946A (ko) 다결정실리콘 스페이서를 이용한 서랍장형 캐패시터의 제조방법
KR970003996A (ko) 반도체소자의 캐패시터 형성방법
KR960026971A (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee