KR100269287B1 - 반도체장치의hsg형성방법 - Google Patents

반도체장치의hsg형성방법 Download PDF

Info

Publication number
KR100269287B1
KR100269287B1 KR1019960056789A KR19960056789A KR100269287B1 KR 100269287 B1 KR100269287 B1 KR 100269287B1 KR 1019960056789 A KR1019960056789 A KR 1019960056789A KR 19960056789 A KR19960056789 A KR 19960056789A KR 100269287 B1 KR100269287 B1 KR 100269287B1
Authority
KR
South Korea
Prior art keywords
hsg
doping
electrode
forming
capacitor
Prior art date
Application number
KR1019960056789A
Other languages
English (en)
Other versions
KR19980037965A (ko
Inventor
심세진
진유찬
남승희
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960056789A priority Critical patent/KR100269287B1/ko
Priority to US08/976,338 priority patent/US5943584A/en
Publication of KR19980037965A publication Critical patent/KR19980037965A/ko
Application granted granted Critical
Publication of KR100269287B1 publication Critical patent/KR100269287B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation

Abstract

반도체장치의 HSG형성방법에 관해 개시한다. 커패시터의 제1 전극상에 HSG를 형성한 후 인 시츄방식으로 도핑가스를 플로우 시켜 HSG를 도핑하고 짧은 소정의 시간동안 어닐링하는 방식으로 HSG자체를 도핑한다. 이러한 방식으로 HSG를 도핑함으로써 커패시터의 제1 전극이나 플레이트 폴리를 이용한 HSG의 도핑이 불필요하므로 상기 플레이트 폴리나 제1 전극의 도핑농도를 변화시킬 필요가 없으면서 상기 Cmin/Cmax값을 적어도 0.9이상으로 유지할 수 있다.
따라서 상기 본 발명의 실시예에 의한 HSG형성방법으로 형성된 HSG를 갖는 커패시터가 채용된 반도체장치의 경우 그 동작특성을 유지할 수 있으므로 높은 신뢰성을 나타낼 수 있다.

Description

반도체장치의 HSG형성방법{A method for forming hemi-spherical grain}
본 발명은 반도체장치의 HSG형성방법에 관한 것으로서 특히, HSG를 채용한 커패시터의 최소 커패시턴스대 최대 커패시턴스의 비를 높이는 방법에 관한 것이다.
반도체장치를 제조하는 기술이 발전과 더불어 반도체기판상에 형성된는 소자들의 밀도도 더욱 집적화되고 있다. 이러한 추세에서 메모리 장치 특히, 활동성 램(Dynamic RAM)의 경우 동작전압이 낮아지고 메모리 셀 사이즈가 작아지고 있다. DRAM의 경우 메모리 셀 사이즈의 감소는 셀을 구성하는 모든 요소들이 차지하는 영역의 감소를 요구한다. 이와 같이 셀 사이즈가 작아지는 추세속에서도 셀을 구동시켜 원하는 소자 특성을 얻기 위해서는 일정값 이상의 커패시턴스를 필요로한다.
커패시터는 메모리 셀에서 데이타 저장수단으로 널리사용되고 있다. 커패시터가 포함된 메모리장치를 정상적으로 구동시키기 위해서는 반도체장치의 고집적화에 의해 메모리 셀이 작아졌음에도 불구하고 구동에 필요한 커패시턴스는 여전히 일정값 이상이 필요하다.
일반적으로 커패시터의 커패시턴스는 다음과 같은 수학식 1로 표시할 수 있다.
(여기서, C는 커패시턴스, ε는 유전율, A는 전극면적, d, 전극간격)
수학식 1에서 알 수 있듯이 커패시턴스를 증가시키는 방법은 커패시터의 전극의 면적(A)을 넓게하는 방법과 전극사이의 간격(d)을 좁게 하는 방법 및 유전율(ε)이 큰 유전체을 사용하는 방법이 있다. 이중에서 커패시터의 전극간의 간격(d)을 좁게하는 것은 유전막의 박막화와 관계가 있다. 기존의 유전막을 그대로 사용하여 유전막을 박막화 한 경우에는 유전율의 저하로 인해 누설전류가 증가되는 모순을 가져왔다. 따라서 기존의 유전막보다 유전율(ε)이 높은 고 유전막이 필요하게 되었고 이러한 필요에 의해 BST((Ba, Sr)Ti03)와 PZT(Pb(Zr, Ti)03) 같은 고 유전막이 등장하게 되었다. 그런데, 이와 같은 고 유전막들은 제한된 영역에서 부분적으로 사용되고 있으며 널리 실용화할 수 있는 단계까지는 이르지 못하고 있다. 따라서 커패시터의 커패시턴스를 증가시키기 위한 방법으로 커패시터의 전극의 표면적을 증가시키는 방법이 자연히 관심을 모으게 되었다.
커패시터의 전극의 표면적을 넓게 하기 위해서는 기존의 평면형태의 전극구조의 구조적인 변화가 필요했다. 이러한 요구에 의해 기존의 2차원적인 형태의 전극 대신에 실리더형, 스택형이나 핀형등과 같은 입체적인 형태의 커패시터 전극이 등장하게 되었다. 더욱이 이러한 입체적인 형태의 전극표면에 유효 표면적을 손쉽게 증가시킬 수 있는 반구형 그레인(Hemi-Spherical Grain:이하, HSG라 한다)막을 추가로 형성하는 방법이 널리 적용되고 있다.
HSG를 형성하는 공정은 다음과 같이 두 가지 공정으로 나눌 수 있는데 그 첫째가 웨이퍼 전면에 HSG를 증착한 후 전극사이의 산화막상에 형성된 HSG를 에치 백공정으로 제거하는 블랭킷(blanket) HSG 형성공정이고 둘째가 전극상에만 HSG가 형성되도록하는 선택적 HSG형성공정이다.
블랭킷 HSG형성공정은 에치 백시 전극의 제일 윗쪽에 형성되어 있는 HSG가 함께 제거되기 때문에 실제 얻을 수 있는 커패시턴스는 작아지는 문제점이 있다. 따라서 현재는 선택적 HSG 형성공정이 HSG형성 공정의 대부분을 이루고 있다.
선택적 HSG형성공정은 실리콘에만 HSG를 증착하는 선택적 증착 공정과 아몰퍼스 실리콘(a-Si)으로 형성된 전극상에 실리콘 결정핵을 형성하고 후속 어닐공정으로 실리콘 핵근처에 아몰퍼스 실리콘을 이동시켜서 HSG를 형성하는 공정이 있다.
이와 같은 HSG형성 공정에서 고려해야할 점은 HSG의 선택성의 손실 즉, 커패시터의 전극상에만 HSG를 성장시키고 그외의 산화막상에 HSG가 성장되는 것을 최소화 해야하는 것과 Cmin/Cmax 비(Cmin:커패시터의 커패시턴스의 최소값, Cmax:커패시터의 최대값), 누설전류등이 있다.
이중에서 HSG의 선택성손실과 누설전류는 공정마진 확보를 통해서 해결할 수 있다. 하지만, Cmin/Cmax 비의 저하문제는 HSG자체가 도핑되지 않은 상태로 형성되기 때문에 발생되는 문제로서 반도체 소자동작시 동작신뢰성을 저하시키는 문제가 발생될 수 있다. 이러한 Cmin/Cmax 비 저항의 문제를 극복하기 위해서는 HSG를 도핑하여야만 해결할 수 있는 문제로서 상, 하부전극의 농도를 조절하거나 HSG가 형성된 스토리지 노드의 도핑농도를 인위적으로 증가시킬 수 있는 후속공정을 진행하여야 한다. 그러나 커패시터의 상부전극인 플레이트 폴리의 도핑농도를 조절하는 경우 플레이트 폴리가 주변회로영역에서 저항체로 사용되는 관계로 쉽게 농도를 변화시킬 수 없는 문제가 있다. 또한, 스토리지 노드의 농도를 높일 경우에는 비트라인 콘택저항과 트랜지스터에 영향을 미칠 수 있기 때문에 농도의 조절이 어려운 문제점이 발생한다.
종래 기술에 의한 반도체장치의 HSG형성방법으로 형성된 HSG막을 구비한 커패시터의 경우에는 도 1에 도시된 바와 같이 커패시터의 전극에 도핑된 도핑물질의 농도에 따라 Cmin/Cmax 비의 차이가 심한 것을 알 수 있다. 즉, 탑(top)의 경우(●)나 센터(center)의 경우(■)나 바텀(bottom)의 경우(▲)나 레프트(left)의 경우(▼)나 라이트(right)의 경우(◆)나 인가 전압(V)이 -2볼트 정도일 때, 커패시터의 커패시턴스(C)는 최저값(Cmin)이되는데, 이때, Cmin은 45피코패럿(pF)정도이다.
반면, 커패시터의 최대값(Cmax)은 인가전압이 2볼트(V)정도일 때이며 이때, Cmax는 60pF∼65pF사이에 있다.
일반적으로 커패시터를 채용한 반도체소자들을 정상적으로 동작시키기 위해서는 Cmin/Cmax 비가 0.9정도가 되어야 한다. 그런데, 종래 기술에 의한 경우에는 Cmin/Cmax 비가 45/62.5=0.72정도여서 반도체소자의 동작의 안정성을 보장할 수 없게된다. 그 만큼 반도체소자의 신뢰성이 저하된다.
따라서 본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서 HSG자체를 도핑시키는 방법을 통해서 Cmin/Cmax 비를 높일 수 있는 HSG형성방법을 제공함에 있다.
도 1은 종래 기술에 의한 전압대 커패시턴스의 관계를 나타낸 그래프이다.
도 2는 본 발명의 실시예에 의한 전압대 커패시턴스의 관계를 나타낸 그래프이다.
＜도면의 주요 부분에 대한 부호설명＞
●;센터(cedter)에서의 커패시터 전압-커패시턴스 특성
◆;라이트(right)에서의 커패시터 전압-커패시턴스 특성
▲:바텀(bottom)에서의 커패시터 전압-커패시턴스 특성
▼:레프트(left)에서의 커패시터 전압-커패시턴스 특성
■:탑(top)에서의 커패시터 전압-커패시턴스 특성
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 반도체장치의 HSG형성방법은 반도체기판 상에 커패시터의 제1 전극을 형성한 다음 인-시츄로 상기 제1 전극의 전면에 도핑가스를 플로우시키면서 동시에 소정의 시간 동안 상기 HSG가 형성된 결과물을 어닐한다.
상기 도핑가스로는 PH3, AsH3중 선택된 어느 한 가스를 사용한다.
이외에도 상기 HSG를 도핑할 수 있는 가스라면 어느 것이라도 사용할 수 있다.
상기 HSG가 형성된 결과물의 어닐은 560℃∼630℃사이의 온도에서 실시하는 것을 특징으로 한다.
상기 HSG도핑에 사용되는 도핑가스의 플로우 율은 1SCCM∼250SCCM정도로 한다.
상기 도핑가스의 운반가스로는 질소가스(N2), 헬륨가스(He), 알곤(Ar)로 이루어진 일군중 선택된 어느 하나를 사용한다.
상기 어닐은 1분∼10분정도로 실시한다.
본 발명은 HSG막을 채용한 커패시터의 Cmin/Cmax의 비를 높일 수 있다. 따라서 반도체장치의 동작의 신뢰성을 높일 수 있다.
이하, 본 발명의 실시예에 의한 반도체장치의 HSG 형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 의한 전압대 커패시턴스의 관계를 나타낸 그래프이다. 구체적으로, 반도체 기판에 필드산화막을 소정의 간격을 유지하게 형성한 후 한정된 활성영역상에 통상적인 방법으로 트랜지스터를 형성한다. 이어서 층간절연막을 형성하고 상기 층간절연막에 콘택을 형성하여 기판을 노출시킨다. 상기 노출된 기판에 도전성 플러그를 매개로하여 커패시터의 하부전극인 제1 전극을 형성한다. 상기 제1 전극의 전면에 실레인(SiH4)이나 이 실레인(Si2H6)으로 HSG핵을 형성한다. 계속해서 상기 결과물을 열처리하면 HSG핵을 중심으로 HSG가 형성된다. 상기 HSG를 형성한 후 인-시츄(in-situ)로 상기 HSG를 도핑시키기 위한 도핑가스를 상기 HSG전면에 플로우시킨다. 이와 동시에 상기 HSG가 형성된 결과물을 560℃∼630℃의 온도범위로 소정의 시간 동안 어닐링한다.
상기 HSG는 PH3, AsH3중 선택된 어느 한 가스를 사용하여 도핑할 수 있으나, 상기 HSG를 도핑할 수 있는 가스라면 어느 것이라도 사용할 수 있다. 그리고 상기 도핑가스의 운반가스로는 질소가스(N2), 헬륨가스(He), 알곤(Ar)로 이루어진 일군중 선택된 어느 하나를 사용한다. 또한, 상기 어닐시간은 반도체장치의 생산성에 큰 영향을 주지 않을 정도가 되어야 하며 1분∼10분정도가 바람직하다.
이와 같이 상기 HSG를 자체도핑하는 방법으로 도핑된 상기 HSG를 상기 제1 전극의 전면에 형성한 경우의 커패시터의 커패시턴스는 도 2에 도시한 바와 같이 커패시턴스의 최대값(Cmax)과 최소값(Cmin)사이에 어느 경우에 있어서나 큰 차이가 없는 것을 알 수 있다. 즉, 탑의 경우(■)나 센터의 경우(●)나 바텀의 경우(▲)나 레프트의 경우(▼)나 라이트의 경우(◆)에서 Cmin은 인가전압이 -1.5V와 +1.5V에서 0.9나노 패럿(nF)∼1.0나노 패럿(nF) 사이에 있으며, Cmax는 인가전압이 0V∼-0.5V사이일 때 1.0nF을 약간상회하는 값이다. 따라서 Cmin/Cmax의 비는 적어도 0.9이상은 된다.
이와 같이 본 발명의 실시예에 의한 HSG형성방법에서는 HSG를 형성한 후 인 시츄방식으로 도핑가스를 플로우 시켜 HSG를 도핑하고 짧은 소정의 시간동안 어닐링하는 방식으로 HSG자체를 도핑한다. 이러한 방식으로 HSG를 도핑함으로써 커패시터의 제1 전극이나 플레이트 폴리를 이용한 HSG의 도핑이 불필요하므로 상기 플레이트 폴리나 제1 전극의 도핑농도를 변화시킬 필요가 없으면서 상기 Cmin/Cmax값을 적어도 0.9이상으로 유지할 수 있다.
따라서 상기 본 발명의 실시예에 의한 HSG형성방법으로 형성된 HSG를 갖는 커패시터가 채용된 반도체장치의 경우 그 동작특성을 유지할 수 있으므로 높은 신뢰성을 나타낼 수 있다.
본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (6)

  1. 반도체 기판 상에 커패시터의 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 HSG를 형성하는 단계; 및
    상기 HSG를 형성한 다음, 인-시츄로 상기 HSG 전면에 도핑가스를 플로우시키면서 상기 HSG가 형성된 결과물을 소정의 시간 동안 어닐하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 HSG형성방법.
  2. 제1항에 있어서, 상기 도핑가스로는 PH3, AsH3중 선택된 어느 한 가스를 사용하는 것을 특징으로 하는 반도체장치의 HSG형성방법.
  3. 제1항에 있어서, 상기 HSG가 형성된 결과물은 560℃∼630℃사이의 온도에서 어닐하는 것을 특징으로 하는 반도체장치의 HSG형성방법.
  4. 제1항에 있어서, 상기 HSG도핑에 사용되는 도핑가스은 1SCCM∼250SCCM율로 플로우 시키는 것을 특징으로 하는 반도체장치의 HSG형성방법.
  5. 제1항에 있어서, 상기 도핑가스는 질소가스(N2), 헬륨가스(He), 알곤(Ar)로 이루어진 일군중 선택된 어느 한 가스를 운반가스로 사용하는 것을 특징으로 하는 반도체장치의 HSG형성방법.
  6. 제1항에 있어서, 상기 어닐은 1분∼10분정도 실시하는 것을 특징으로 하는 반도체장치의 HSG형성방법.
KR1019960056789A 1996-11-22 1996-11-22 반도체장치의hsg형성방법 KR100269287B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960056789A KR100269287B1 (ko) 1996-11-22 1996-11-22 반도체장치의hsg형성방법
US08/976,338 US5943584A (en) 1996-11-22 1997-11-21 Annealing methods of doping electrode surfaces using dopant gases

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056789A KR100269287B1 (ko) 1996-11-22 1996-11-22 반도체장치의hsg형성방법

Publications (2)

Publication Number Publication Date
KR19980037965A KR19980037965A (ko) 1998-08-05
KR100269287B1 true KR100269287B1 (ko) 2000-11-01

Family

ID=19483274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056789A KR100269287B1 (ko) 1996-11-22 1996-11-22 반도체장치의hsg형성방법

Country Status (2)

Country Link
US (1) US5943584A (ko)
KR (1) KR100269287B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541513B1 (ko) * 1998-09-08 2006-03-09 삼성전자주식회사 반도체소자의 커패시터 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3244049B2 (ja) * 1998-05-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
US6218261B1 (en) * 1999-04-15 2001-04-17 United Microelectronics Corp. Method of fabricating bottom electrode
JP4655321B2 (ja) * 1999-08-27 2011-03-23 東京エレクトロン株式会社 熱処理方法
US6432819B1 (en) * 1999-09-27 2002-08-13 Applied Materials, Inc. Method and apparatus of forming a sputtered doped seed layer
US6194266B1 (en) * 2000-02-22 2001-02-27 United Microelectronics Corp. Method for forming a capacitor having selective hemispherical grained polysilicon
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6403455B1 (en) * 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TW569351B (en) * 2002-11-22 2004-01-01 Au Optronics Corp Excimer laser anneal apparatus and the application of the same
US8207051B2 (en) * 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014965A (ko) * 1991-12-06 1993-07-23 문정환 메모리 셀의 반구형 다결정 실리콘 막 형성방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691249A (en) * 1990-03-20 1997-11-25 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
TW209253B (ko) * 1990-09-21 1993-07-11 Nidden Aneruba Kk
JP2679433B2 (ja) * 1991-03-14 1997-11-19 日本電気株式会社 多結晶シリコン膜の形成方法
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
EP0553791A1 (en) * 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2682386B2 (ja) * 1993-07-27 1997-11-26 日本電気株式会社 半導体装置の製造方法
JP2658824B2 (ja) * 1993-08-31 1997-09-30 日本電気株式会社 半導体装置の製造方法
JP2658840B2 (ja) * 1993-12-01 1997-09-30 日本電気株式会社 プロセスシミュレータおよびこれを用いたｃｖｄ装置およびプロセスシミュレーション方法
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2727981B2 (ja) * 1993-12-27 1998-03-18 日本電気株式会社 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
US5646061A (en) * 1996-04-22 1997-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5792689A (en) * 1997-04-11 1998-08-11 Vanguard International Semiconducter Corporation Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014965A (ko) * 1991-12-06 1993-07-23 문정환 메모리 셀의 반구형 다결정 실리콘 막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541513B1 (ko) * 1998-09-08 2006-03-09 삼성전자주식회사 반도체소자의 커패시터 제조방법

Also Published As

Publication number Publication date
US5943584A (en) 1999-08-24
KR19980037965A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100269287B1 (ko) 반도체장치의hsg형성방법
US5837580A (en) Method to form hemi-spherical grain (HSG) silicon
JP2795313B2 (ja) 容量素子及びその製造方法
US6573552B1 (en) Method to form hemispherical grained polysilicon
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
US5854095A (en) Dual source gas methods for forming integrated circuit capacitor electrodes
US5798280A (en) Process for doping hemispherical grain silicon
US6121081A (en) Method to form hemi-spherical grain (HSG) silicon
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
US6077573A (en) Plasma enhanced chemical vapor deposition methods of forming hemispherical grained silicon layers
KR100293713B1 (ko) 메모리소자의 커패시터 제조방법
US6013555A (en) Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
US6723613B2 (en) Method of forming an isolated-grain rugged polysilicon surface via a temperature ramping step
KR100379331B1 (ko) 커패시터 하부 전극 및 그 제조 방법
EP1668678B1 (en) Capacitor constructions, rugged silicon-containing surfaces, and methods of forming rugged silicon-containing surfaces
KR20000000566A (ko) 반구형 그레인 실리콘층을 사용하는 반도체소자의 커패시터 형성방법
KR100384841B1 (ko) 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법
KR100373341B1 (ko) 금속 하부전극을 갖는 캐패시터 제조 방법
KR19990030207A (ko) 정전용량 증가를 위한 선택적인 반구체의 그레인 전극
KR20010008593A (ko) 반도체장치의 커패시터 제조방법
KR20000020950A (ko) 커패시터의 하부전극 제조방법
KR20040057589A (ko) 캐패시터 형성 방법
KR20010064418A (ko) 반도체장치의 전하저장전극 형성방법
JPH05299600A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 16

EXPY Expiration of term