JPS62115723A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS62115723A JPS62115723A JP25466385A JP25466385A JPS62115723A JP S62115723 A JPS62115723 A JP S62115723A JP 25466385 A JP25466385 A JP 25466385A JP 25466385 A JP25466385 A JP 25466385A JP S62115723 A JPS62115723 A JP S62115723A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon
- chamber
- polycrystalline silicon
- ultraviolet rays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造装置に関し、特に塩素ガスプラズマ
を用いたエツチングを行うに好適な半導体製造装置に関
する。
を用いたエツチングを行うに好適な半導体製造装置に関
する。
半導体装置の製造工程の一つとして、例えば多結晶シリ
コンをパターン形成してＭＯ３型電界効果トランジスタ
のゲート電極を形成する場合のように、多結晶シリコン
やシリコン基板をエツチングする工程がある。従来、こ
の種のエツチングには塩素系ガスプラズマを用いたりア
クティブ・イオン・エツチング（ＲＩ Ｅ）法やプラズ
マエツチング法が使用されている。
コンをパターン形成してＭＯ３型電界効果トランジスタ
のゲート電極を形成する場合のように、多結晶シリコン
やシリコン基板をエツチングする工程がある。従来、こ
の種のエツチングには塩素系ガスプラズマを用いたりア
クティブ・イオン・エツチング（ＲＩ Ｅ）法やプラズ
マエツチング法が使用されている。
このため、この種のエツチングを行うための製造装置は
、通常では気密チャンバ内に塩素ガス供給系と電極対を
配設し、チャンバ内を塩素ガス雰囲気に保持するととも
に電極対間に筒型界を印加させ、両電極対間にプラズマ
を発生させる装置構成が保られている。
、通常では気密チャンバ内に塩素ガス供給系と電極対を
配設し、チャンバ内を塩素ガス雰囲気に保持するととも
に電極対間に筒型界を印加させ、両電極対間にプラズマ
を発生させる装置構成が保られている。
上述した従来の半導体製造装置を用いたエツチングに際
しては、第２図に示すように、不純物を添加していない
多結晶シリコンやＰ型の不純物を添加した多結晶シリコ
ン、更にはシリコン基板等ではそのエンチングレートが
低く、酸化膜とのエツチング選択比が小さくなるという
性質がある。
しては、第２図に示すように、不純物を添加していない
多結晶シリコンやＰ型の不純物を添加した多結晶シリコ
ン、更にはシリコン基板等ではそのエンチングレートが
低く、酸化膜とのエツチング選択比が小さくなるという
性質がある。
尚、第２図はｒｓｅｋｉｎｅ Ｍ、、０ｋａｎｏ １１
．ａｎｄ ＨｏｒｉｉｋｅＹ、：Ｐｒｏｃ、 ５ｔｈ
Ｓｙｍｐ、 Ｄｒｙ Ｐｒｏｃｅｓｓ（Ｔｎｓｔ、ＥＩ
ｅｓｔｒ。
．ａｎｄ ＨｏｒｉｉｋｅＹ、：Ｐｒｏｃ、 ５ｔｈ
Ｓｙｍｐ、 Ｄｒｙ Ｐｒｏｃｅｓｓ（Ｔｎｓｔ、ＥＩ
ｅｓｔｒ。
Ｅｎｇ、 、Ｔｏｋｙ、 １９８３） ：９７Ｊから引
用して１いる。
用して１いる。
このため、ゲート酸化膜上に形成した多結晶シリコンを
エツチングしてゲート電極等を形成するような際に、こ
の多結晶シリコンに不純物を添加していない場合やＰ型
不純物を添加している場合にはゲート酸化膜と多結晶シ
リコンとの選択比が小さくなり、ゲート酸化膜がエツチ
ングされ過ぎて半導体素子の電気特性に悪影響を及ぼす
ことがある。
エツチングしてゲート電極等を形成するような際に、こ
の多結晶シリコンに不純物を添加していない場合やＰ型
不純物を添加している場合にはゲート酸化膜と多結晶シ
リコンとの選択比が小さくなり、ゲート酸化膜がエツチ
ングされ過ぎて半導体素子の電気特性に悪影響を及ぼす
ことがある。
特に、近年のようにパターンの微細化が進められるのに
伴ってゲート酸化膜が薄くされてくるとゲート酸化膜上
の多結晶シリコンの好適なエツチングが益々困難になる
。また、スループットを十分に上げるためには、電極対
に印加する高周波の電力を上げる必要があり、半導体素
子に物理的ダメージを与えるという問題もある。
伴ってゲート酸化膜が薄くされてくるとゲート酸化膜上
の多結晶シリコンの好適なエツチングが益々困難になる
。また、スループットを十分に上げるためには、電極対
に印加する高周波の電力を上げる必要があり、半導体素
子に物理的ダメージを与えるという問題もある。
本発明の半導体製造装置は、上述した従来の問題点を解
決するために多結晶シリコンやシリコン基板等に対する
エツチングレートを向上するものであり、塩素系ガスプ
ラズマを用いたエツチング装置内に紫外線照射部を配設
し、エツチング対象物に紫外線を照射して多結晶シリコ
ンやシリコン基板表面の伝導電子濃度を上昇させ、これ
によりエツチングレートを向上して多結晶シリコンやシ
リコン基板における好適なエツチングの実現を図るもの
である。
決するために多結晶シリコンやシリコン基板等に対する
エツチングレートを向上するものであり、塩素系ガスプ
ラズマを用いたエツチング装置内に紫外線照射部を配設
し、エツチング対象物に紫外線を照射して多結晶シリコ
ンやシリコン基板表面の伝導電子濃度を上昇させ、これ
によりエツチングレートを向上して多結晶シリコンやシ
リコン基板における好適なエツチングの実現を図るもの
である。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の断面図であり、金属等の素
材からなる気密チャンバｌ内には下部電極２と上部電極
からなる１対の電極対を配設し、両電極２．３間には高
周波電源４からの高周波電力を印加することができる。
材からなる気密チャンバｌ内には下部電極２と上部電極
からなる１対の電極対を配設し、両電極２．３間には高
周波電源４からの高周波電力を印加することができる。
また、前記下部電極２上にはエツチング対象物であるシ
リコンウェハＷを載置でき、上部電極３には図外のガス
源から塩素系ガスをチャンバｌ内に導入するガス供給口
５を配設している。更に、前記チャンバ１には図外の排
気ポンプに接続した排気口６を開設し、チャンバ１内を
所要のガス圧に設定できる。
リコンウェハＷを載置でき、上部電極３には図外のガス
源から塩素系ガスをチャンバｌ内に導入するガス供給口
５を配設している。更に、前記チャンバ１には図外の排
気ポンプに接続した排気口６を開設し、チャンバ１内を
所要のガス圧に設定できる。
一方、前記チャンバｌの側面には紫外線源７゜７を配設
し、石英ガラス８．８を通して前記下部電極２上に載置
したシリコンウェハＷ表面に紫外線を照射できるように
している。これら紫外線源７．７は、本実施例では紫外
線強度を自由に変更できるように構成している。また、
前記紫外線源７．７は本実施例では２個設けているが、
これは適宜増減できる。図中、９は絶縁物である。
し、石英ガラス８．８を通して前記下部電極２上に載置
したシリコンウェハＷ表面に紫外線を照射できるように
している。これら紫外線源７．７は、本実施例では紫外
線強度を自由に変更できるように構成している。また、
前記紫外線源７．７は本実施例では２個設けているが、
これは適宜増減できる。図中、９は絶縁物である。
この構成によれば、ガス供給口５からチャンバ１内に塩
素系ガスを導入するとともに排気口６から排気を行って
チャンバｌ内を所要のガス圧に設定し、かつ電極対間に
高周波電力を印加することにより、チャンバ内の電極間
にはプラズマが発生され、下部電極２上に載置したシリ
コンウェハＷがエツチングされる。
素系ガスを導入するとともに排気口６から排気を行って
チャンバｌ内を所要のガス圧に設定し、かつ電極対間に
高周波電力を印加することにより、チャンバ内の電極間
にはプラズマが発生され、下部電極２上に載置したシリ
コンウェハＷがエツチングされる。
このエツチングに先立ち、或いはこれと同時に紫外線源
７．７から射出される紫外線ＵＶを石英ガラス８．８を
通してシリコンウェハＷに照射する。すると、紫外線の
照射によりシリコンウェハＷのシリコン基板や、その上
に形成した多結晶シリコンの各結晶中における表面の伝
導電子濃度が上昇され、これにより、第２図からも判る
ように表面伝導電子濃度の上昇に伴ってエツチングレー
トが向上される。
７．７から射出される紫外線ＵＶを石英ガラス８．８を
通してシリコンウェハＷに照射する。すると、紫外線の
照射によりシリコンウェハＷのシリコン基板や、その上
に形成した多結晶シリコンの各結晶中における表面の伝
導電子濃度が上昇され、これにより、第２図からも判る
ように表面伝導電子濃度の上昇に伴ってエツチングレー
トが向上される。
したがって、酸化膜上に設けた不純物濃度の低い多結晶
シリコン等のエツチングに際しても、酸化膜とのエツチ
ング選択比を大きなものにでき、例えばゲート酸化膜上
に多結晶シリコンでゲート電極をパターン形成する場合
には、ゲート酸化膜を損なうことなくゲート電極を高精
度に形成することが可能となる。特に、パターンの微細
化に伴ってゲート酸化膜が薄く形成されている場合にも
好適にゲート電極を形成できる。また、このエツチング
によればエツチングレートを向上するために高周波電力
を特に太き（する必要はなく、半導体素子に対するダメ
ージを未然に防止することもできる。
シリコン等のエツチングに際しても、酸化膜とのエツチ
ング選択比を大きなものにでき、例えばゲート酸化膜上
に多結晶シリコンでゲート電極をパターン形成する場合
には、ゲート酸化膜を損なうことなくゲート電極を高精
度に形成することが可能となる。特に、パターンの微細
化に伴ってゲート酸化膜が薄く形成されている場合にも
好適にゲート電極を形成できる。また、このエツチング
によればエツチングレートを向上するために高周波電力
を特に太き（する必要はなく、半導体素子に対するダメ
ージを未然に防止することもできる。
なお、紫外線源７．７からの紫外線強度を適宜変化させ
ることにより、表面伝導電子濃度を変化でき、エツチン
グレートを自由にコン１−ロールすることもできる。
ることにより、表面伝導電子濃度を変化でき、エツチン
グレートを自由にコン１−ロールすることもできる。
以上説明したように本発明は、塩素系ガスプラズマを用
いて多結晶シリコンやシリコン基板等のエツチング対象
物をエツチングするための装置において、装置のチャン
バに前記エツチング対象物に紫外線を照射する紫外線照
射部を付設し、エツチングに先立ち或いはこれと同時に
エツチング対象物に紫外線を照射し得るように構成して
いるので、エツチング対象物の表面の伝導電子濃度を上
昇させて塩素系ガスプラズマによるエツチングレートを
向上でき、高速かつ選択性の優れたエツチングを実現で
きる。また、紫外線の照射強度を調整することにより、
エツチングレートを自由にコントロールすることもでき
る。
いて多結晶シリコンやシリコン基板等のエツチング対象
物をエツチングするための装置において、装置のチャン
バに前記エツチング対象物に紫外線を照射する紫外線照
射部を付設し、エツチングに先立ち或いはこれと同時に
エツチング対象物に紫外線を照射し得るように構成して
いるので、エツチング対象物の表面の伝導電子濃度を上
昇させて塩素系ガスプラズマによるエツチングレートを
向上でき、高速かつ選択性の優れたエツチングを実現で
きる。また、紫外線の照射強度を調整することにより、
エツチングレートを自由にコントロールすることもでき
る。
第１図は本発明の一実施例の断面図、第２図は表面伝導
電子濃度とエツチングレートとの関係を示すグラフであ
る。 １・・・チャンバ、２・・・下部電極、３・・・上部電
極、４・・・高周波電源、５・・・ガス供給口、６・・
・（）１気口、７・・・紫外線源、８・・・石英ガラス
、９・・・絶縁物、Ｗ・・・シリコンウェハ、Ｕ■・・
・紫外線。 代理人 弁理士 鈴 木 章 夫１．４１１□１ 第１図 第２図 ジーｌ−低↑π（Ω／口）
電子濃度とエツチングレートとの関係を示すグラフであ
る。 １・・・チャンバ、２・・・下部電極、３・・・上部電
極、４・・・高周波電源、５・・・ガス供給口、６・・
・（）１気口、７・・・紫外線源、８・・・石英ガラス
、９・・・絶縁物、Ｗ・・・シリコンウェハ、Ｕ■・・
・紫外線。 代理人 弁理士 鈴 木 章 夫１．４１１□１ 第１図 第２図 ジーｌ−低↑π（Ω／口）
Claims (1)
- 【特許請求の範囲】 １、塩素系ガスプラズマを用いて多結晶シリコンやシリ
コン基板等のエッチング対象物をエッチングする装置に
おいて、装置のチャンバに前記エッチング対象物に紫外
線を照射する紫外線照射部を付設し、エッチングに先立
ち或いはこれと同時に前記紫外線照射部からの紫外線を
エッチング対象物に照射し得るように構成したことを特
徴とする半導体製造装置。 ２、紫外線照射部は、エッチング対象物に照射する紫外
線強度を変化できるように構成してなる特許請求の範囲
第１項記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466385A JPS62115723A (ja) | 1985-11-15 | 1985-11-15 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466385A JPS62115723A (ja) | 1985-11-15 | 1985-11-15 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115723A true JPS62115723A (ja) | 1987-05-27 |
Family
ID=17268135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25466385A Pending JPS62115723A (ja) | 1985-11-15 | 1985-11-15 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115723A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459917A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Dry etching process |
| JPH01293618A (ja) * | 1988-05-23 | 1989-11-27 | Mitsubishi Electric Corp | プラズマエッチング方法 |
| WO1991003075A1 (en) * | 1989-08-21 | 1991-03-07 | Fsi International, Inc. | Gas substrate processing module |
| US5246529A (en) * | 1990-09-07 | 1993-09-21 | Tokyo Electron Limited | Plasma processing method |
| WO2001052309A1 (en) * | 2000-01-13 | 2001-07-19 | Fsi International, Inc. | Method of surface preparation |
| GB2388960B (en) * | 2002-04-03 | 2004-07-14 | Bosch Gmbh Robert | A process for etching a semiconductor,the use thereof to recognise the end point of etching and a device for performing the same |
| GB2398426A (en) * | 2002-04-03 | 2004-08-18 | Bosch Gmbh Robert | Process for recognising the end point of etching of a semiconductor, an etching process and apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105480A (en) * | 1980-01-25 | 1981-08-21 | Mitsubishi Electric Corp | Plasma etching method |
-
1985
- 1985-11-15 JP JP25466385A patent/JPS62115723A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105480A (en) * | 1980-01-25 | 1981-08-21 | Mitsubishi Electric Corp | Plasma etching method |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459917A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Dry etching process |
| JPH01293618A (ja) * | 1988-05-23 | 1989-11-27 | Mitsubishi Electric Corp | プラズマエッチング方法 |
| WO1991003075A1 (en) * | 1989-08-21 | 1991-03-07 | Fsi International, Inc. | Gas substrate processing module |
| US5246529A (en) * | 1990-09-07 | 1993-09-21 | Tokyo Electron Limited | Plasma processing method |
| WO2001052309A1 (en) * | 2000-01-13 | 2001-07-19 | Fsi International, Inc. | Method of surface preparation |
| GB2388960B (en) * | 2002-04-03 | 2004-07-14 | Bosch Gmbh Robert | A process for etching a semiconductor,the use thereof to recognise the end point of etching and a device for performing the same |
| GB2398426A (en) * | 2002-04-03 | 2004-08-18 | Bosch Gmbh Robert | Process for recognising the end point of etching of a semiconductor, an etching process and apparatus |
| GB2398426B (en) * | 2002-04-03 | 2005-03-23 | Bosch Gmbh Robert | A process for etching a semiconductor,the use thereof to recognise the end point of etching and a device for performing the same |
| US6974709B2 (en) | 2002-04-03 | 2005-12-13 | Robert Bosch Gmbh | Method and device for providing a semiconductor etching end point and for detecting the end point |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101335120B1 (ko) | 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 | |
| JP3778299B2 (ja) | プラズマエッチング方法 | |
| KR100267698B1 (ko) | 에칭처리방법 및 에칭의 후처리방법 및 에칭설비 | |
| US20030213561A1 (en) | Atmospheric pressure plasma processing reactor | |
| JP3275043B2 (ja) | エッチングの後処理方法 | |
| JPS62115723A (ja) | 半導体製造装置 | |
| JPS63141316A (ja) | 表面処理方法 | |
| TWI774198B (zh) | 基板處理方法 | |
| JP3002496B2 (ja) | 半導体ウェハのドライエッチング方法 | |
| EP0504758B1 (en) | Plasma etching method for silicon containing layer | |
| JPH05251399A (ja) | 枚葉式エッチャーによるシリコン窒化膜のエッチング方法 | |
| JPH09129611A (ja) | エッチング方法 | |
| JPH0638405B2 (ja) | プラズマ反応処理装置 | |
| JPH09223684A (ja) | プラズマ処理装置 | |
| JPS63260034A (ja) | アッシング装置 | |
| JP3967556B2 (ja) | ドライエッチング装置 | |
| JP3096953B2 (ja) | プラズマアッシング装置 | |
| KR20000014406A (ko) | 반도체 소자의 제조방법 | |
| JPH0344028A (ja) | プラズマエッチング装置 | |
| JP2003017475A (ja) | ドライエッチング方法 | |
| JPS61191037A (ja) | エツチング方法 | |
| JP3115767B2 (ja) | プラズマエッチング方法および装置 | |
| JP2000114234A (ja) | 炭化けい素基板のエッチング方法 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| JPH1022262A (ja) | ドライエッチング方法 |