JPH11163356A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法

Info

Publication number
JPH11163356A
JPH11163356A JP32738197A JP32738197A JPH11163356A JP H11163356 A JPH11163356 A JP H11163356A JP 32738197 A JP32738197 A JP 32738197A JP 32738197 A JP32738197 A JP 32738197A JP H11163356 A JPH11163356 A JP H11163356A
Authority
JP
Japan
Prior art keywords
silicon layer
forming
chamber
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32738197A
Other languages
English (en)
Inventor
Ryoji Oritsuki
良二 折付
Akira Misumi
明 三角
Masayoshi Ezawa
正義 江澤
Ken Hashimoto
謙 橋本
Akira Shimase
朗 嶋瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32738197A priority Critical patent/JPH11163356A/ja
Publication of JPH11163356A publication Critical patent/JPH11163356A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 動作中に不安定になるしきい値電圧のシフト
やオン電流の低下といった不都合の解消。 【解決手段】 多結晶シリコン層、ゲート絶縁膜、ゲー
ト電極およびドレイン電極を備え、前記多結晶シリコン
層は非晶質シリコン層にレーザ光を照射することによっ
て多結晶化された薄膜トランジスタにおいて、前記多結
晶シリコン層とゲート絶縁膜との界面における炭素、硫
黄、窒素、酸素、カルシュウムのそれぞれの濃度が１×
１０12atoms/cm2以下となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁基板上に良質な
界面特性を有する薄膜トランジスタに関する。
【０００２】
【従来の技術】従来、絶縁基板上に多結晶質のシリコン
を主材料とする薄膜トランジスタを形成する場合、安価
なガラス基板の使用を可能とする必要があり、Solid St
ate Technol.'97 May P151にあるように、プロセスの最
高温度を４５０℃以下に抑えることが主要課題であっ
た。
【０００３】このため、ガラス基板上に非晶質シリコン
膜を形成した後、エキシマレーザ光を照射して非晶質シ
リコン膜のみ選択加熱して結晶させ、あるいは結晶成長
させて多結晶シリコン膜を得る、いわゆる、エキシマレ
ーザアニール法が開発されている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
では界面汚染の問題がある。
【０００５】たとえば、トップゲート型の多結晶シリコ
ン薄膜トランジスタにあっては、絶縁基板上に非晶質シ
リコン膜を被着形成後、非晶質シリコン膜を通常のフォ
トリソグラフィ技術により島状に形状加工した後、エキ
シマレーザ光を照射し多結晶化させたのち、ゲート絶縁
膜を被着形成するが、この間、基板はクリーンルーム雰
囲気や工程材料に曝されているので、多結晶シリコン膜
とゲート絶縁膜の間の界面が汚染される問題がある。
【０００６】ＨＥＰＡフィルタ中のボロン（Ｂ）によっ
て界面が汚染されたときの影響は既に報告されており
（ＩＤＷ’９６ Ｐ２５）、薄膜トランジスタの動作が
不安定となり、トランジスタのしきい値電圧が動作中に
シフトする不具合となる。
【０００７】さらに、多結晶シリコン薄膜トランジスタ
には、ホットエレクトロンによる界面状態の劣化の問題
があり、ＩＤＷ’９６ Ｐ９３で議論されているよう
に、動作中のオン電流の低下やしきい値電圧の変動を招
くが、界面汚染が一因になっているといえる。
【０００８】あるいはボトムゲート型の多結晶シリコン
薄膜トランジスタにあっては、ゲート絶縁膜と非晶質シ
リコン膜を真空中で連続形成した後、非晶質シリコン膜
を通常のフォトリソグラフィ技術により島状に形状加工
した後、エキシマレーザ光を照射し多結晶化させるが、
次工程がコンタクト電極を形成工程の場合にあっては、
多結晶シリコン膜とコンタクト電極の間のコンタクト不
良による易動度低下の問題があり、次工程がチャンネル
保護膜の形成工程の場合にあっては、バックチャンネル
の不安定によるトランジスタ特性が変化する不具合があ
った。
【０００９】本発明はこのような事情に基づいてなされ
たものであり、その目的とするところのものは、特性の
安定化された薄膜トランジスタを得ることにある。
【００１０】
【課題を解決するための手段】本発明のレーザアニール
による薄膜トランジスタ作成方法は、多結晶シリコン膜
の界面形成に係るものであって、ゲート絶縁膜との界
面、あるいはコンタクト電極膜との界面、あるいはバッ
クチャンネル保護膜との間の界面を形成する前後の工程
を、基板を大気に曝すことなく処理するものである。
【００１１】基板を大気に曝すことのないプロセスであ
り、レジスト等の工程材料や水蒸気や人体起因の粉塵が
界面に残留しないものであり、炭素（Ｃ）、硫黄
（Ｓ）、窒素（Ｎ）、酸素（Ｏ）、カルシウム（Ｃａ）
の界面濃度を低減したものである。
【００１２】すなわち、絶縁基板上のシリコン膜をエキ
シマレーザ光にて結晶化あるいは結晶成長させた多結晶
シリコン膜上にゲート絶縁膜を形成する、トップゲート
型の薄膜トランジスタ構造にあっては、絶縁基板上にシ
リコン膜を被着形成する工程と、シリコン膜を所定の形
状に加工する工程と、シリコン膜をレーザで結晶化また
は結晶成長させる工程と、これに続くゲート絶縁膜を形
成する工程を、基板を大気中に取り出すことなく、連続
処理することを特徴とする。
【００１３】また、シリコン膜を所定の形状に加工する
工程が、通常のホトリソグラフィ法によらず、レーザア
ブレーション法や集束イオンビーム法といった直接描画
する方法で処理することを特徴とする。
【００１４】また、ゲート絶縁膜上のシリコン膜をエキ
シマレーザ光にて結晶化あるいは結晶成長させた多結晶
シリコン膜上に、コンタクト電極またはチャンネル保護
膜を形成するボトムゲート型の薄膜トランジスタ構造に
あっては、ゲート絶縁膜上にシリコン膜を被着形成する
工程と、シリコン膜を所定の形状に加工する工程と、シ
リコン膜をレーザで結晶化または結晶成長させる工程
と、これに続くコンタクト電極膜またはチャンネル保護
膜を形成する工程を、基板を大気中に取り出すことな
く、真空中で連続処理することを特徴とする。
【００１５】また、絶縁基板上にシリコン膜を被着形成
したのち、基板を大気中に取り出し、シリコン膜を通常
のホトリソグラフィ技術により所定の形状に加工したの
ち、酸素雰囲気中またはオゾン雰囲気中にて、シリコン
膜をレーザで結晶化または結晶成長させることにより、
多結晶シリコン膜の表面に形成される酸化膜と多結晶シ
リコン膜の界面を、ゲート絶縁膜と多結晶シリコン膜の
界面とするトランジスタ構造を特徴とする。
【００１６】
【発明の実施の形態】図１、図２、図３に従って、本発
明のレーザアニール多結晶シリコン薄膜トランジスタを
説明する。
【００１７】図１はプロセスフローであり、図２は図１
のプロセスフローにより作成されるトップゲート型多結
晶シリコン薄膜トランジスタの要部断面図である。
【００１８】まず、ガラス基板１上にＣＶＤ法にてＳｉ
Ｏ2膜を１００ｎｍの厚さで被着形成し、不純物拡散防
止のためのバッファ層２とする。
【００１９】ついで、プラズマＣＶＤ法にて基板温度３
５０℃で非晶質シリコン膜３を６０ｎｍの厚さで成膜す
る。このとき成膜条件によってはシリコン膜が完全な非
晶質ではなく、微結晶化した状態となるが、非晶質シリ
コンと何ら変わるところはない。
【００２０】ついで、真空を破らずに基板を搬送し、波
長２４８ｎｍのＫｒＦエキシマレーザ光にて不要部の非
晶質シリコン膜を除去する。これはレーザアブレーショ
ン法として周知の技法である。このとき、シリコン膜の
成膜とレーザアブレーション加工は、真空を破らない連
続加工である。
【００２１】ついで、真空を破らずに、波長３０８ｎｍ
のＸｅＣｌエキシマレーザを５０ｎｓのパルス光とし、
非晶質シリコン膜に照射する。このときの照射は２回に
分けて行い、最初に２００ｍＪ／ｃｍ2のエネルギで非
晶質シリコン膜に約１０％含まれる水素を脱ガスし３％
以下とし、２回目の照射では、３００ｍＪ／ｃｍ2のエ
ネルギでシリコン膜を結晶化もしくは結晶成長させて、
粒径２５０ｎｍの多結晶シリコン膜を得る。ここで、非
晶質シリコン膜の成膜をプラズマＣＶＤ法ではなく、Ｌ
ＰＣＶＤ法で作成した場合、非晶質シリコン膜中にほと
んど水素が含有されないが、この場合、脱水素処理が不
要になるだけであり、何ら変わることはない。
【００２２】ついで、真空を破らずに基板を搬送し、プ
ラズマＣＶＤ法にて基板温度３００℃でＳｉＯ2膜を１
５０ｎｍ形成しゲート絶縁膜５とする。すなわち、ゲー
ト絶縁膜５はシリコン膜３の表面を大気に曝すことなく
成膜される。
【００２３】ついで、アルミニゥム（Ａｌ）を２００ｎ
ｍ成膜することになるが、これ以降は基板を大気に曝す
ことになる。
【００２４】アルミニゥム（Ａｌ）の成膜後、通常のホ
トリソグラフィ技術により、アルミニゥム（Ａｌ）とゲ
ート絶縁膜を同一マスクでパターニングする。このと
き、アルミニゥム（Ａｌ）はゲート電極６になる。
【００２５】また、同時に同一マスクにより、シリコン
膜３にホスフィン（ＰＨ３）を原材料とするイオン打ち
込みにより、ｎ型の多結晶シリコン４をコンタクトのた
めに設ける。
【００２６】ついで、プラズマＣＶＤ法により、３００
ｎｍの窒化シリコン膜（ＳｉＮ）を設け層間絶縁膜７と
し、アルミニゥム（Ａｌ）膜によって厚さ３００ｎｍの
ドレイン電極８を形成し、水素ガス中でプラズマ処理し
て素子を安定させ、多結晶シリコン膜の薄膜トランジス
タが完成する。
【００２７】図３は、上記プロセス中、非晶質シリコン
膜の形成からゲート絶縁膜の形成までのプロセスを、基
板を大気に曝すことなく処理するための一貫処理設備の
概略図である。
【００２８】この設備は、ロードロック室９の真空ロボ
ット１１が基板１３を大気から設備内に取り込み、途中
の真空搬送室１２の真空ロボット１１を経て、最終的に
はアンロード室１０から排出される。その途中のプロセ
ス室には、まず非晶質シリコン膜を成膜するプラズマＣ
ＶＤ室１４がある。
【００２９】高周波電源１９より高周波電極１８に高周
波電力を供給し、プラズマを起こし、ガラス基板１３上
に非晶質シリコン膜を形成するものである。
【００３０】基板１３は、真空搬送室１２の真空ロボッ
ト１１により、エキシマレーザ加工室１５に移される。
ＫｒＦエキシマレーザ光源２０により、非晶質シリコン
膜３を加工する。
【００３１】ついで、真空搬送室１２の真空ロボット１
１により、基板１３をエキシマレーザアニール室１６に
移載し、ＸｅＣｌエキシマレーザで非晶質シリコン膜の
脱水素処理と結晶化処理により、多結晶シリコン膜に変
換する。
【００３２】ついで、真空搬送室１２の真空ロボット１
１により、基板１３をプラズマＣＶＤ室１７に移載し、
先程と同様に、高周波電源１９により高周波電極１８に
高周波電力を供給し、プラズマを起こし、ガラス基板１
３上に成膜するが、ここではゲート絶縁膜５となる窒化
シリコン膜である。
【００３３】基板１３は、アンロード室１０から大気中
に搬出される。
【００３４】以上述べたプロセスおよび装置では、シリ
コン膜成膜後からその上の窒化シリコン膜成膜までの
間、基板を大気に曝すことなく、また、通常のホトリソ
グラフィ工程に曝すこともないため、炭素（Ｃ）、硫黄
（Ｓ）、窒素（Ｎ）、酸素（Ｏ）、カルシゥム（Ｃａ）
のそれぞれの界面温度を１×１０12atoms／cm2以下に抑
えることができる。
【００３５】なお、ガラス基板１上にＣＶＤ法にてＳｉ
Ｏ2膜を１００ｎｍの厚さで被着形成し、不純物拡散防
止のためのバッファ層２とすると説明したが、このバッ
ファ層２が無いトランジスタ構造にあっても、多結晶シ
リコン膜とゲート絶縁膜の界面を清浄化できることはい
うまでもない。
【００３６】また、バッファ層２の絶縁膜の成膜とシリ
コン膜３の成膜を、真空を破らずに連続して処理すれ
ば、バッファ層２と多結晶シリコン膜の間の界面が清浄
化され、トランジスタ特性がさらに安定する。このプロ
セスフローを図４に示す。
【００３７】設備としては、図３のプラズマＣＶＤ室で
ＳｉＯ2膜と非晶質シリコン膜を連続成膜するか、Ｓｉ
Ｏ2膜用のプラズマＣＶＤ室を増設する必要がある。
【００３８】なお、非晶質シリコン膜のレーザアブレー
ションによる加工と、レーザアニールによる結晶化処理
は順番が逆でもよい。図５に図１とは異なる工程フロー
を示す。設備的には、図３の設備でエキシマレーザ加工
室１５とエキシマレーザアニール室１６を入れ替えるだ
けで実現でき、これを図６に示す。
【００３９】また、シリコン膜の形状を加工する工程と
シリコン膜を結晶化させる工程を、同一のレーザ光源で
行ってもよい。図７に一例を示す。
【００４０】ＫｒＦエキシマレーザ光源２１から出たレ
ーザ光をマスク２２を通し、石英レンズ２３で基板１３
上に結像させる。
【００４１】ここで、レーザアブレーションによる非晶
質シリコン膜の除去と、レーザアニールによる非晶質シ
リコン膜の結晶化では、レーザ光のエネルギーが数倍か
ら数十倍異なるので、マスク２２の透過率の高い背景２
５に、透過率が１／５０小なるパターン２４を描いてお
く、パターン２４が基板に投影されると、ここではレー
ザ光のエネルギーが小さく、２５０ｍＪ／ｃｍ2程度に
調整するので、非晶質シリコンは結晶化して多結晶シリ
コン３となる。透過率の高い背景部分２５を通過したレ
ーザ光は非晶質シリコン膜をアブレーションして、シリ
コンの島パターン３を得る。
【００４２】また、図８は図２と異なるシリコン膜の形
成加工方法の実施例である。
【００４３】ここでは、シリコン膜をイオンビーム法に
よって形成しているが、イオンビームを集束しているの
で、成膜と加工を同時に行いえる。このため、レーザに
よる加工処理を省略できる。
【００４４】イオン源２７から出たシリコンのイオンは
結像系２８によって集束され、基板上にシリコンの島状
パターンを描画するものである。
【００４５】つぎに、図９にボトムゲート型多結晶シリ
コン薄膜トランジスタに適用したプロセスフローの実施
例を示す。また、図１０に薄膜トランジスタの要部断面
図を示す。
【００４６】まず、ガラス基板１上にクロム膜２００ｎ
ｍを成膜し、通常のホトリソグラフィ法によりゲート電
極６を形成する。
【００４７】次に、プラズマＣＶＤ法にて基板温度３５
０℃でＳｉＯ2膜５を２００ｎｍの厚さで、非晶質シリ
コン膜３を１５０ｎｍの厚さで、またＮ型のシリコン膜
４を１０ｎｍの厚さで連続成膜する。
【００４８】ついで、真空を破らずに基板を搬送し、波
長２４８ｎｍのＫｒＦエキシマレーザ光にて不要部の非
晶質シリコン膜を除去する。
【００４９】ついで、真空を破らずに、波長３０８ｎｍ
のＸｅＣｌエキシマレーザを５０ｎｓのパルス光とし、
非晶質シリコン膜に照射し、シリコン膜を多結晶化す
る。
【００５０】ついで、真空を破らずに基板を搬送し、ア
ルミニゥム（Ａｌ）を２００ｎｍ成膜する。これ以降は
基板を大気に曝すことになる。
【００５１】アルミニゥム（Ａｌ）の成膜後、通常のホ
トリソグラフィ技術により、アルミニゥム（Ａｌ）とＮ
型のシリコン膜４を同一マスクでパターニングする。こ
のときアルミニゥム（Ａｌ）はドレイン電極８になる。
【００５２】ついで、プラズマＣＶＤ法により、３００
ｎｍの窒化シリコン膜（ＳｉＮ）を設け、最終保護膜２
９となり、多結晶シリコン薄膜トランジスタが完成す
る。
【００５３】以上述べたプロセスおよび装置では、シリ
コン膜成膜後からその上のコンタクト金属の成膜までの
間、基板を大気に曝すこともなく、また、通常のホトリ
ソグラフィ工程に曝すこともないため、コンタクト特性
が優れた、オン特性が良好なトランジスタが得られる。
【００５４】つぎに、図１１および図１２は、図９およ
び図１０と異なる構造ボトムゲート型多結晶シリコン薄
膜トランジスタの実施例であり、それぞれ、プロセスフ
ローと薄膜トランジスタの要部断面図を示す。
【００５５】まず、ガラス基板１上にクロム膜２００ｎ
ｍを成膜し、通常のホトリソグラフィ法によりゲート電
極６を形成する。
【００５６】次に、プラズマＣＶＤ法にて基板温度３５
０℃でＳｉＯ2膜５を２００ｎｍの厚さで、非晶質シリ
コン膜３を６０ｎｍの厚さで連続成膜する。
【００５７】ついで、真空を破らずに、波長３０８ｎｍ
のＸｅＣｌエキシマレーザを５０ｎｍのパルス光とし、
非晶質シリコン膜に照射し、シリコン膜を多結晶化す
る。
【００５８】ついで、真空を破らずに基板を搬送し、プ
ラズマＣＶＤ法により、５０ｎｍの窒化シリコン膜（Ｓ
ｉＮ）をチャネル保護膜として成膜する。これ以降は基
板を大気に曝すことになる。
【００５９】まず、通常のホトリソグラフィ法により、
窒化シリコン膜（ＳｉＮ）を加工し、チャンネル保護膜
３０とする。同時にイオン打ち込みにより、多結晶シリ
コンの一部をＮ型にして、コンタクト４にする。つい
で、アルミニゥム（Ａｌ）を２００ｎｍ成膜し、通常の
ホトリソグラフィ技術により、ドレイン電極８を設け、
多結晶シリコン薄膜トランジスタが完成する。
【００６０】以上述べたプロセスおよび装置では、シリ
コン膜の成膜からその上に形成するチャンネル保護膜の
成膜までの間、基板を大気に曝すこともなく、また、通
常のホトリソグラフィ工程に曝すこともないため、シリ
コン膜とチャンネル保護膜の間の界面が清浄であり、炭
素、硫黄、窒素、酸素、カルシゥムの各々の界面濃度を
１×１０12atoms/cm2以下に抑えることができ、オフ電
流が低く、かつ安定したトランジスタ特性を得ることが
できる。
【００６１】さて、これまでの実施例はすべて多結晶シ
リコンの界面を大気に曝さないで清浄化を図るものであ
ったが、図１３、図１４、図１５を使って、これとは異
なる実施例を説明する。
【００６２】まず、ガラス基板１上にＳｉＯ2膜を１０
０ｎｍの厚さで被着形成し、不純物拡散防止のためのバ
ッファ層２とする。
【００６３】ついで、プラズマＣＶＤ法にて基板温度３
５０℃で非晶質シリコン膜３を６０ｎｍの厚さで形成す
る。図１の実施例と異なり、ここで基板を大気中に取り
出す。
【００６４】ついで、シリコン膜を加工するが、波長２
４８ｎｍのＫｒＦエキシマレーザ光によるレーザアブレ
ーション法でもよいし、通常のホトリソグラフィ法でも
よい。
【００６５】ついで、基板をオゾン雰囲気中で波長２４
８ｎｍのＫｒＦエキシマレーザ光または波長３０８ｎｍ
のＸｅＣｌエキシマレーザにより、シリコン膜３からの
水素の脱ガスとシリコン膜を結晶化して、多結晶シリコ
ン膜を得る。
【００６６】オゾン雰囲気は、図１５の装置構成図に示
すように、酸素ボンベ３４から毎分１００ｃｃの酸素ガ
スを得て、これを高周波放電装置３３でオゾンガスに変
換する。このオゾンガス発生装置３２により２０％程度
のオゾンガスが得られる。
【００６７】多結晶シリコンの表面は工程途中で汚染さ
れており、炭素（Ｃ）や硫黄（Ｓ）といった不純物が吸
着しているが、オゾンとレーザ光のエネルギーによって
燃焼して除去される。同時に多結晶シリコン膜の表面
は、約５〜１０ｎｍの強固な強制酸化膜３１に変化す
る。すなわち、多結晶シリコン膜の界面はもとの多結晶
シリコン膜の内部に形成されることになる。
【００６８】また、この強制酸化膜３１は、オゾン雰囲
気で形成されたものであり、通常の大気雰囲気で形成さ
れる中途半端な自然酸化膜に比べて、構造的に強固であ
り安定している。従って、オゾン雰囲気中で形成した界
面は、大気雰囲気で形成される界面より安定したものに
なる。
【００６９】なお、オゾン雰囲気ではなく酸素雰囲気で
あっても、酸素の一部がレーザ光のエネルギーによって
オゾンが生成されるので、同様の効果がもたらされる。
【００７０】また、シリコン膜の表面をオゾン酸化する
替わりに、酸素プラズマによっても同様の効果が得られ
る。
【００７１】さて、多結晶シリコン膜の界面が既に形成
されているので、次工程のゲート絶縁膜５への搬送は大
気搬送であっても、何ら差し支えはない。ゲート絶縁膜
５の形成工程以降のプロセスは、図１の場合と同一なの
でここでは省略するが、多結晶シリコン膜の界面は清浄
であり、図１のプロセスと同様の効果が得られる。
【００７２】
【発明の効果】以上、本発明による薄膜トランジスタに
よれば、多結晶シリコン膜の界面を清浄にできるので、
その動作中に不安定になるしきい値電圧のシフトやオン
電流の低下といった不都合を解消できるようになる。
【図面の簡単な説明】
【図１】トップゲート型薄膜トランジスタの連続加工の
一実施例を示すフロー図である。
【図２】トップゲート型薄膜トランジスタの一実施例を
示す要部断面図である。
【図３】シリコン膜の成膜加工一貫設備の一実施例を示
す構成図である。
【図４】トップゲート型薄膜トランジスタの連続加工の
他の実施例を示すフロー図である。
【図５】トップゲート型薄膜トランジスタの連続加工の
他の実施例を示すフロー図である。
【図６】シリコン膜の成膜加工一貫設備の他の実施例を
示す構成図である。
【図７】エキシマレーザ加工とアニール加工を同時に処
理を行う説明図である。
【図８】集束イオンビームによるシリコン膜形成を示す
説明図である。
【図９】ボトムゲート型薄膜トランジスタの連続加工の
一実施例を示すフロー図である。
【図１０】ボトムゲート型薄膜トランジスタの一実施例
を示す要部断面図である。
【図１１】ボトムゲート型薄膜トランジスタの連続加工
の他の実施例を示すフロー図である。
【図１２】ボトムゲート型薄膜トランジスタの他の実施
例を示す要部断面図である。
【図１３】シリコン界面をオゾン酸化した薄膜トランジ
スタの製造方法の一実施例を示すフロー図である。
【図１４】シリコン界面をオゾン酸化した薄膜トランジ
スタの一実施例を示す要部断面図である。
【図１５】シリコンの結晶化と界面形成とを行う装置の
一実施例を示す構成図である。
【符号の説明】
１……ガラス基板、２……アンダーコート膜、３……多
結晶シリコン膜、４……コンタクト用シリコン膜、５…
…ゲート絶縁膜、６……ゲート電極、７……層間絶縁
膜、８……ドレイン電極、９……ローダ室、１０……ア
ンローダ室、１１……真空用搬送ロボット、１２……基
板搬送室、１３……基板、１４……プラズマＣＶＤ室、
１５……エキシマレーザ加工室、１６……エキシマレー
ザアニール室、１７……プラズマＣＶＤ室、１８……高
周波電極、１９……高周波電源、２０……ＫｒＦエキシ
マレーザ光源、２１……ＸｅＣｌエキシマレーザ光源、
２２……レーザ加工用マスク、２３……レーザ結像レン
ズ、２４……レーザ用マスクの描画パターン、２５……
レーザ用マスクの透過部分、２６……レーザ光の光路、
２７……イオンビーム源、２８……イオンビーム結像レ
ンズ、２９……最終保護膜、３０……チャンネル保護
膜、３１……多結晶シリコンの強制酸化膜、３２……オ
ゾン発生装置、３３……高周波放電装置、３４……酸素
ボンベ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｇ ６２７Ｃ (72)発明者 橋本 謙 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 嶋瀬 朗 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 多結晶シリコン層、ゲート絶縁膜、ゲー
    ト電極およびドレイン電極を備え、前記多結晶シリコン
    層は非晶質シリコン層にレーザ光を照射することによっ
    て多結晶化された薄膜トランジスタにおいて、 前記多結晶シリコン層とゲート絶縁膜との界面における
    炭素、硫黄、窒素、酸素、カルシュウムのそれぞれの濃
    度が１×１０12atoms/cm2以下となっていることを特徴
    とする薄膜トランジスタ。
  2. 【請求項２】 絶縁基板上に形成する薄膜トランジスタ
    において、シリコン層を形成する工程と、該シリコン層
    を所定のパターンに加工する工程と、残存されたシリコ
    ン層にレーザ光を照射することによって結晶成長あるい
    は結晶化する工程と、ゲート絶縁膜を形成する工程とを
    備え、 前記絶縁基板は上記各工程および上記各工程間にわたっ
    て真空中で処理されることを特徴とする薄膜トランジス
    タの製造方法。
  3. 【請求項３】 絶縁基板上に形成する薄膜トランジスタ
    において、シリコン層を形成する工程と、該シリコン層
    にレーザ光を照射することによって結晶成長あるいは結
    晶化する工程と、該シリコン層を所定のパターンに加工
    する工程と、ゲート絶縁膜を形成する工程とを備え、 前記絶縁基板は上記各工程および上記各工程間にわたっ
    て真空中で処理されることを特徴とする薄膜トランジス
    タの製造方法。
  4. 【請求項４】 絶縁基板上にシリコン層を形成する前工
    程として、該絶縁基板上に絶縁性薄膜を形成する工程を
    含み、この絶縁性薄膜を形成する工程および次のシリコ
    ン層を形成する工程に至る間にわたって真空中で処理さ
    れることを特徴とする請求項２あるいは３記載の薄膜ト
    ランジスタの製造方法。
  5. 【請求項５】 シリコン層を所定のパターンに加工する
    工程は、レーザアブレーション法によってなされること
    を特徴とする請求項２あるいは３記載の薄膜トランジス
    タの製造方法。
  6. 【請求項６】 絶縁基板上にシリコン層を形成する室
    と、該シリコン層を所定のパターンに加工する室と、該
    シリコン層にレーザ光を照射することによって結晶成長
    あるいは結晶化する室と、ゲート絶縁膜を形成する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  7. 【請求項７】 絶縁基板上にシリコン層を形成する室
    と、該シリコン層にレーザ光を照射することによって結
    晶成長あるいは結晶化する室と、該シリコン層を所定の
    パターンに加工する室と、ゲート絶縁膜を形成する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  8. 【請求項８】 絶縁基板上に形成する薄膜トランジスタ
    において、ゲート絶縁膜を形成する工程と、シリコン層
    を形成する工程と、該シリコン層を所定のパターンに加
    工する工程と、残存されたシリコン層にレーザ光を照射
    することによって結晶成長あるいは結晶化する工程と、
    ソースおよびドレイン電極を形成する工程とを備え、 前記絶縁基板は上記各工程および上記各工程間にわたっ
    て真空中で処理されることを特徴とする薄膜トランジス
    タの製造方法。
  9. 【請求項９】 絶縁基板上に形成する薄膜トランジスタ
    において、ゲート絶縁膜を形成する工程と、シリコン層
    を形成する工程と、該シリコン層にレーザ光を照射する
    ことによって結晶成長あるいは結晶化する工程と、該シ
    リコン層を所定のパターンに加工する工程と、ソースお
    よびドレイン電極を形成する工程とを備え、 前記絶縁基板は上記各工程および上記各工程間にわたっ
    て真空中で処理されることを特徴とする薄膜トランジス
    タの製造方法。
  10. 【請求項１０】 絶縁基板上にゲート絶縁膜を形成する
    室と、シリコン層を形成する室と、該シリコン層を所定
    のパターンに加工する室と、残存されたシリコン層にレ
    ーザ光を照射することによって結晶成長あるいは結晶化
    する室と、ソースおよびドレイン電極を形成する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  11. 【請求項１１】 絶縁基板上にゲート絶縁膜を形成する
    室と、シリコン層を形成する室と、該シリコン層にレー
    ザ光を照射することによって結晶成長あるいは結晶化す
    る室と、該シリコン層を所定のパターンに加工する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  12. 【請求項１２】 シリコン層を所定のパターンに加工す
    る工程は、レーザアブレーション法によってなされるこ
    とを特徴とする請求項８あるいは９記載の薄膜トランジ
    スタの製造方法。
  13. 【請求項１３】 シリコン層を所定のパターンに加工す
    る工程と、シリコン層にレーザ光を照射することによっ
    て結晶成長あるいは結晶化する工程を、それぞれ同一の
    レーザ光源で行うことを特徴とする請求項２、３、８、
    ９のうちいずれか記載の薄膜トランジスタの製造方法。
  14. 【請求項１４】 絶縁基板上にシリコン層を形成する室
    と、該シリコン層を所定のパターンに加工し、かつ、該
    シリコン層にレーザ光を照射することによって結晶成長
    あるいは結晶化する室と、ゲート絶縁膜を形成する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  15. 【請求項１５】絶縁基板上にゲート絶縁膜を形成する室
    と、シリコン層を形成する室と、該シリコン層にレーザ
    光を照射することによって結晶成長あるいは結晶化し、
    かつ、該シリコン層を所定のパターンに加工する室と
    が、それぞれ基板搬送室を介して順次並設され、かつ、
    これら各室と基板搬送室は減圧できるように構成されて
    いることを特徴とする薄膜トランジスタの製造装置。
  16. 【請求項１６】 シリコン層にレーザ光を照射すること
    によって結晶成長あるいは結晶化する工程を具備する薄
    膜トランジスタの製造方法において、該レーザ光の照射
    は酸素雰囲気中あるいはオゾン雰囲気中で行うことを特
    徴とする薄膜トランジスタの製造方法。
  17. 【請求項１７】 シリコン層にレーザ光を照射すること
    によって結晶成長あるいは結晶化する室に酸素ガスある
    いはオゾンガスを供給する手段が備えられていることを
    特徴とする薄膜トランジスタの製造装置。
JP32738197A 1997-11-28 1997-11-28 薄膜トランジスタおよびその製造方法 Pending JPH11163356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32738197A JPH11163356A (ja) 1997-11-28 1997-11-28 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32738197A JPH11163356A (ja) 1997-11-28 1997-11-28 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH11163356A true JPH11163356A (ja) 1999-06-18

Family

ID=18198519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32738197A Pending JPH11163356A (ja) 1997-11-28 1997-11-28 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH11163356A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025739A1 (fr) * 2000-09-21 2002-03-28 Matsushita Electric Industrial Co.,Ltd. Transistor en mince couche ainsi qu'un afficheur a cristaux liquides et un afficheur electroluminescent contenant ce transistor
US6788355B1 (en) 1999-10-26 2004-09-07 Nec Lcd Technologies, Ltd. Active matrix LCD panel
JP2008085312A (ja) * 2006-08-30 2008-04-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7642605B2 (en) 2004-02-10 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2013157613A (ja) * 2006-08-30 2013-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788355B1 (en) 1999-10-26 2004-09-07 Nec Lcd Technologies, Ltd. Active matrix LCD panel
WO2002025739A1 (fr) * 2000-09-21 2002-03-28 Matsushita Electric Industrial Co.,Ltd. Transistor en mince couche ainsi qu'un afficheur a cristaux liquides et un afficheur electroluminescent contenant ce transistor
US7642605B2 (en) 2004-02-10 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2008085312A (ja) * 2006-08-30 2008-04-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013157613A (ja) * 2006-08-30 2013-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8659014B2 (en) 2006-08-30 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
KR100285864B1 (ko) 반도체장치 제작방법
JP3165304B2 (ja) 半導体装置の作製方法及び半導体処理装置
US6576534B1 (en) Method for forming a semiconductor
JPS60245124A (ja) 半導体装置の製法
JP3977455B2 (ja) 半導体装置の作製方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
JP3165324B2 (ja) 半導体装置の作製方法
JP3841910B2 (ja) 半導体装置の作製方法
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP4919546B2 (ja) 多結晶シリコン膜の形成方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JPH11163356A (ja) 薄膜トランジスタおよびその製造方法
JPH1092745A (ja) 結晶半導体の製造方法および製造装置
JP4001906B2 (ja) 半導体装置の作製方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JP3612009B2 (ja) 半導体装置の作製方法
JP3612018B2 (ja) 半導体装置の作製方法
JP3512547B2 (ja) 薄膜トランジスタの製造方法
JP3897836B2 (ja) 半導体装置の作製方法
JP3279280B2 (ja) 薄膜半導体素子の製造方法
JP4222232B2 (ja) 薄膜トランジスタの製造方法
JP2004356637A (ja) 薄膜トランジスタ及びその製造方法
JP3859946B2 (ja) 半導体装置の作製方法
JP2000133612A (ja) 多結晶半導体膜の製造装置