JP3279280B2 - 薄膜半導体素子の製造方法 - Google Patents
薄膜半導体素子の製造方法Info
- Publication number
- JP3279280B2 JP3279280B2 JP10788399A JP10788399A JP3279280B2 JP 3279280 B2 JP3279280 B2 JP 3279280B2 JP 10788399 A JP10788399 A JP 10788399A JP 10788399 A JP10788399 A JP 10788399A JP 3279280 B2 JP3279280 B2 JP 3279280B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- forming
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体素子およ
びその製造方法に関わり、特に液晶表示装置用の駆動回
路に用いる薄膜半導体素子の製造方法に関する。
びその製造方法に関わり、特に液晶表示装置用の駆動回
路に用いる薄膜半導体素子の製造方法に関する。
【０００２】
【従来の技術】現在、薄膜半導体素子である薄膜トラン
ジスタ駆動による液晶表示装置はノートパソコンやカー
ナビゲーションなどに用いられ、今後更に小型、軽量化
と低コスト化が望まれている。これを実現するために、
駆動回路を内蔵化できる多結晶シリコン薄膜トランジス
タの高性能化が期待されている。
ジスタ駆動による液晶表示装置はノートパソコンやカー
ナビゲーションなどに用いられ、今後更に小型、軽量化
と低コスト化が望まれている。これを実現するために、
駆動回路を内蔵化できる多結晶シリコン薄膜トランジス
タの高性能化が期待されている。
【０００３】そこで以下では、従来の多結晶シリコン薄
膜トランジスタの製造方法について図面を参照しながら
説明する。
膜トランジスタの製造方法について図面を参照しながら
説明する。
【０００４】図５は、従来の方法により作製された薄膜
トランジスタの構造を示す断面図であり、図６はその作
製工程の主要部の断面図である。これらの図において、
１は石英あるいはガラス等の透明絶縁性基板、２は下地
膜である。この下地膜は基板の構成成分が多結晶シリコ
ン膜中に拡散するのを防ぐ目的で形成されるが、基板材
質や基板の処理法によっては形成されない場合もある。
３は多結晶シリコン膜、１１はゲート絶縁膜、６はゲー
ト電極、７は層間絶縁膜、８ａ、８ｂはソース電極およ
びドレイン電極である。
トランジスタの構造を示す断面図であり、図６はその作
製工程の主要部の断面図である。これらの図において、
１は石英あるいはガラス等の透明絶縁性基板、２は下地
膜である。この下地膜は基板の構成成分が多結晶シリコ
ン膜中に拡散するのを防ぐ目的で形成されるが、基板材
質や基板の処理法によっては形成されない場合もある。
３は多結晶シリコン膜、１１はゲート絶縁膜、６はゲー
ト電極、７は層間絶縁膜、８ａ、８ｂはソース電極およ
びドレイン電極である。
【０００５】この図５に示したトランジスタ構造はトッ
プゲート構造と呼ばれ、多結晶シリコン薄膜トランジス
タでは多く用いられている構造であるが、以下ではこの
多結晶シリコン薄膜トランジスタの製造方法について説
明する。
プゲート構造と呼ばれ、多結晶シリコン薄膜トランジス
タでは多く用いられている構造であるが、以下ではこの
多結晶シリコン薄膜トランジスタの製造方法について説
明する。
【０００６】まず、図６（ａ）に示すように、ガラス等
の透明絶縁性基板１上に下地膜２として酸化けい素膜あ
るいは窒化けい素膜と酸化けい素の二層膜をプラズマ化
学気相成長法（ＰＣＶＤ）あるいはスパッタリング等で
形成する。その後、非晶質シリコン膜１０をＰＣＶＤあ
るいは化学気相成長法（ＣＶＤ）あるいはスパッタリン
グにより形成し、エキシマレーザを非晶質シリコン膜に
照射して多結晶化させることで多結晶シリコン膜３を形
成する（図６（ｂ））。次に、図６（ｃ）に示すよう
に、この多結晶シリコン膜を所定形状にフォトリソとエ
ッチングによりパターン加工した後、図６（ｄ）に示す
ようにゲート絶縁膜１１を形成し、その後ゲート電極、
層間絶縁膜、ソース電極およびドレイン電極を形成して
図５に示したような薄膜半導体素子を作製していた。
の透明絶縁性基板１上に下地膜２として酸化けい素膜あ
るいは窒化けい素膜と酸化けい素の二層膜をプラズマ化
学気相成長法（ＰＣＶＤ）あるいはスパッタリング等で
形成する。その後、非晶質シリコン膜１０をＰＣＶＤあ
るいは化学気相成長法（ＣＶＤ）あるいはスパッタリン
グにより形成し、エキシマレーザを非晶質シリコン膜に
照射して多結晶化させることで多結晶シリコン膜３を形
成する（図６（ｂ））。次に、図６（ｃ）に示すよう
に、この多結晶シリコン膜を所定形状にフォトリソとエ
ッチングによりパターン加工した後、図６（ｄ）に示す
ようにゲート絶縁膜１１を形成し、その後ゲート電極、
層間絶縁膜、ソース電極およびドレイン電極を形成して
図５に示したような薄膜半導体素子を作製していた。
【０００７】
【発明が解決しようとする課題】上記したような従来の
多結晶シリコン薄膜トランジスタの製造方法では、多結
晶シリコン膜をフォトリソ、エッチングするための加工
プロセスやその後の処理過程で多結晶シリコン膜表面が
直接薬液にさらされ、また大気中に暴露されるために表
面汚染が生じる。この表面汚染は半導体で使用されてい
る洗浄処理法を用いても除去できず、また、仮に除去で
きたとしても、洗浄後ゲート絶縁膜形成のための装置へ
セットするまでの間に大気中で酸化や炭化による表面変
化や汚染が生じる。このような表面状態でゲート絶縁膜
を形成しても良質の界面が形成されず、したがって、ト
ランジスタ特性が良くなく、かつばらつくという課題が
あった。
多結晶シリコン薄膜トランジスタの製造方法では、多結
晶シリコン膜をフォトリソ、エッチングするための加工
プロセスやその後の処理過程で多結晶シリコン膜表面が
直接薬液にさらされ、また大気中に暴露されるために表
面汚染が生じる。この表面汚染は半導体で使用されてい
る洗浄処理法を用いても除去できず、また、仮に除去で
きたとしても、洗浄後ゲート絶縁膜形成のための装置へ
セットするまでの間に大気中で酸化や炭化による表面変
化や汚染が生じる。このような表面状態でゲート絶縁膜
を形成しても良質の界面が形成されず、したがって、ト
ランジスタ特性が良くなく、かつばらつくという課題が
あった。
【０００８】そこで、本発明は上記の問題点を解決する
ことで、性能の向上と信頼性やトランジスタ特性バラツ
キの大幅な改善を行うことを目的とする。
ことで、性能の向上と信頼性やトランジスタ特性バラツ
キの大幅な改善を行うことを目的とする。
【０００９】
【００１０】
【課題を解決するための手段】 上記課題を解決する 本発
明の第１の製造方法は、透明絶縁性基板上に非晶質シリ
コン膜を形成する工程と、前記非晶質シリコン膜にレー
ザを照射して多結晶化を行い多結晶シリコン膜を形成す
る工程と、レーザ照射後大気中に露出せずに直ちに保護
膜を形成する工程と、フォトリソとエッチングプロセス
により前記保護膜と前記多結晶シリコン膜を同一のパタ
ーン形状にエッチング加工する工程と、前記保護膜を真
空中でエッチング除去する工程と、その後大気中に暴露
することなく連続してゲート絶縁膜を形成する工程を少
なくとも有する構成である。この構成により、多結晶シ
リコン膜はパターン加工する工程などでは保護膜により
保護されており、多結晶シリコン膜表面が直接汚染され
ることが防止できる。パターン加工後、真空中で表面の
保護膜をエッチング除去した後、直ちにゲート絶縁膜を
形成することできれいな界面と十分な段差被覆性を確保
してトランジスタ特性の改善とリーク電流による不良発
生を低減できる。この保護膜として、酸化けい素あるい
は窒化けい素膜を用いると、多結晶シリコン膜に大きな
影響を与えることなく保護膜のみを除去できるし、また
酸化けい素膜の場合ではエッチング加工として瞬間的に
高温に加熱することで蒸発させる方法も可能であり、よ
り清浄な表面を実現でき薄膜トランジスタの特性改善に
大きな効果を有する。
明の第１の製造方法は、透明絶縁性基板上に非晶質シリ
コン膜を形成する工程と、前記非晶質シリコン膜にレー
ザを照射して多結晶化を行い多結晶シリコン膜を形成す
る工程と、レーザ照射後大気中に露出せずに直ちに保護
膜を形成する工程と、フォトリソとエッチングプロセス
により前記保護膜と前記多結晶シリコン膜を同一のパタ
ーン形状にエッチング加工する工程と、前記保護膜を真
空中でエッチング除去する工程と、その後大気中に暴露
することなく連続してゲート絶縁膜を形成する工程を少
なくとも有する構成である。この構成により、多結晶シ
リコン膜はパターン加工する工程などでは保護膜により
保護されており、多結晶シリコン膜表面が直接汚染され
ることが防止できる。パターン加工後、真空中で表面の
保護膜をエッチング除去した後、直ちにゲート絶縁膜を
形成することできれいな界面と十分な段差被覆性を確保
してトランジスタ特性の改善とリーク電流による不良発
生を低減できる。この保護膜として、酸化けい素あるい
は窒化けい素膜を用いると、多結晶シリコン膜に大きな
影響を与えることなく保護膜のみを除去できるし、また
酸化けい素膜の場合ではエッチング加工として瞬間的に
高温に加熱することで蒸発させる方法も可能であり、よ
り清浄な表面を実現でき薄膜トランジスタの特性改善に
大きな効果を有する。
【００１１】また、本発明の第２の製造方法は、透明絶
縁性基板上に非晶質シリコン膜を形成する工程と、前記
非晶質シリコン膜にレーザを照射して多結晶化を行い多
結晶シリコン膜を形成する工程と、前記多結晶シリコン
膜表面に酸化膜を形成する工程と、フォトリソとエッチ
ングにより前記多結晶シリコン膜を所定形状にパターン
加工する工程と、真空または水素ガスあるいは水素ガス
と不活性ガスを含むガス雰囲気中において８００℃以上
の温度でかつ前記多結晶シリコン膜が溶融しない範囲で
前記多結晶シリコン膜を加熱することにより前記酸化膜
を除去する工程と、この後直ちに前記基板を大気中に露
出することなくゲート絶縁膜を形成する工程を少なくと
も有する構成となっている。この構成により、レーザで
多結晶化された多結晶シリコン膜表面は酸化膜で保護さ
れた状態でフォトリソやエッチング工程を経た後、真空
または水素ガスまたは水素ガスを含む不活性ガス雰囲気
で加熱されると表面の酸化膜が除去され、清浄な多結晶
シリコン膜表面を露出させて後連続的にゲート絶縁膜を
形成することで、多結晶シリコン膜とゲート絶縁膜との
界面を清浄で良質にすることができ、したがってトラン
ジスタ特性の向上とバラツキを大きく低減できる。さら
に、前記多結晶シリコン膜を加熱する方法としてレーザ
照射により行うことで、多結晶シリコン膜表面部のみを
所定の温度に加熱し、透明絶縁性基板の温度は低く押さ
えることができるためにガラス基板でも使用可能とな
り、液晶表示装置の低コスト化に大きく貢献する。
縁性基板上に非晶質シリコン膜を形成する工程と、前記
非晶質シリコン膜にレーザを照射して多結晶化を行い多
結晶シリコン膜を形成する工程と、前記多結晶シリコン
膜表面に酸化膜を形成する工程と、フォトリソとエッチ
ングにより前記多結晶シリコン膜を所定形状にパターン
加工する工程と、真空または水素ガスあるいは水素ガス
と不活性ガスを含むガス雰囲気中において８００℃以上
の温度でかつ前記多結晶シリコン膜が溶融しない範囲で
前記多結晶シリコン膜を加熱することにより前記酸化膜
を除去する工程と、この後直ちに前記基板を大気中に露
出することなくゲート絶縁膜を形成する工程を少なくと
も有する構成となっている。この構成により、レーザで
多結晶化された多結晶シリコン膜表面は酸化膜で保護さ
れた状態でフォトリソやエッチング工程を経た後、真空
または水素ガスまたは水素ガスを含む不活性ガス雰囲気
で加熱されると表面の酸化膜が除去され、清浄な多結晶
シリコン膜表面を露出させて後連続的にゲート絶縁膜を
形成することで、多結晶シリコン膜とゲート絶縁膜との
界面を清浄で良質にすることができ、したがってトラン
ジスタ特性の向上とバラツキを大きく低減できる。さら
に、前記多結晶シリコン膜を加熱する方法としてレーザ
照射により行うことで、多結晶シリコン膜表面部のみを
所定の温度に加熱し、透明絶縁性基板の温度は低く押さ
えることができるためにガラス基板でも使用可能とな
り、液晶表示装置の低コスト化に大きく貢献する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態におけ
る薄膜半導体素子(具体的には薄膜トランジスタ)の製造
方法について、図面を参照しながら詳細に説明する。
る薄膜半導体素子(具体的には薄膜トランジスタ)の製造
方法について、図面を参照しながら詳細に説明する。
【００１３】（実施の形態１）図１は本発明の実施の形
態１における薄膜半導体素子の製造方法により作製され
た薄膜トランジスタの構成を示す断面図であり、また、
図２はその主要な作製工程を示す製造工程断面図であ
る。これらの図において、１は透明絶縁性基板で、本実
施の形態ではコーニング社の１７３７ガラス基板を用い
た。２は下地膜で、本実施の形態ではＰＣＶＤ法により
酸化けい素膜を約４００ｎｍ形成した。３は多結晶シリ
コン膜、４は第１のゲート絶縁膜、５は第２のゲート絶
縁膜、６はゲート電極、７は層間絶縁膜、８ａ，８ｂは
ソース電極およびドレイン電極、９ａ，９ｂは多結晶シ
リコン膜の側壁部に形成した側壁酸化膜である。
態１における薄膜半導体素子の製造方法により作製され
た薄膜トランジスタの構成を示す断面図であり、また、
図２はその主要な作製工程を示す製造工程断面図であ
る。これらの図において、１は透明絶縁性基板で、本実
施の形態ではコーニング社の１７３７ガラス基板を用い
た。２は下地膜で、本実施の形態ではＰＣＶＤ法により
酸化けい素膜を約４００ｎｍ形成した。３は多結晶シリ
コン膜、４は第１のゲート絶縁膜、５は第２のゲート絶
縁膜、６はゲート電極、７は層間絶縁膜、８ａ，８ｂは
ソース電極およびドレイン電極、９ａ，９ｂは多結晶シ
リコン膜の側壁部に形成した側壁酸化膜である。
【００１４】以下、図２を用いて本実施の形態における
製造方法を詳細に説明する。まず、図２（イ）に示すよ
うに、１７３７ガラス基板上にＰＣＶＤ法により酸化け
い素膜を４００ｎｍ、非晶質シリコン膜１０を５０ｎｍ
形成した。次に図２（ロ）に示すように、この非晶質シ
リコン膜１０にエキシマレーザ（波長３０８ｎｍ）を照
射して多結晶化を行い多結晶シリコン膜３を形成し、そ
の後大気に暴露することなくＰＣＶＤ法により第１のゲ
ート絶縁膜４を３０ｎｍ形成した。これらの膜をフォト
リソとエッチングにより図２（ハ）に示すように、第１
のゲート絶縁膜と多結晶シリコン膜をＣＦ4とＯ2混合ガ
スを用いたドライエッチングにより所定のパターンに加
工した。この結果、多結晶シリコン膜３は第１のゲート
絶縁膜とほぼ同一形状で加工され、側壁部で多結晶シリ
コン膜が露出した状態となる。次に、図２（ニ）に示す
ように、多結晶シリコン膜の側壁部が露出した状態の基
板を真空中に入れ、４２０℃に加熱してＯ2ガス雰囲
気、５００ＷのＲＦパワーを印加してプラズマ酸化を行
った。約３０分で５ｎｍの酸化膜９ａ，９ｂを形成し
た。このようにして側壁酸化膜９ａ、９ｂを形成後、第
２のゲート絶縁膜５として、ＰＣＶＤ法により酸化けい
素膜を６０ｎｍ形成した。その後、ゲート電極６、層間
絶縁膜７、ソースおよびドレイン電極８ａ，８ｂを形成
することで図１に示す薄膜トランジスタを作製した。作
製した薄膜トランジスタの特性を従来の方式と比較した
結果、従来方式では移動度が１２０ｃｍ2／Ｖ・ｓ、閾
値電圧Ｖｔｈのバラツキが±１．２Ｖであったのに対し
て、本実施の形態で作製した薄膜トランジスタでは移動
度が１７０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖｔｈのバラツキ
が±０．５Ｖとなり、界面を清浄化することで全体の特
性の向上が確認できた。また、多結晶シリコン膜の側壁
部に酸化膜を形成しない場合と本実施の形態のように酸
化膜を形成した場合で、ゲートとソース、ドレイン間の
リーク発生状態を調べた結果、酸化膜を形成しない場合
には画質に影響するリーク発生個数が０．２％あったの
に対して、酸化膜を形成することでこの発生個数が０と
なり、画質の改善に大きな効果があることも確認でき
た。なお、本実施の形態では、第１および第２のゲート
絶縁膜としてＰＣＶＤ法による酸化けい素膜を用いた
が、本発明は酸化けい素膜に限定されるものではなく窒
化けい素膜や酸化タンタル膜などや、第１のゲート絶縁
膜として酸化けい素膜、第２のゲート絶縁膜として窒化
けい素膜などの構成を取ることもできる。また、ゲート
絶縁膜の作成方法として、ＰＣＶＤ法に限定されるもの
でなく、ＣＶＤ法やスパッタリング法などでも可能であ
る。
製造方法を詳細に説明する。まず、図２（イ）に示すよ
うに、１７３７ガラス基板上にＰＣＶＤ法により酸化け
い素膜を４００ｎｍ、非晶質シリコン膜１０を５０ｎｍ
形成した。次に図２（ロ）に示すように、この非晶質シ
リコン膜１０にエキシマレーザ（波長３０８ｎｍ）を照
射して多結晶化を行い多結晶シリコン膜３を形成し、そ
の後大気に暴露することなくＰＣＶＤ法により第１のゲ
ート絶縁膜４を３０ｎｍ形成した。これらの膜をフォト
リソとエッチングにより図２（ハ）に示すように、第１
のゲート絶縁膜と多結晶シリコン膜をＣＦ4とＯ2混合ガ
スを用いたドライエッチングにより所定のパターンに加
工した。この結果、多結晶シリコン膜３は第１のゲート
絶縁膜とほぼ同一形状で加工され、側壁部で多結晶シリ
コン膜が露出した状態となる。次に、図２（ニ）に示す
ように、多結晶シリコン膜の側壁部が露出した状態の基
板を真空中に入れ、４２０℃に加熱してＯ2ガス雰囲
気、５００ＷのＲＦパワーを印加してプラズマ酸化を行
った。約３０分で５ｎｍの酸化膜９ａ，９ｂを形成し
た。このようにして側壁酸化膜９ａ、９ｂを形成後、第
２のゲート絶縁膜５として、ＰＣＶＤ法により酸化けい
素膜を６０ｎｍ形成した。その後、ゲート電極６、層間
絶縁膜７、ソースおよびドレイン電極８ａ，８ｂを形成
することで図１に示す薄膜トランジスタを作製した。作
製した薄膜トランジスタの特性を従来の方式と比較した
結果、従来方式では移動度が１２０ｃｍ2／Ｖ・ｓ、閾
値電圧Ｖｔｈのバラツキが±１．２Ｖであったのに対し
て、本実施の形態で作製した薄膜トランジスタでは移動
度が１７０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖｔｈのバラツキ
が±０．５Ｖとなり、界面を清浄化することで全体の特
性の向上が確認できた。また、多結晶シリコン膜の側壁
部に酸化膜を形成しない場合と本実施の形態のように酸
化膜を形成した場合で、ゲートとソース、ドレイン間の
リーク発生状態を調べた結果、酸化膜を形成しない場合
には画質に影響するリーク発生個数が０．２％あったの
に対して、酸化膜を形成することでこの発生個数が０と
なり、画質の改善に大きな効果があることも確認でき
た。なお、本実施の形態では、第１および第２のゲート
絶縁膜としてＰＣＶＤ法による酸化けい素膜を用いた
が、本発明は酸化けい素膜に限定されるものではなく窒
化けい素膜や酸化タンタル膜などや、第１のゲート絶縁
膜として酸化けい素膜、第２のゲート絶縁膜として窒化
けい素膜などの構成を取ることもできる。また、ゲート
絶縁膜の作成方法として、ＰＣＶＤ法に限定されるもの
でなく、ＣＶＤ法やスパッタリング法などでも可能であ
る。
【００１５】（実施の形態２）本発明の実施の形態２の
製造方法について図３を用いて説明する。本実施の形態
でも図３（１）に示すように、コーニング社の１７３７
ガラス基板１を用いて、この基板上にＰＣＶＤ法により
下地膜として酸化けい素膜２を４００ｎｍと非晶質シリ
コン膜１０を５０ｎｍ形成した。その後、エキシマレー
ザ（波長３０８ｎｍ）を照射して多結晶化を行い多結晶
シリコン膜３を形成した（図３（２））。その後、大気
中に暴露せずに連続的にＰＣＶＤ法により酸化けい素膜
１２を１０ｎｍ形成した。このように保護膜を形成した
状態で、フォトリソとエッチング加工を行い、図３
（３）に示す形状を作製した。次に、基板を真空中に入
れ、Ｃｌ2とＣＣｌ4の混合ガス雰囲気中でドライエッチ
ングを行い、表面の酸化けい素膜を除去して多結晶シリ
コン膜を露出させた後（図３（５））、直ちにＰＣＶＤ
法によりゲート絶縁膜１１を９０ｎｍ形成した。その
後、ゲート電極６、層間絶縁膜７、ソースおよびドレイ
ン電極８ａ、８ｂを形成して、薄膜トランジスタを作製
した。作製した薄膜トランジスタの構造は図５に示した
従来方式で作製した構造と最終的には同一であるが、ト
ランジスタ特性を比較した結果、従来方式のトランジス
タでは移動度が１２０ｃｍ2／Ｖ・ｓ、閾値電圧のバラ
ツキが±１．２Ｖであったのに対して、本実施の形態で
作製した場合には移動度が１６０ｃｍ 2／Ｖ・ｓ、閾値
電圧のバラツキが±０．６Ｖと低減でき、かつゲート絶
縁膜は多結晶シリコン膜の段差部でも十分にカバーで
き、リーク電流による不良発生は見られなかった。な
お、本実施の形態では、保護膜のエッチング除去をドラ
イエッチングにより実施したが、酸化けい素膜の場合で
はレーザ照射等による瞬間的な加熱で蒸発させるなどの
除去も可能であり、またドライエッチング後に更にレー
ザ照射等により加熱して表面清浄化を実施した後、ゲー
ト絶縁膜を形成すればより特性の改善も可能であること
は言うまでもない。
製造方法について図３を用いて説明する。本実施の形態
でも図３（１）に示すように、コーニング社の１７３７
ガラス基板１を用いて、この基板上にＰＣＶＤ法により
下地膜として酸化けい素膜２を４００ｎｍと非晶質シリ
コン膜１０を５０ｎｍ形成した。その後、エキシマレー
ザ（波長３０８ｎｍ）を照射して多結晶化を行い多結晶
シリコン膜３を形成した（図３（２））。その後、大気
中に暴露せずに連続的にＰＣＶＤ法により酸化けい素膜
１２を１０ｎｍ形成した。このように保護膜を形成した
状態で、フォトリソとエッチング加工を行い、図３
（３）に示す形状を作製した。次に、基板を真空中に入
れ、Ｃｌ2とＣＣｌ4の混合ガス雰囲気中でドライエッチ
ングを行い、表面の酸化けい素膜を除去して多結晶シリ
コン膜を露出させた後（図３（５））、直ちにＰＣＶＤ
法によりゲート絶縁膜１１を９０ｎｍ形成した。その
後、ゲート電極６、層間絶縁膜７、ソースおよびドレイ
ン電極８ａ、８ｂを形成して、薄膜トランジスタを作製
した。作製した薄膜トランジスタの構造は図５に示した
従来方式で作製した構造と最終的には同一であるが、ト
ランジスタ特性を比較した結果、従来方式のトランジス
タでは移動度が１２０ｃｍ2／Ｖ・ｓ、閾値電圧のバラ
ツキが±１．２Ｖであったのに対して、本実施の形態で
作製した場合には移動度が１６０ｃｍ 2／Ｖ・ｓ、閾値
電圧のバラツキが±０．６Ｖと低減でき、かつゲート絶
縁膜は多結晶シリコン膜の段差部でも十分にカバーで
き、リーク電流による不良発生は見られなかった。な
お、本実施の形態では、保護膜のエッチング除去をドラ
イエッチングにより実施したが、酸化けい素膜の場合で
はレーザ照射等による瞬間的な加熱で蒸発させるなどの
除去も可能であり、またドライエッチング後に更にレー
ザ照射等により加熱して表面清浄化を実施した後、ゲー
ト絶縁膜を形成すればより特性の改善も可能であること
は言うまでもない。
【００１６】本発明の実施の形態３の製造方法につい
て、図４を用いて説明する。透明絶縁性基板１として、
本実施の形態でもコーニング社の１７３７ガラス基板を
用いた。
て、図４を用いて説明する。透明絶縁性基板１として、
本実施の形態でもコーニング社の１７３７ガラス基板を
用いた。
【００１７】図４（１）に示すように、このガラス基板
１上にＰＣＶＤ法により酸化けい素膜を４００ｎｍ、非
晶質シリコン膜を５０ｎｍ形成した後、図４（２）に示
すように非晶質シリコン膜１０にエキシマレーザ（波長
３０８ｎｍ）を照射して多結晶化を行い多結晶シリコン
膜３を形成した。この後、大気中に取り出して、直ちに
多結晶シリコン膜表面にシリコン酸化膜１３を形成し
た。本実施の形態では、一般にＲＣＡ洗浄と呼ばれてい
る方法により多結晶シリコン膜表面に２〜３ｎｍのシリ
コン酸化膜１３を形成した。このようにシリコン酸化膜
１３を形成した後、フォトリソとエッチングにより所定
形状にパターン加工して図４（３）に示す形状を作製し
た。この後、水素ガスを３０％とアルゴンガスを７０％
含むガス雰囲気中で基板を３５０℃に加熱し、さらに多
結晶シリコン膜表面が８００〜９５０℃になるようにパ
ルス的にアルゴンレーザを照射した。照射は約５０回繰
り返して行い、シリコン酸化膜１３を除去した（図４
（４））。その後、大気中に暴露せずに連続してゲート
絶縁膜１１として、ＰＣＶＤ法により酸化けい素膜を９
０ｎｍ形成し、図４（５）に示す形状を作製した。この
条件で作製した試料の界面状態をゲート絶縁膜表面から
ＳＩＭＳ分析して、界面の不純物を測定した結果、８０
０℃程度の加熱処理を行わなかった試料では界面にカリ
ウムやカーボンやボロン、アルミニウムが検出された
が、熱処理を行った試料ではこれらの検出量が大きく減
少していた。
１上にＰＣＶＤ法により酸化けい素膜を４００ｎｍ、非
晶質シリコン膜を５０ｎｍ形成した後、図４（２）に示
すように非晶質シリコン膜１０にエキシマレーザ（波長
３０８ｎｍ）を照射して多結晶化を行い多結晶シリコン
膜３を形成した。この後、大気中に取り出して、直ちに
多結晶シリコン膜表面にシリコン酸化膜１３を形成し
た。本実施の形態では、一般にＲＣＡ洗浄と呼ばれてい
る方法により多結晶シリコン膜表面に２〜３ｎｍのシリ
コン酸化膜１３を形成した。このようにシリコン酸化膜
１３を形成した後、フォトリソとエッチングにより所定
形状にパターン加工して図４（３）に示す形状を作製し
た。この後、水素ガスを３０％とアルゴンガスを７０％
含むガス雰囲気中で基板を３５０℃に加熱し、さらに多
結晶シリコン膜表面が８００〜９５０℃になるようにパ
ルス的にアルゴンレーザを照射した。照射は約５０回繰
り返して行い、シリコン酸化膜１３を除去した（図４
（４））。その後、大気中に暴露せずに連続してゲート
絶縁膜１１として、ＰＣＶＤ法により酸化けい素膜を９
０ｎｍ形成し、図４（５）に示す形状を作製した。この
条件で作製した試料の界面状態をゲート絶縁膜表面から
ＳＩＭＳ分析して、界面の不純物を測定した結果、８０
０℃程度の加熱処理を行わなかった試料では界面にカリ
ウムやカーボンやボロン、アルミニウムが検出された
が、熱処理を行った試料ではこれらの検出量が大きく減
少していた。
【００１８】この後、ゲート電極、層間絶縁膜、ソース
およびドレイン電極を形成して、構造的には図５に示す
従来の薄膜トランジスタと同様な構造を作製した。この
薄膜トランジスタの特性を従来方式と比較した結果、従
来方式では移動度が１２０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖ
ｔｈのバラツキが±１．２Ｖであったのに対して、本実
施の形態で作製した薄膜トランジスタでは移動度が１９
０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖｔｈのバラツキが±０．
３Ｖと改善された。なお、８００℃に加熱する方法とし
て、本実施の形態では基板加熱とアルゴンレーザの併用
により実施したが、これは特に限定されるものではな
く、アルゴンレーザ単独でも可能である。また、アルゴ
ンレーザだけでなく、エキシマレーザでも可能であるこ
とは言うまでもない。更に、多結晶シリコン膜表面に酸
化膜を形成する方法として、本実施の形態ではＲＣＡ洗
浄を行ったが、発煙硝酸に浸漬する方法、酸素プラズマ
にさらす方法などでも可能である。
およびドレイン電極を形成して、構造的には図５に示す
従来の薄膜トランジスタと同様な構造を作製した。この
薄膜トランジスタの特性を従来方式と比較した結果、従
来方式では移動度が１２０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖ
ｔｈのバラツキが±１．２Ｖであったのに対して、本実
施の形態で作製した薄膜トランジスタでは移動度が１９
０ｃｍ2／Ｖ・ｓ、閾値電圧Ｖｔｈのバラツキが±０．
３Ｖと改善された。なお、８００℃に加熱する方法とし
て、本実施の形態では基板加熱とアルゴンレーザの併用
により実施したが、これは特に限定されるものではな
く、アルゴンレーザ単独でも可能である。また、アルゴ
ンレーザだけでなく、エキシマレーザでも可能であるこ
とは言うまでもない。更に、多結晶シリコン膜表面に酸
化膜を形成する方法として、本実施の形態ではＲＣＡ洗
浄を行ったが、発煙硝酸に浸漬する方法、酸素プラズマ
にさらす方法などでも可能である。
【００１９】
【発明の効果】本発明によれば、多結晶シリコン膜を形
成後に直ちに第１のゲート絶縁膜を形成し、界面を清浄
にする、あるいは、多結晶シリコン膜表面に酸化膜を形
成しておいてフォトリソやエッチング加工した後、真空
中等で酸化膜を除去し清浄表面を得た後ゲート絶縁膜を
形成することで、界面を良質にし薄膜トランジスタの特
性を大きく向上させることができ、液晶駆動装置の高性
能化に大きな効果がある。
成後に直ちに第１のゲート絶縁膜を形成し、界面を清浄
にする、あるいは、多結晶シリコン膜表面に酸化膜を形
成しておいてフォトリソやエッチング加工した後、真空
中等で酸化膜を除去し清浄表面を得た後ゲート絶縁膜を
形成することで、界面を良質にし薄膜トランジスタの特
性を大きく向上させることができ、液晶駆動装置の高性
能化に大きな効果がある。
【図１】本発明の実施の形態１における方法により製造
された多結晶シリコン薄膜トランジスタの構造を示す断
面図
された多結晶シリコン薄膜トランジスタの構造を示す断
面図
【図２】本発明の実施の形態１における多結晶シリコン
薄膜トランジスタの製造主要工程断面図
薄膜トランジスタの製造主要工程断面図
【図３】本発明の実施の形態２における多結晶シリコン
薄膜トランジスタの製造主要工程を示す断面図
薄膜トランジスタの製造主要工程を示す断面図
【図４】本発明の実施の形態３における多結晶シリコン
薄膜トランジスタの製造主要工程を示す断面図
薄膜トランジスタの製造主要工程を示す断面図
【図５】多結晶シリコン薄膜トランジスタの構造を示す
断面図
断面図
【図６】従来の方式の薄膜トランジスタの製造主要工程
を示す断面図
を示す断面図
１ 透明絶縁性基板 ２ 下地膜 ３ 多結晶シリコン膜 ４ 第１のゲート絶縁膜 ５ 第２のゲート絶縁膜 ６ ゲート電極 ７ 層間絶縁膜 ８ａ，８ｂ ソース及ぶドレイン電極 ９ａ，９ｂ 側壁酸化膜 １０ 非晶質シリコン膜 １１ ゲート絶縁膜 １２ 保護膜 １３ シリコン酸化膜
Claims (4)
- 【請求項１】 透明絶縁性基板上に非晶質シリコン膜を
形成する工程と、前記非晶質シリコン膜にレーザを照射
して多結晶化を行い多結晶シリコン膜を形成する工程
と、レーザ照射後大気中に露出せずに直ちに保護膜を形
成する工程と、フォトリソとエッチングプロセスにより
前記保護膜と前記多結晶シリコン膜を同一のパターン形
状にエッチング加工する工程と、前記保護膜を真空中で
エッチング除去する工程と、その後大気中に暴露するこ
となく連続してゲート絶縁膜を形成する工程を少なくと
も有する薄膜半導体素子の製造方法。 - 【請求項２】 保護膜が酸化けい素または窒化けい素膜
であることを特徴とする請求項１に記載の薄膜半導体素
子の製造方法。 - 【請求項３】 透明絶縁性基板上に非晶質シリコン膜を
形成する工程と、前記非晶質シリコン膜にレーザを照射
して多結晶化を行い多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜表面に酸化膜を形成する工程
と、フォトリソとエッチングにより前記酸化膜と前記多
結晶シリコン膜を所定形状にパターン加工する工程と、
真空または水素ガスあるいは水素ガスと不活性ガスを含
むガス雰囲気中において８００℃以上の温度でかつ前記
多結晶シリコン膜が溶融しない範囲で前記多結晶シリコ
ン膜を加熱することにより前記酸化膜を除去する工程
と、この後直ちに前記多結晶シリコン膜を大気中に露出
することなくゲート絶縁膜を形成する工程を少なくとも
有する薄膜半導体素子の製造方法。 - 【請求項４】 前記多結晶シリコン膜を加熱する方法と
してレーザ照射により行うことを特徴とする請求項３に
記載の薄膜半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10788399A JP3279280B2 (ja) | 1999-04-15 | 1999-04-15 | 薄膜半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10788399A JP3279280B2 (ja) | 1999-04-15 | 1999-04-15 | 薄膜半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299467A JP2000299467A (ja) | 2000-10-24 |
| JP3279280B2 true JP3279280B2 (ja) | 2002-04-30 |
Family
ID=14470507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10788399A Expired - Fee Related JP3279280B2 (ja) | 1999-04-15 | 1999-04-15 | 薄膜半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279280B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064453A (ja) * | 2003-07-29 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタ及びその製造方法 |
| KR100676604B1 (ko) * | 2006-05-24 | 2007-01-30 | 대우조선해양 주식회사 | 석션드럼을 포함하는 해상 ｌｎｇ 재기화 시스템 및 방법 |
| JP5121217B2 (ja) * | 2006-12-05 | 2013-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1999
- 1999-04-15 JP JP10788399A patent/JP3279280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299467A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581626B1 (ko) | 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판 | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JPH07161634A (ja) | 半導体装置およびその作製方法 | |
| JP3600229B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
| JP4243455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002164283A (ja) | 多結晶半導体膜の形成方法 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP3279280B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP4223590B2 (ja) | 多結晶半導体の製造方法 | |
| JPH08339960A (ja) | 半導体装置の作製方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP4901020B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH07183234A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JP2863851B2 (ja) | 半導体装置の作製方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4317332B2 (ja) | アクティブマトリクス型表示装置用基板の製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008153387A (ja) | 表示装置とその製造方法 | |
| JP3295378B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |