JP4243455B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4243455B2 JP4243455B2 JP2002146918A JP2002146918A JP4243455B2 JP 4243455 B2 JP4243455 B2 JP 4243455B2 JP 2002146918 A JP2002146918 A JP 2002146918A JP 2002146918 A JP2002146918 A JP 2002146918A JP 4243455 B2 JP4243455 B2 JP 4243455B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- island
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000010409 thin film Substances 0.000 title claims description 29
- 239000010408 film Substances 0.000 claims description 252
- 239000004065 semiconductor Substances 0.000 claims description 112
- 239000000758 substrate Substances 0.000 claims description 76
- 238000004140 cleaning Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 55
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 49
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 239000007864 aqueous solution Substances 0.000 claims description 21
- 239000000243 solution Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 229920005591 polysilicon Polymers 0.000 description 40
- 238000005530 etching Methods 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、トップゲート型の薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）ともいう）の製造方法に係り、例えば、液晶表示装置や有機ＥＬ（Electroluminescent）表示装置においてスイッチング素子等として用いられ、絶縁性基板上にポリシリコンを用いて形成されるＴＦＴの製造方法に関する。
【０００２】
【従来の技術】
例えば液晶表示装置は、ＴＦＴ基板とＣＦ(Color Filter)基板との間の間隙に液晶を封入して液晶表示パネルを作成した後、この液晶表示パネルを駆動する駆動ＩＣを搭載したＴＣＰ（Tape Carrier Package）を液晶表示パネルに接続し、さらに、ＴＣＰには、ＴＣＰに信号及び電源を供給する配線基板を接続して製造される。
近年、例えばアクティブマトリックス方式の液晶表示装置では、薄型化、小型化の要請により、ＴＦＴ基板上にスイッチング素子としてのＴＦＴを形成するほかに、駆動回路もＴＦＴを用いて構成する試みがなされてきている。このため、駆動回路用の薄膜素子として、動作速度向上のために、半導体膜に高キャリア移動度のポリシリコンを用いたポリシリコンＴＦＴの開発が活発に行われている。
例えば、特許３１８５７５９号公報や、特開平１０−１１６９８９号公報等には、下地絶縁膜を介して、透明絶縁基板上に形成されたポリシリコンからなる半導体膜上に酸化シリコンからなる第１ゲート絶縁膜を形成し、半導体膜と第１ゲート絶縁膜とをまとめてエッチングして島状にパターニングして、アイランド化された第１ゲート絶縁膜上に酸化シリコンからなる第２ゲート絶縁膜を形成して、ポリシリコンからなる半導体膜を外気又は雰囲気やレジスト等に触れる機会をなくすか又は触れる時間を出来る限り短くして汚染物質から保護し、清浄な界面（ポリシリコンと酸化シリコンとの界面）を得る技術が開示されている。
これによって、ポリシリコンＴＦＴの高キャリア移動度化と、キャリア移動度の同一基板内及び基板間でのばらつきをなくす高均一化とを達成するようにしている。
【０００３】
すなわち、まず、図６（ａ）に示すように、ガラス製の透明絶縁基板１０１上に酸化シリコン（ＳｉＯ２）からなる下地保護膜１０２を形成し、この下地保護膜２上に、アモルファスシリコン（ａ−Ｓｉ）からなる半導体膜を形成する。次に、この半導体膜にエキシマレーザ光をスキャン照射し、多結晶化してポリシリコン（ｐ−Ｓｉ）からなる半導体膜１０３を形成し、ポリシリコンからなる半導体膜１０３上に、酸化シリコンからなる第１ゲート酸化膜１０４を形成する。
次に、フォトリソグラフィ技術を用いて、ポリシリコンからなる半導体膜１０３及び第１ゲート酸化膜１０４をまとめてエッチングして、島状にパターニングし、同図（ｂ）に示すように、アイランド部１０５を形成する。
【０００４】
このアイランド部１０５をエッチングによって形成する際には、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング速度）は、比較的高い値に設定される。
このように設定するのは、選択比を比較的小さくした場合には、下地保護膜１０２の酸化シリコンを過度にエッチングすることとなり、アイランド部１０５の段差が大きくなり、図７に示すように、アンダーカット部１０６が形成されて、後の工程で形成される電極用配線が切断されてしまったり、電極用配線と半導体膜１０３との間にリーク電流が流れてしまい、歩留まりが悪化してしまい、さらに、下地保護膜１０２表面に凹凸部１０７が形成されて透明絶縁基板１０１の光透過率が低下し、液晶表示装置に用いる場合には、品質の低下を招くこととなるからである。
【０００５】
この後、図６（ｃ）に示すように、半導体膜１０３及び第１ゲート酸化膜１０４が形成された透明絶縁基板１０１の上に、酸化シリコンからなる第２ゲート酸化膜１０８を形成する。次に、第２ゲート酸化膜１０８の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｄ）に示すように、第２ゲート酸化膜８上のゲート電極１０９を形成する。
次に、ゲート電極１０９をマスクとして、ポリシリコンからなる半導体膜１０３にリンイオン等の不純物イオンを導入して、ソース・ドレイン領域を形成する。次に、同図（ｄ）に示すように、酸化シリコンからなる層間絶縁膜１１０を形成する。
次に、同図（ｅ）に示すように、コンタクトホールを形成した後、ソース・ドレイン領域に接続するソース・ドレイン電極１１１を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、アイランド部１０５を形成する際のドライエッチングにおいて、ポリシリコンと酸化シリコンとの選択比を比較的大きくすることによって、同図（ｂ）に示すように、半導体膜１０３の端面よりも、第１ゲート絶縁膜の端部が外側に突出するオーバーハング部１０５ａが形成されてしまい、このまま、第２ゲート絶縁膜１０８を形成すると、同図（ｃ）に示すように、アイランド部側壁のカバレージが不十分となる。
【０００７】
この現象は、同図（ｄ）及び同図（ｅ）に示すように、層間絶縁膜１１０、ソース・ドレイン電極１１１を形成する際にも生じ、このために、電極用配線の断線や接続不良が発生し、トランジスタとして不良となり、歩留まりが悪化するという問題がある。
【０００８】
このため、例えば特開２００１−３３２７４１号公報に記載されているように、半導体膜１０３と第１ゲート絶縁膜１０４とをまとめてアイランド化した後に、第１ゲート絶縁膜１０４を除去してしまい、この後に第２ゲート絶縁膜１０８を形成する技術も提案されているが、第２ゲート絶縁膜１０８を形成するまでの間に半導体膜１０３表面が汚染されてしまうことは避けられないという問題がある。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、清浄なポリシリコンと酸化シリコンとの界面を形成して、高キャリア移動度化及びその高均一化を達成するとともに、アイランド形成工程で形成されるオーバーハング部を除去して、歩留りを向上させることができるＴＦＴの製造方法を提供することを目的としている。
【０００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、上記半導体膜及び上記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、上記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、上記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法に係り、上記アイランド形成工程を実施した後に、上記アイランドを構成する上記第１の絶縁膜の側端部が上記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去するオーバーハング部除去工程を含み、該オーバーハング部除去工程を実施した後に、上記第２の絶縁膜形成工程を実施し、かつ、上記オーバーハング部除去工程では、上記第１の絶縁膜のうち、上記ゲート電極形成工程で上記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、上記オーバーハング部を除去することを特徴としている。
【０００１１】
また、請求項２記載の発明は、請求項１記載の薄膜トランジスタの製造方法に係り、上記オーバーハング部除去工程では、化学洗浄液を用いて上記オーバーハング部を除去することを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項２記載の薄膜トランジスタの製造方法に係り、上記オーバーハング部除去工程では、上記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で上記アイランドが形成された上記基板を洗浄することによって、上記オーバーハング部を除去することを特徴としている。
【００１３】
また、請求項４記載の発明は、基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、上記半導体膜及び上記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、上記アイランドが形成された上記基板を清浄化する洗浄工程と、上記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、上記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法に係り、上記洗浄工程では、上記第１の絶縁膜のうち、上記ゲート電極形成工程で上記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、洗浄処理と同時に上記アイランドを構成する上記第１の絶縁膜の側端部が上記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去することを特徴としている。
【００１４】
また、請求項５記載の発明は、請求項４記載の薄膜トランジスタの製造方法に係り、上記洗浄工程では、化学洗浄液を用いて上記オーバーハング部を除去することを特徴としている。
【００１５】
また、請求項６記載の発明は、請求項５記載の薄膜トランジスタの製造方法に係り、上記洗浄工程では、上記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で上記アイランドが形成された上記基板を洗浄することによって、上記オーバハング部を除去することを特徴としている。
【００１６】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の薄膜トランジスタの製造方法に係り、上記半導体膜は、多結晶半導体からなることを特徴としている。
【００１７】
また、請求項８記載の発明は、請求項７記載の薄膜トランジスタの製造方法に係り、上記基板上に非単結晶半導体からなる半導体膜を形成する非単結晶半導体膜形成工程と、アニール処理を施こすことによって、上記非単結晶半導体からなる半導体膜を結晶化して上記多結晶半導体からなる上記半導体膜を形成するアニール工程とからなる半導体膜形成工程を含むことを特徴としている。
【００１８】
また、請求項９記載の発明は、請求項８記載の薄膜トランジスタの製造方法に係り、上記非単結晶半導体は非晶質半導体であることを特徴としている。
【００１９】
また、請求項１０記載の発明は、請求項８又は９記載の薄膜トランジスタの製造方法に係り、上記アニール工程では、上記非単結晶半導体からなる半導体膜にレーザ光を照射することによって、上記多結晶半導体からなる上記半導体膜を形成することを特徴としている。
【００２０】
また、請求項１１記載の発明は、請求項８、９又は１０記載の薄膜トランジスタの製造方法に係り、少なくとも、上記アニール工程の開始時から上記第１の絶縁膜形成工程の終了時までの間は、外気から隔離された状態で所定の処理がなされることを特徴としている。
【００２１】
【発明の実施の形態】
以下、この発明の好適な実施の形態について説明する。
◇実施の形態
まず、この発明の一実施の形態である薄膜トランジスタの製造方法について述べる。
この形態の薄膜トランジスタの製造方法では、まず、第２の絶縁膜形成工程で、基板上に形成された半導体膜上に第１の絶縁膜を形成し、アイランド形成工程で、半導体膜及び第１の絶縁膜を島状にパターニングしてアイランドを形成した後に、オーバーハング部除去工程又は洗浄工程を実施する。オーバーハング部除去工程又は洗浄工程では、アイランドを構成する第１の絶縁膜の側端部が半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去する。この後、第２の絶縁膜形成工程で、アイランド上に第２の絶縁膜を形成し、ゲート電極形成工程で、第２の絶縁膜上にゲート電極を形成する。
これにより、アイランド形成工程で形成されるオーバーハング部を確実に除去することができるので、歩留りを向上させることができる。
【００２２】
◇第１実施例
次に、図面を参照して、この発明の第１実施例であるＴＦＴの製造方法について述べる。
図１及び図２は、この発明の第１実施例であるＴＦＴの製造方法を説明するための工程図、図３は、同ＴＦＴを製造するために用いられ、透明絶縁基板への成膜及びレーザー照射が行われるＴＦＴ製造装置の概略構成を示す図、また、図４は、同ＴＦＴを製造するために用いられるスピン洗浄装置の概略構成を示す図である。
【００２３】
この例のＴＦＴの製造方法では、まず、図１（ａ）に示すように、超音波洗浄等によって清浄化した例えば日本電気硝子株式会社製ＯＡ−１０等のガラス製の透明絶縁基板（基板）１を用意する。次に、透明絶縁基板１をＴＦＴを製造するためのＴＦＴ製造装置２内に導入する。
このＴＦＴ製造装置２は、図３に示すように、内部で被処理体に対してそれぞれ所定の処理を施すための複数のチャンバが連結され、透明絶縁基板１への半導体膜の成膜を行う半導体成膜部２ａと、酸化シリコン膜の成膜を行う絶縁体成膜部２ｂと、被処理体にレーザを照射するレーザ照射部２ｃと、外部からＴＦＴ製造装置本体に透明絶縁基板１等の被処理体を導入し、所定の処理が施された被処理体を取り出すための導入部２ｄとが、搬送装置２ｅが設置された搬送部２ｆの周りに配置されてなっている。
搬送部２ｆと、半導体成膜部２ａ、絶縁体成膜部２ｂ、レーザ照射部２ｃ及び導入部２ｄとの間は、それぞれシャッタ２ｐ、２ｑ、２ｒ、２ｓによって開閉可能に仕切られ、搬送装置２ｅによって、搬送部２ｆと、半導体成膜部２ａ、絶縁体成膜部２ｂ、レーザ照射部２ｃ及び導入部２ｄとの間で、被処理体の搬送が行われる。また、導入部２ｄには、シャッタ２ｔによって開閉可能な被処理体のＴＦＴ製造装置本体への搬出入口が設けられている。
【００２４】
透明絶縁基板１をＴＦＴ製造装置２内に導入した後、同図（ｂ）に示すように、絶縁体成膜部２ｂにおいて、透明絶縁基板１上にプラズマ増速化学気相成長法（以下、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法という）によって、例えば膜厚１０００［Å］（１００［ｎｍ］）の酸化シリコン（ＳｉＯ２）からなる下地保護膜３を形成する。この下地保護膜３は、透明絶縁基板１から重金属等の不純物が拡散して析出することを防止するために設けられる。
この例では、圧力（真空度）１５０［Ｐａ］、基板温度３５０［℃］で、原料ガスとして、ＳｉＨ４を２００［ｓｃｃｍ］（standard cubic centimeter per minute）、すなわち、標準状態換算時で２００［ｃｃ／ｍｉｎ］（２００［ｃｍ３／ｍｉｎ］）、Ｎ２Ｏを３０００［ｓｃｃｍ］、Ｈｅを１００［ｓｃｃｍ］導入し、ＲＦ（Ragio Frequency）電源の出力を１０００［Ｗ］として成膜を行う。
【００２５】
次に、同図（ｃ）に示すように、下地保護膜３が形成された透明絶縁基板１を半導体成膜部２ａに移し、下地保護膜３の成膜に連続して、下地保護膜３上に、ＰＥＣＶＤ法によって例えば膜厚５００［Å］（５０［ｎｍ］）のアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜４を形成する。
この例では、圧力５０［Ｐａ］、基板温度４００［℃］で、原料ガスとして、ＳｉＨ４を１４０［ｓｃｃｍ］、Ａｒを８０［ｓｃｃｍ］導入し、ＲＦ電源の出力を１２０［Ｗ］として成膜を行う。
次に、下地保護膜３及び半導体膜４が形成された透明絶縁基板１を、５００［℃］で１０［ｍｉｎ］間保持することによって、脱水素化処理を施す。
次に、同図（ｄ）に示すように、レーザ照射部２ｃにおいて、アモルファスシリコンからなる半導体膜４にエキシマレーザ光Ａをスキャン照射し、多結晶化してポリシリコン（ｐ−Ｓｉ）からなる半導体膜５を形成する。
この例では、エキシマレーザ光Ａのエネルギ密度は例えば４００［ｍＪ／ｃｍ２］、スキャン重ね率をビーム幅の９０［％］とする。
【００２６】
次に、同図（ｅ）に示すように、絶縁体成膜部２ｂにおいて、ポリシリコンからなる半導体膜５上に、ＰＥＣＶＤ法によって、例えば膜厚２００［Å］（２０［ｎｍ］）の酸化シリコンからなる第１ゲート酸化膜（第１の絶縁膜）６を形成する。
この例では、圧力１１０［Ｐａ］、基板温度３８０［℃］で、原料ガスとして、ＴＥＯＳを１８０［ｓｃｃｍ］、Ｏ２を３５００［ｓｃｃｍ］、Ｈｅを１００［ｓｃｃｍ］導入し、ＲＦ電源の出力を１０００［Ｗ］として成膜を行う。
次に、半導体膜５及び第１ゲート酸化膜６のアイランド形成工程を実施する。
すなわち、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１をＴＦＴ製造装置２から取り出し、第１ゲート酸化膜６の表面に所定のマスクパターンのレジストマスクを形成し、フォトリソグラフィ技術を用い、ポリシリコンからなる半導体膜５及び第１ゲート酸化膜６を、まとめてドライエッチング法によってエッチングして、島状にパターニングし、同図（ｆ）に示すように、アイランド部７を形成する。
【００２７】
この例では、アイランド部７を形成する際に、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング速度）を途中で変更し、エッチング条件を２段階に分けてエッチングを行う。
すなわち、第１ゲート酸化膜６のエッチングと、ポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとについては、上記選択比を例えば１とし、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングについては、上記選択比を例えば２０とする。
【００２８】
このアイランド形成工程におけるエッチング開始からエッチング停止間際までの大半の部分のエッチング、すなわち、第１ゲート酸化膜６のエッチングと、ポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとを行う際の選択比は、酸化シリコン及びポリシリコンを迅速にエッチングしつつ、従来技術の項で述べたオーバーハング部の形成を抑制するためのエッチング条件として設定される。
また、このアイランド形成工程における選択比変更後エッチング停止までの残り部分の仕上げのエッチング、すなわち、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングを行う際の選択比は、ポリシリコンのみをエッチングし、下地保護膜３の酸化シリコンのエッチングを抑制して、従来技術の項で述べたような例えばアンダーカットの発生を回避するためのエッチング条件として設定される。
これによって、従来技術と比較してオーバーハング部の形成は抑制されるが、僅かな突出は認められる。すなわち、同図（ｆ）に示すように、第１ゲート酸化膜６の側端面と半導体膜５の側端面とが揃わずに、第１ゲート酸化膜６の端部が半導体膜５の側端面の位置から２［μｍ］程度突出して庇状のオーバーハング部８が形成される。このオーバーハング部８は、この直後に実施される洗浄・オーバーハング部除去工程で洗浄と同時に除去されることとなる。
【００２９】
次に、洗浄・オーバーハング部除去工程を、スピン洗浄装置９を用いて実施する。スピン洗浄装置９は、図４に示すように、アイランド部７が形成された透明絶縁基板１０を真空吸着する基板チャック９ａと、基板チャック９ａを回転軸の周りに回転駆動するためのＡＣサーボモータ９ｂと、洗浄液を滴下するためのディスペンサ部９ｃとを有している。
このスピン洗浄装置９によって、アイランド部７が形成された透明絶縁基板１０を洗浄液としてフッ化水素酸（ＨＦ）水溶液を用いてスピン洗浄し、塵を除去するとともに、オーバーハング部８を除去する。ここで、洗浄条件、すなわち、フッ化水素酸水溶液の濃度、滴下時間、及び透明絶縁基板１の回転数（回転速度）を最適な条件に設定する。
例えば、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１の上から濃度１［％］のフッ化水素酸水溶液を３０［ｓｅｃ］の間滴下しながら、透明絶縁基板１を２００［ｒｐｍ］の回転数で回転させて、スピン洗浄を行う。
【００３０】
もし、フッ化水素酸水溶液の濃度、滴下時間、及び透明絶縁基板１の回転数のうち、滴下時間のみ４０［ｓｅｃ］と変更した場合は、第１ゲート酸化膜６は全て除去される。また、フッ化水素酸水溶液の濃度のみ３［％］と変更した場合も第１ゲート酸化膜６は全て除去される。
また、例えばフッ化水素酸水溶液の濃度、及び滴下時間を同一にした状態で、透明絶縁基板１の回転数を２００［ｒｐｍ］よりも低下させると、洗浄液としてのフッ化水素酸水溶液が透明絶縁基板１上に滞留しがちとなり、第１ゲート酸化膜６のエッチレートが増加するもの、塵の除去効果が低下してしまう。
逆に、回転速度が大きくなると、塵の除去効果が向上するものの、エッチレートが低下し、かつ、透明絶縁基板１外に排出された洗浄液が装置内壁９ｄで跳ね返って塵とともに透明絶縁基板１に戻り再付着してしまう。さらに、このために、透明絶縁基板１の周縁部において、エッチレートが高くなり、基板内でのエッチレートの均一性が損なわれる。
【００３１】
このように、洗浄条件を最適に選択することによって、同図（ｇ）に示すように、オーバーハング部８が除去され、第１ゲート酸化膜６の端面は半導体膜５の側端面から中心部に向かって略３［μｍ］後退する。
また、成膜時の第１ゲート酸化膜６の膜厚と上記洗浄条件とによって、第１ゲート酸化膜６は、少なくとも、後に実施される工程で形成されるゲート電極１２の直下の領域、すなわち、半導体膜５のチャネルとして機能することとなる領域の直上の領域に、所定の厚さ（この例では、略３０［Å］（３［ｎｍ］）で残存するようにエッチングがなされる。
【００３２】
次に、図２（ａ）に示すように、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１の上に、ＰＥＣＶＤ法によって、例えば膜厚６００［Å］（６０［ｎｍ］）の第２ゲート酸化膜（第２の絶縁膜）１１を形成する。これによって、ポリシリコンからなる半導体膜５は、側面部も表面部と同様に酸化シリコン膜によって覆われ、確実に電気的絶縁性が保れる。
次に、第２ゲート酸化膜１１の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｂ）に示すように、第２ゲート酸化膜１１上にゲート電極１２を形成する。
次に、ゲート電極１２をマスクとして、ポリシリコンからなる半導体膜５にリンイオン等の不純物イオンを導入して、同図（ｃ）に示すように、ソース・ドレイン領域１３を形成する。
次に、同図（ｄ）に示すように、ＰＥＣＶＤ法によって、酸化シリコンからなる層間絶縁膜１４を形成する。
次に、同図（ｅ）に示すように、コンタクトホールを形成した後、ソース・ドレイン領域１３に接続するソース・ドレイン電極１５を形成する。
【００３３】
こうして、トップゲート型のＴＦＴ１６が多数形成された透明絶縁基板１を得る。これらのＴＦＴ１６は、例えば透過型の液晶表示装置のアクティブマトリックスにおけるスイッチング素子や駆動回路の一部として用いられる。ＴＦＴ１５は、スイッチング素子として用いられる場合は、そのゲート電極１１は走査線に接続され、一方のソース・ドレイン電極１４は信号線に接続される。
また、上記ＴＦＴ１６が形成された透明絶縁基板１においてキャリア移動度を測定したところ、平均値で、３２０［ｃｍ２／Ｖｓ］という良好な結果が得られた。また、移動度の透明絶縁基板１内でのばらつきの少なさ（均一性）を評価するために、標準偏差／平均値を算出すると、５［％］以下という結果が得られた。また、歩留りは９９［％］以上を達成した。
【００３４】
このように、この例の構成によれば、洗浄・オーバーハング部除去工程で、スピン洗浄装置９を用いて、アイランド形成工程で形成されたオーバーハング部８を確実に除去することができるので、歩留りを向上させることができる。
しかも、半導体膜４とこの半導体膜４を保護する機能も有する第１ゲート酸化膜６とをまとめてエッチングしてアイランド部を形成し、清浄なポリシリコンと酸化シリコンとの界面を形成することができるので、高キャリア移動度化及びその高均一化を達成することができる。
また、透明絶縁基板１上へ下地保護膜３を成膜する工程からポリシリコンからなる半導体膜４が形成された透明絶縁基板１へ第１ゲート酸化膜６を成膜する工程までは、ＴＦＴ製造装置２内で、透明絶縁基板１を外気に触れさせることなく実施されるので、特に、ポリシリコンと酸化シリコンとの界面を清浄に保つことができる。
また、洗浄・オーバーハング部除去工程で、洗浄と同時にオーバーハング部８の除去ができるので、オーバーハング部８除去のみのための特別な工程はもちろん余分な時間を費やすことがない。このため、ＴＦＴ製造に要する時間を短縮することができる。
【００３５】
◇第２実施例
図５は、この発明の第２実施例であるＴＦＴの製造方法を説明するための工程図である。
この例が上述した第１実施例と大きく異なるところは、ＴＦＴ製造装置内で透明絶縁基板への成膜及びレーザー照射を外気に晒すことなく行ったのに対して、透明絶縁基板への成膜とレーザー照射とを別々の装置内で行う点、及び洗浄・オーバーハング部除去工程でスピン洗浄に代えてアイランド部が形成された透明絶縁基板をフッ化水素酸溶液に浸漬させるのみとした点である。
これ以外の構成は、上述した第１実施例の構成と略同一であるので、その説明を簡略にする。
この例では、透明絶縁基板への下地保護膜及び半導体膜の成膜は、減圧化学気相成長法（以下、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法という）を用いたＬＰＣＶＤ装置によって、アイランド部が形成された透明絶縁基板への第１ゲート酸化膜の成膜は、ＰＥＣＶＤ法を用いたＰＥＣＶＤ装置によって、それぞれ実施する。また、ポリシリコンからなる半導体膜を形成するためのアモルファスシリコンからなる半導体膜へのレーザ照射は、専用のレーザ照射装置を用いて実施する。
【００３６】
この例の、ＴＦＴの製造方法では、まず、図５（ａ）に示すように、超音波洗浄等によって清浄化した例えばガラス製の透明絶縁基板（例えば、コーニングジャパン株式会社製＃１７３７等）２１を用意する。
次に、ＬＰＣＶＤ装置において、透明絶縁基板２１上にＬＰＣＶＤ法によって、例えば膜厚１５００［Å］（１５０［ｎｍ］）の酸化シリコンからなる下地保護膜２２を形成する。
【００３７】
次に、下地保護膜２２上に、ＬＰＣＶＤ法によって例えば膜厚５００［Å］（５０［ｎｍ］）のアモルファスシリコンからなる半導体膜を形成する。
この例では、圧力１０［Ｐａ］、基板温度４５０［℃］で、原料ガスとして、Ｓｉ２Ｈ６を２００［ｓｃｃｍ］導入して成膜を行う。
次に、レーザ照射装置において、アモルファスシリコンからなる半導体膜にエキシマレーザ光をスキャン照射し、多結晶化してポリシリコンからなる半導体膜２３を形成する。
この例では、エキシマレーザ光のエネルギ密度は例えば４１０［ｍＪ／ｃｍ２］、スキャン重ね率をビーム幅の９０［％］とする。
【００３８】
次に、半導体膜２３が形成された透明絶縁基板２１を、レーザ照射装置から取り出して、ＲＣＡ洗浄処理及びＨＦ洗浄処理を施した。すなわち、洗浄液として、ＮＨ４ＯＨ溶液とＨ２Ｏ２溶液とＨ２Ｏとの所定の混合比での混合液、又はＨＣｌ溶液とＨ２Ｏ２溶液とＨ２Ｏとの所定の混合比での混合液を用いて、例えば７５〜８５［℃］で、１０〜２０［ｍｉｎ］の間洗浄し、この後、洗浄液としてフッ化水素酸（ＨＦ）水溶液を用いて洗浄する。
次に、上記洗浄処理後１０［ｍｉｎ］以内に、ＰＥＣＶＤ装置において、ポリシリコンからなる半導体膜２３上に、ＰＥＣＶＤ法によって、例えば膜厚１００［Å］（１０［ｎｍ］）の酸化シリコンからなる第１ゲート酸化膜２４を形成する。
次に、第１ゲート酸化膜２４の表面に所定のマスクパターンのレジストマスクを形成し、フォトリソグラフィ技術を用い、ポリシリコン膜からなる半導体膜２３及び第１ゲート酸化膜２４をまとめてエッチングして、島状にパターニングし、同図（ｂ）に示すように、アイランド２５を形成する。
【００３９】
この例でも、アイランド２５を形成する際に、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング）を途中で変更し、エッチング条件を２段階に分けてエッチングを行う。
すなわち、第１ゲート酸化膜２４のエッチングと、ポリシリコンからなる半導体膜２３の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとについては、上記選択比を例えば１とし、半導体膜２３の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングについては、上記選択比を例えば２０とする。
この例では、同図（ｂ）に示すように、第１ゲート酸化膜２４の側端面と半導体膜２３の側端面とが揃わずに、第１ゲート酸化膜２４の端部が半導体膜２３の側端面から１［μｍ］程度突出してなるオーバーハング部２６が形成される。
【００４０】
次に、アイランド部２５が形成された透明絶縁基板２１に、ＲＣＡ洗浄処理を施した後、濃度０．５［％］のフッ化水素酸水溶液に１０「ｓｅｃ」浸漬して洗浄し、塵を除去するとともに、オーバーハング部２６を除去する。
これによって、同図（ｃ）に示すように、オーバーハング部２６が除去され、第１ゲート酸化膜２４の側端面は半導体膜２３の側端面から中心部に向かって略０．５［μｍ］後退する。
また、第１ゲート酸化膜２４は、少なくとも、後に実施される工程で形成されるゲート電極２８の直下の領域、すなわち、半導体膜２３のチャネルとして機能することとなる領域の直上の領域に、所定の厚さ（この例では、略５０［Å］（５［ｎｍ］）で残存するようにエッチングがなされる。
【００４１】
次に、同図（ｄ）に示すように、半導体膜２３及び第１ゲート酸化膜２４が形成された透明絶縁基板２１の上に、ＰＥＣＶＤ法によって、第２ゲート酸化膜２７を形成する。次に、第２ゲート酸化膜２７の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｅ）に示すように、第２ゲート酸化膜２７上のゲート電極２８を形成する。
次に、ゲート電極２８をマスクとして、ポリシリコンからなる半導体膜２３にリンイオン等の不純物イオンを導入して、同図（ｅ）に示すように、ソース・ドレイン領域２９を形成する。
次に、同図（ｆ）に示すように、ＰＥＣＶＤ法によって、酸化シリコンからなる層間絶縁膜３１を形成する。
次に、コンタクトホールを形成した後、ソース・ドレイン領域２９に接続するソース・ドレイン電極３２を形成する。
【００４２】
上記ＴＦＴが形成された透明絶縁基板２１についてキャリア移動度を測定したところ、平均値で、２９０［ｃｍ２／Ｖｓ］という良好な結果が得られた。また、キャリア移動度の透明絶縁基板２１内でのばらつきの少なさ（均一性）を評価するために、標準偏差／平均値を算出すると、５［％］以下という結果が得られた。また、歩留りは９９［％］以上を達成した。
【００４３】
この例の構成によれば、上述した第１実施例と略同様の効果を得ることができる。
加えて、透明絶縁基板への成膜とレーザー照射とを同一の装置で実施可能なＴＦＴ製造装置に代えて、別々の装置によって、成膜及びレーザー照射を実施するようにしたので、製造装置を安価に構成することができる。
【００４４】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の実施例では、この発明のＴＦＴを液晶表示装置のスイッチング素子等として用いる場合について述べたが、液晶表示装置に限らず、有機ＥＬ表示装置等において適用するようにしても良い。
また、上述の第１実施例では、好ましい例として、濃度１［％］のフッ化水素酸水溶液を３０［ｓｅｃ］の間滴下しながら、透明絶縁基板１を２００［ｒｐｍ］の回転数で回転させて、スピン洗浄を行う場合について述べたが、洗浄条件としては、これに限らず、例えば、濃度０．０１［％］のフッ化水素酸水溶液を６０［ｓｅｃ］の間滴下しても良いし、濃度１０［％］のフッ化水素酸水溶液を１［ｓｅｃ］の間滴下しても良く、適宜変更が可能である。これによっても、オーバーハング部８を除去して、歩留りを向上させることができる。
また、回転数もフッ化水素酸水溶液の濃度やを滴下時間を同一として、２００［ｒｐｍ］に限らず、例えば数１０パーセントの範囲で変更しても良いし、濃度、滴下時間との組合わせて、適宜変更しても良い。
また、洗浄条件は、第１ゲート酸化膜６の膜厚等に応じて設定される。
【００４５】
また、洗浄液としてフッ化水素酸水溶液を用いる場合について述べたが、例えば、緩衝液としてＮＨ４Ｆを用いたバッファードフッ化水素酸水溶液を用いるようにしても良い。
また、エッチング条件、成膜条件についても、上述したものに限るものではなく、例えば、第１ゲート酸化膜６のエッチング、及びポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチング時の選択比と、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチング時の選択比は、それぞれ、１、２０に限らず、適宜変更しても良いし、第１ゲート酸化膜６及び半導体膜５の膜厚等に応じて設定される。
【００４６】
また、上述の第２実施例では、好ましい例として、濃度０．５［％］のフッ化水素酸水溶液に１０［ｓｅｃ］の間浸漬して洗浄する場合について述べたが、フッ化水素酸水溶液の濃度及び浸漬時間についても、適宜変更可能であり、第１ゲート酸化膜６の膜厚等に応じて最適に設定される。例えば、濃度０．０１［％］のフッ化水素酸水溶液に６０［ｓｅｃ］の間浸漬させても良いし、濃度１０［％］のフッ化水素酸水溶液に１［ｓｅｃ］の間浸漬させても良い。
また、上述した実施例において、第１及び第２ゲート絶縁膜を、酸化シリコンに代えて、例えば窒化シリコンを堆積させて成膜するようにしても良い。
また、ゲート電極をタンタルに代えてアルミニウムや、クロム、モリブデン等の金属を用いて構成するようにしても良い。
また、半導体膜を、ポリシリコンに代えて、アモルファスシリコンを用いて形成しても良く、この場合も、オーバーハング部を確実に除去することができる。
【００４７】
【発明の効果】
以上説明したように、この発明の構成によれば、ゲート電極が形成されることとなる領域の下方の対応する第１の絶縁膜領域は少なくとも残る態様で、アイランド形成工程で形成されるオーバーハング部を確実に除去することができるので、歩留りを向上させることができる。
しかも、清浄なポリシリコンと酸化シリコンとの界面を形成することができるので、高キャリア移動度化及びその高均一化を達成することができる。
また、少なくとも、アニール工程の開始時から上記第１の絶縁膜形成工程の終了時までの間は、外気から隔離された状態で処理を行うことによって、特に、多結晶半導体膜と酸化シリコン膜との界面を清浄に保つことができる。
また、洗浄工程において、同時にオーバーハング部の除去を行うことによって、オーバーハング部除去のみのための特別な工程はもちろん余分な時間を費やすことがない。このため、ＴＦＴ製造に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例であるＴＦＴの製造方法を説明するための工程図である。
【図２】 同ＴＦＴの製造方法を説明するための工程図である。
【図３】 同ＴＦＴを製造するために用いられ、透明絶縁基板への成膜及びレーザー照射が行われるＴＦＴ製造装置の概略構成を示す図である。
【図４】 同ＴＦＴを製造するために用いられるスピン洗浄装置の概略構成を示す図である。
【図５】 この発明の第２実施例であるＴＦＴの製造方法を説明するための工程図である。
【図６】 従来技術を説明するための説明図である。
【図７】 従来技術を説明するための説明図である。
【符号の説明】
１ 透明絶縁基板（基板）
３ 下地保護膜
４、５ 半導体膜
６ 第１ゲート絶縁膜（第１の絶縁膜）
７ アイランド部（アイランド）
８ オーバーハング部
１１ 第２ゲート絶縁膜（第２の絶縁膜）
１２ ゲート電極
１６ ＴＦＴ（薄膜トランジスタ）
【発明の属する技術分野】
この発明は、トップゲート型の薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）ともいう）の製造方法に係り、例えば、液晶表示装置や有機ＥＬ（Electroluminescent）表示装置においてスイッチング素子等として用いられ、絶縁性基板上にポリシリコンを用いて形成されるＴＦＴの製造方法に関する。
【０００２】
【従来の技術】
例えば液晶表示装置は、ＴＦＴ基板とＣＦ(Color Filter)基板との間の間隙に液晶を封入して液晶表示パネルを作成した後、この液晶表示パネルを駆動する駆動ＩＣを搭載したＴＣＰ（Tape Carrier Package）を液晶表示パネルに接続し、さらに、ＴＣＰには、ＴＣＰに信号及び電源を供給する配線基板を接続して製造される。
近年、例えばアクティブマトリックス方式の液晶表示装置では、薄型化、小型化の要請により、ＴＦＴ基板上にスイッチング素子としてのＴＦＴを形成するほかに、駆動回路もＴＦＴを用いて構成する試みがなされてきている。このため、駆動回路用の薄膜素子として、動作速度向上のために、半導体膜に高キャリア移動度のポリシリコンを用いたポリシリコンＴＦＴの開発が活発に行われている。
例えば、特許３１８５７５９号公報や、特開平１０−１１６９８９号公報等には、下地絶縁膜を介して、透明絶縁基板上に形成されたポリシリコンからなる半導体膜上に酸化シリコンからなる第１ゲート絶縁膜を形成し、半導体膜と第１ゲート絶縁膜とをまとめてエッチングして島状にパターニングして、アイランド化された第１ゲート絶縁膜上に酸化シリコンからなる第２ゲート絶縁膜を形成して、ポリシリコンからなる半導体膜を外気又は雰囲気やレジスト等に触れる機会をなくすか又は触れる時間を出来る限り短くして汚染物質から保護し、清浄な界面（ポリシリコンと酸化シリコンとの界面）を得る技術が開示されている。
これによって、ポリシリコンＴＦＴの高キャリア移動度化と、キャリア移動度の同一基板内及び基板間でのばらつきをなくす高均一化とを達成するようにしている。
【０００３】
すなわち、まず、図６（ａ）に示すように、ガラス製の透明絶縁基板１０１上に酸化シリコン（ＳｉＯ２）からなる下地保護膜１０２を形成し、この下地保護膜２上に、アモルファスシリコン（ａ−Ｓｉ）からなる半導体膜を形成する。次に、この半導体膜にエキシマレーザ光をスキャン照射し、多結晶化してポリシリコン（ｐ−Ｓｉ）からなる半導体膜１０３を形成し、ポリシリコンからなる半導体膜１０３上に、酸化シリコンからなる第１ゲート酸化膜１０４を形成する。
次に、フォトリソグラフィ技術を用いて、ポリシリコンからなる半導体膜１０３及び第１ゲート酸化膜１０４をまとめてエッチングして、島状にパターニングし、同図（ｂ）に示すように、アイランド部１０５を形成する。
【０００４】
このアイランド部１０５をエッチングによって形成する際には、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング速度）は、比較的高い値に設定される。
このように設定するのは、選択比を比較的小さくした場合には、下地保護膜１０２の酸化シリコンを過度にエッチングすることとなり、アイランド部１０５の段差が大きくなり、図７に示すように、アンダーカット部１０６が形成されて、後の工程で形成される電極用配線が切断されてしまったり、電極用配線と半導体膜１０３との間にリーク電流が流れてしまい、歩留まりが悪化してしまい、さらに、下地保護膜１０２表面に凹凸部１０７が形成されて透明絶縁基板１０１の光透過率が低下し、液晶表示装置に用いる場合には、品質の低下を招くこととなるからである。
【０００５】
この後、図６（ｃ）に示すように、半導体膜１０３及び第１ゲート酸化膜１０４が形成された透明絶縁基板１０１の上に、酸化シリコンからなる第２ゲート酸化膜１０８を形成する。次に、第２ゲート酸化膜１０８の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｄ）に示すように、第２ゲート酸化膜８上のゲート電極１０９を形成する。
次に、ゲート電極１０９をマスクとして、ポリシリコンからなる半導体膜１０３にリンイオン等の不純物イオンを導入して、ソース・ドレイン領域を形成する。次に、同図（ｄ）に示すように、酸化シリコンからなる層間絶縁膜１１０を形成する。
次に、同図（ｅ）に示すように、コンタクトホールを形成した後、ソース・ドレイン領域に接続するソース・ドレイン電極１１１を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、アイランド部１０５を形成する際のドライエッチングにおいて、ポリシリコンと酸化シリコンとの選択比を比較的大きくすることによって、同図（ｂ）に示すように、半導体膜１０３の端面よりも、第１ゲート絶縁膜の端部が外側に突出するオーバーハング部１０５ａが形成されてしまい、このまま、第２ゲート絶縁膜１０８を形成すると、同図（ｃ）に示すように、アイランド部側壁のカバレージが不十分となる。
【０００７】
この現象は、同図（ｄ）及び同図（ｅ）に示すように、層間絶縁膜１１０、ソース・ドレイン電極１１１を形成する際にも生じ、このために、電極用配線の断線や接続不良が発生し、トランジスタとして不良となり、歩留まりが悪化するという問題がある。
【０００８】
このため、例えば特開２００１−３３２７４１号公報に記載されているように、半導体膜１０３と第１ゲート絶縁膜１０４とをまとめてアイランド化した後に、第１ゲート絶縁膜１０４を除去してしまい、この後に第２ゲート絶縁膜１０８を形成する技術も提案されているが、第２ゲート絶縁膜１０８を形成するまでの間に半導体膜１０３表面が汚染されてしまうことは避けられないという問題がある。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、清浄なポリシリコンと酸化シリコンとの界面を形成して、高キャリア移動度化及びその高均一化を達成するとともに、アイランド形成工程で形成されるオーバーハング部を除去して、歩留りを向上させることができるＴＦＴの製造方法を提供することを目的としている。
【０００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、上記半導体膜及び上記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、上記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、上記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法に係り、上記アイランド形成工程を実施した後に、上記アイランドを構成する上記第１の絶縁膜の側端部が上記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去するオーバーハング部除去工程を含み、該オーバーハング部除去工程を実施した後に、上記第２の絶縁膜形成工程を実施し、かつ、上記オーバーハング部除去工程では、上記第１の絶縁膜のうち、上記ゲート電極形成工程で上記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、上記オーバーハング部を除去することを特徴としている。
【０００１１】
また、請求項２記載の発明は、請求項１記載の薄膜トランジスタの製造方法に係り、上記オーバーハング部除去工程では、化学洗浄液を用いて上記オーバーハング部を除去することを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項２記載の薄膜トランジスタの製造方法に係り、上記オーバーハング部除去工程では、上記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で上記アイランドが形成された上記基板を洗浄することによって、上記オーバーハング部を除去することを特徴としている。
【００１３】
また、請求項４記載の発明は、基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、上記半導体膜及び上記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、上記アイランドが形成された上記基板を清浄化する洗浄工程と、上記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、上記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法に係り、上記洗浄工程では、上記第１の絶縁膜のうち、上記ゲート電極形成工程で上記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、洗浄処理と同時に上記アイランドを構成する上記第１の絶縁膜の側端部が上記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去することを特徴としている。
【００１４】
また、請求項５記載の発明は、請求項４記載の薄膜トランジスタの製造方法に係り、上記洗浄工程では、化学洗浄液を用いて上記オーバーハング部を除去することを特徴としている。
【００１５】
また、請求項６記載の発明は、請求項５記載の薄膜トランジスタの製造方法に係り、上記洗浄工程では、上記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で上記アイランドが形成された上記基板を洗浄することによって、上記オーバハング部を除去することを特徴としている。
【００１６】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の薄膜トランジスタの製造方法に係り、上記半導体膜は、多結晶半導体からなることを特徴としている。
【００１７】
また、請求項８記載の発明は、請求項７記載の薄膜トランジスタの製造方法に係り、上記基板上に非単結晶半導体からなる半導体膜を形成する非単結晶半導体膜形成工程と、アニール処理を施こすことによって、上記非単結晶半導体からなる半導体膜を結晶化して上記多結晶半導体からなる上記半導体膜を形成するアニール工程とからなる半導体膜形成工程を含むことを特徴としている。
【００１８】
また、請求項９記載の発明は、請求項８記載の薄膜トランジスタの製造方法に係り、上記非単結晶半導体は非晶質半導体であることを特徴としている。
【００１９】
また、請求項１０記載の発明は、請求項８又は９記載の薄膜トランジスタの製造方法に係り、上記アニール工程では、上記非単結晶半導体からなる半導体膜にレーザ光を照射することによって、上記多結晶半導体からなる上記半導体膜を形成することを特徴としている。
【００２０】
また、請求項１１記載の発明は、請求項８、９又は１０記載の薄膜トランジスタの製造方法に係り、少なくとも、上記アニール工程の開始時から上記第１の絶縁膜形成工程の終了時までの間は、外気から隔離された状態で所定の処理がなされることを特徴としている。
【００２１】
【発明の実施の形態】
以下、この発明の好適な実施の形態について説明する。
◇実施の形態
まず、この発明の一実施の形態である薄膜トランジスタの製造方法について述べる。
この形態の薄膜トランジスタの製造方法では、まず、第２の絶縁膜形成工程で、基板上に形成された半導体膜上に第１の絶縁膜を形成し、アイランド形成工程で、半導体膜及び第１の絶縁膜を島状にパターニングしてアイランドを形成した後に、オーバーハング部除去工程又は洗浄工程を実施する。オーバーハング部除去工程又は洗浄工程では、アイランドを構成する第１の絶縁膜の側端部が半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去する。この後、第２の絶縁膜形成工程で、アイランド上に第２の絶縁膜を形成し、ゲート電極形成工程で、第２の絶縁膜上にゲート電極を形成する。
これにより、アイランド形成工程で形成されるオーバーハング部を確実に除去することができるので、歩留りを向上させることができる。
【００２２】
◇第１実施例
次に、図面を参照して、この発明の第１実施例であるＴＦＴの製造方法について述べる。
図１及び図２は、この発明の第１実施例であるＴＦＴの製造方法を説明するための工程図、図３は、同ＴＦＴを製造するために用いられ、透明絶縁基板への成膜及びレーザー照射が行われるＴＦＴ製造装置の概略構成を示す図、また、図４は、同ＴＦＴを製造するために用いられるスピン洗浄装置の概略構成を示す図である。
【００２３】
この例のＴＦＴの製造方法では、まず、図１（ａ）に示すように、超音波洗浄等によって清浄化した例えば日本電気硝子株式会社製ＯＡ−１０等のガラス製の透明絶縁基板（基板）１を用意する。次に、透明絶縁基板１をＴＦＴを製造するためのＴＦＴ製造装置２内に導入する。
このＴＦＴ製造装置２は、図３に示すように、内部で被処理体に対してそれぞれ所定の処理を施すための複数のチャンバが連結され、透明絶縁基板１への半導体膜の成膜を行う半導体成膜部２ａと、酸化シリコン膜の成膜を行う絶縁体成膜部２ｂと、被処理体にレーザを照射するレーザ照射部２ｃと、外部からＴＦＴ製造装置本体に透明絶縁基板１等の被処理体を導入し、所定の処理が施された被処理体を取り出すための導入部２ｄとが、搬送装置２ｅが設置された搬送部２ｆの周りに配置されてなっている。
搬送部２ｆと、半導体成膜部２ａ、絶縁体成膜部２ｂ、レーザ照射部２ｃ及び導入部２ｄとの間は、それぞれシャッタ２ｐ、２ｑ、２ｒ、２ｓによって開閉可能に仕切られ、搬送装置２ｅによって、搬送部２ｆと、半導体成膜部２ａ、絶縁体成膜部２ｂ、レーザ照射部２ｃ及び導入部２ｄとの間で、被処理体の搬送が行われる。また、導入部２ｄには、シャッタ２ｔによって開閉可能な被処理体のＴＦＴ製造装置本体への搬出入口が設けられている。
【００２４】
透明絶縁基板１をＴＦＴ製造装置２内に導入した後、同図（ｂ）に示すように、絶縁体成膜部２ｂにおいて、透明絶縁基板１上にプラズマ増速化学気相成長法（以下、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法という）によって、例えば膜厚１０００［Å］（１００［ｎｍ］）の酸化シリコン（ＳｉＯ２）からなる下地保護膜３を形成する。この下地保護膜３は、透明絶縁基板１から重金属等の不純物が拡散して析出することを防止するために設けられる。
この例では、圧力（真空度）１５０［Ｐａ］、基板温度３５０［℃］で、原料ガスとして、ＳｉＨ４を２００［ｓｃｃｍ］（standard cubic centimeter per minute）、すなわち、標準状態換算時で２００［ｃｃ／ｍｉｎ］（２００［ｃｍ３／ｍｉｎ］）、Ｎ２Ｏを３０００［ｓｃｃｍ］、Ｈｅを１００［ｓｃｃｍ］導入し、ＲＦ（Ragio Frequency）電源の出力を１０００［Ｗ］として成膜を行う。
【００２５】
次に、同図（ｃ）に示すように、下地保護膜３が形成された透明絶縁基板１を半導体成膜部２ａに移し、下地保護膜３の成膜に連続して、下地保護膜３上に、ＰＥＣＶＤ法によって例えば膜厚５００［Å］（５０［ｎｍ］）のアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜４を形成する。
この例では、圧力５０［Ｐａ］、基板温度４００［℃］で、原料ガスとして、ＳｉＨ４を１４０［ｓｃｃｍ］、Ａｒを８０［ｓｃｃｍ］導入し、ＲＦ電源の出力を１２０［Ｗ］として成膜を行う。
次に、下地保護膜３及び半導体膜４が形成された透明絶縁基板１を、５００［℃］で１０［ｍｉｎ］間保持することによって、脱水素化処理を施す。
次に、同図（ｄ）に示すように、レーザ照射部２ｃにおいて、アモルファスシリコンからなる半導体膜４にエキシマレーザ光Ａをスキャン照射し、多結晶化してポリシリコン（ｐ−Ｓｉ）からなる半導体膜５を形成する。
この例では、エキシマレーザ光Ａのエネルギ密度は例えば４００［ｍＪ／ｃｍ２］、スキャン重ね率をビーム幅の９０［％］とする。
【００２６】
次に、同図（ｅ）に示すように、絶縁体成膜部２ｂにおいて、ポリシリコンからなる半導体膜５上に、ＰＥＣＶＤ法によって、例えば膜厚２００［Å］（２０［ｎｍ］）の酸化シリコンからなる第１ゲート酸化膜（第１の絶縁膜）６を形成する。
この例では、圧力１１０［Ｐａ］、基板温度３８０［℃］で、原料ガスとして、ＴＥＯＳを１８０［ｓｃｃｍ］、Ｏ２を３５００［ｓｃｃｍ］、Ｈｅを１００［ｓｃｃｍ］導入し、ＲＦ電源の出力を１０００［Ｗ］として成膜を行う。
次に、半導体膜５及び第１ゲート酸化膜６のアイランド形成工程を実施する。
すなわち、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１をＴＦＴ製造装置２から取り出し、第１ゲート酸化膜６の表面に所定のマスクパターンのレジストマスクを形成し、フォトリソグラフィ技術を用い、ポリシリコンからなる半導体膜５及び第１ゲート酸化膜６を、まとめてドライエッチング法によってエッチングして、島状にパターニングし、同図（ｆ）に示すように、アイランド部７を形成する。
【００２７】
この例では、アイランド部７を形成する際に、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング速度）を途中で変更し、エッチング条件を２段階に分けてエッチングを行う。
すなわち、第１ゲート酸化膜６のエッチングと、ポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとについては、上記選択比を例えば１とし、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングについては、上記選択比を例えば２０とする。
【００２８】
このアイランド形成工程におけるエッチング開始からエッチング停止間際までの大半の部分のエッチング、すなわち、第１ゲート酸化膜６のエッチングと、ポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとを行う際の選択比は、酸化シリコン及びポリシリコンを迅速にエッチングしつつ、従来技術の項で述べたオーバーハング部の形成を抑制するためのエッチング条件として設定される。
また、このアイランド形成工程における選択比変更後エッチング停止までの残り部分の仕上げのエッチング、すなわち、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングを行う際の選択比は、ポリシリコンのみをエッチングし、下地保護膜３の酸化シリコンのエッチングを抑制して、従来技術の項で述べたような例えばアンダーカットの発生を回避するためのエッチング条件として設定される。
これによって、従来技術と比較してオーバーハング部の形成は抑制されるが、僅かな突出は認められる。すなわち、同図（ｆ）に示すように、第１ゲート酸化膜６の側端面と半導体膜５の側端面とが揃わずに、第１ゲート酸化膜６の端部が半導体膜５の側端面の位置から２［μｍ］程度突出して庇状のオーバーハング部８が形成される。このオーバーハング部８は、この直後に実施される洗浄・オーバーハング部除去工程で洗浄と同時に除去されることとなる。
【００２９】
次に、洗浄・オーバーハング部除去工程を、スピン洗浄装置９を用いて実施する。スピン洗浄装置９は、図４に示すように、アイランド部７が形成された透明絶縁基板１０を真空吸着する基板チャック９ａと、基板チャック９ａを回転軸の周りに回転駆動するためのＡＣサーボモータ９ｂと、洗浄液を滴下するためのディスペンサ部９ｃとを有している。
このスピン洗浄装置９によって、アイランド部７が形成された透明絶縁基板１０を洗浄液としてフッ化水素酸（ＨＦ）水溶液を用いてスピン洗浄し、塵を除去するとともに、オーバーハング部８を除去する。ここで、洗浄条件、すなわち、フッ化水素酸水溶液の濃度、滴下時間、及び透明絶縁基板１の回転数（回転速度）を最適な条件に設定する。
例えば、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１の上から濃度１［％］のフッ化水素酸水溶液を３０［ｓｅｃ］の間滴下しながら、透明絶縁基板１を２００［ｒｐｍ］の回転数で回転させて、スピン洗浄を行う。
【００３０】
もし、フッ化水素酸水溶液の濃度、滴下時間、及び透明絶縁基板１の回転数のうち、滴下時間のみ４０［ｓｅｃ］と変更した場合は、第１ゲート酸化膜６は全て除去される。また、フッ化水素酸水溶液の濃度のみ３［％］と変更した場合も第１ゲート酸化膜６は全て除去される。
また、例えばフッ化水素酸水溶液の濃度、及び滴下時間を同一にした状態で、透明絶縁基板１の回転数を２００［ｒｐｍ］よりも低下させると、洗浄液としてのフッ化水素酸水溶液が透明絶縁基板１上に滞留しがちとなり、第１ゲート酸化膜６のエッチレートが増加するもの、塵の除去効果が低下してしまう。
逆に、回転速度が大きくなると、塵の除去効果が向上するものの、エッチレートが低下し、かつ、透明絶縁基板１外に排出された洗浄液が装置内壁９ｄで跳ね返って塵とともに透明絶縁基板１に戻り再付着してしまう。さらに、このために、透明絶縁基板１の周縁部において、エッチレートが高くなり、基板内でのエッチレートの均一性が損なわれる。
【００３１】
このように、洗浄条件を最適に選択することによって、同図（ｇ）に示すように、オーバーハング部８が除去され、第１ゲート酸化膜６の端面は半導体膜５の側端面から中心部に向かって略３［μｍ］後退する。
また、成膜時の第１ゲート酸化膜６の膜厚と上記洗浄条件とによって、第１ゲート酸化膜６は、少なくとも、後に実施される工程で形成されるゲート電極１２の直下の領域、すなわち、半導体膜５のチャネルとして機能することとなる領域の直上の領域に、所定の厚さ（この例では、略３０［Å］（３［ｎｍ］）で残存するようにエッチングがなされる。
【００３２】
次に、図２（ａ）に示すように、半導体膜５及び第１ゲート酸化膜６が形成された透明絶縁基板１の上に、ＰＥＣＶＤ法によって、例えば膜厚６００［Å］（６０［ｎｍ］）の第２ゲート酸化膜（第２の絶縁膜）１１を形成する。これによって、ポリシリコンからなる半導体膜５は、側面部も表面部と同様に酸化シリコン膜によって覆われ、確実に電気的絶縁性が保れる。
次に、第２ゲート酸化膜１１の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｂ）に示すように、第２ゲート酸化膜１１上にゲート電極１２を形成する。
次に、ゲート電極１２をマスクとして、ポリシリコンからなる半導体膜５にリンイオン等の不純物イオンを導入して、同図（ｃ）に示すように、ソース・ドレイン領域１３を形成する。
次に、同図（ｄ）に示すように、ＰＥＣＶＤ法によって、酸化シリコンからなる層間絶縁膜１４を形成する。
次に、同図（ｅ）に示すように、コンタクトホールを形成した後、ソース・ドレイン領域１３に接続するソース・ドレイン電極１５を形成する。
【００３３】
こうして、トップゲート型のＴＦＴ１６が多数形成された透明絶縁基板１を得る。これらのＴＦＴ１６は、例えば透過型の液晶表示装置のアクティブマトリックスにおけるスイッチング素子や駆動回路の一部として用いられる。ＴＦＴ１５は、スイッチング素子として用いられる場合は、そのゲート電極１１は走査線に接続され、一方のソース・ドレイン電極１４は信号線に接続される。
また、上記ＴＦＴ１６が形成された透明絶縁基板１においてキャリア移動度を測定したところ、平均値で、３２０［ｃｍ２／Ｖｓ］という良好な結果が得られた。また、移動度の透明絶縁基板１内でのばらつきの少なさ（均一性）を評価するために、標準偏差／平均値を算出すると、５［％］以下という結果が得られた。また、歩留りは９９［％］以上を達成した。
【００３４】
このように、この例の構成によれば、洗浄・オーバーハング部除去工程で、スピン洗浄装置９を用いて、アイランド形成工程で形成されたオーバーハング部８を確実に除去することができるので、歩留りを向上させることができる。
しかも、半導体膜４とこの半導体膜４を保護する機能も有する第１ゲート酸化膜６とをまとめてエッチングしてアイランド部を形成し、清浄なポリシリコンと酸化シリコンとの界面を形成することができるので、高キャリア移動度化及びその高均一化を達成することができる。
また、透明絶縁基板１上へ下地保護膜３を成膜する工程からポリシリコンからなる半導体膜４が形成された透明絶縁基板１へ第１ゲート酸化膜６を成膜する工程までは、ＴＦＴ製造装置２内で、透明絶縁基板１を外気に触れさせることなく実施されるので、特に、ポリシリコンと酸化シリコンとの界面を清浄に保つことができる。
また、洗浄・オーバーハング部除去工程で、洗浄と同時にオーバーハング部８の除去ができるので、オーバーハング部８除去のみのための特別な工程はもちろん余分な時間を費やすことがない。このため、ＴＦＴ製造に要する時間を短縮することができる。
【００３５】
◇第２実施例
図５は、この発明の第２実施例であるＴＦＴの製造方法を説明するための工程図である。
この例が上述した第１実施例と大きく異なるところは、ＴＦＴ製造装置内で透明絶縁基板への成膜及びレーザー照射を外気に晒すことなく行ったのに対して、透明絶縁基板への成膜とレーザー照射とを別々の装置内で行う点、及び洗浄・オーバーハング部除去工程でスピン洗浄に代えてアイランド部が形成された透明絶縁基板をフッ化水素酸溶液に浸漬させるのみとした点である。
これ以外の構成は、上述した第１実施例の構成と略同一であるので、その説明を簡略にする。
この例では、透明絶縁基板への下地保護膜及び半導体膜の成膜は、減圧化学気相成長法（以下、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法という）を用いたＬＰＣＶＤ装置によって、アイランド部が形成された透明絶縁基板への第１ゲート酸化膜の成膜は、ＰＥＣＶＤ法を用いたＰＥＣＶＤ装置によって、それぞれ実施する。また、ポリシリコンからなる半導体膜を形成するためのアモルファスシリコンからなる半導体膜へのレーザ照射は、専用のレーザ照射装置を用いて実施する。
【００３６】
この例の、ＴＦＴの製造方法では、まず、図５（ａ）に示すように、超音波洗浄等によって清浄化した例えばガラス製の透明絶縁基板（例えば、コーニングジャパン株式会社製＃１７３７等）２１を用意する。
次に、ＬＰＣＶＤ装置において、透明絶縁基板２１上にＬＰＣＶＤ法によって、例えば膜厚１５００［Å］（１５０［ｎｍ］）の酸化シリコンからなる下地保護膜２２を形成する。
【００３７】
次に、下地保護膜２２上に、ＬＰＣＶＤ法によって例えば膜厚５００［Å］（５０［ｎｍ］）のアモルファスシリコンからなる半導体膜を形成する。
この例では、圧力１０［Ｐａ］、基板温度４５０［℃］で、原料ガスとして、Ｓｉ２Ｈ６を２００［ｓｃｃｍ］導入して成膜を行う。
次に、レーザ照射装置において、アモルファスシリコンからなる半導体膜にエキシマレーザ光をスキャン照射し、多結晶化してポリシリコンからなる半導体膜２３を形成する。
この例では、エキシマレーザ光のエネルギ密度は例えば４１０［ｍＪ／ｃｍ２］、スキャン重ね率をビーム幅の９０［％］とする。
【００３８】
次に、半導体膜２３が形成された透明絶縁基板２１を、レーザ照射装置から取り出して、ＲＣＡ洗浄処理及びＨＦ洗浄処理を施した。すなわち、洗浄液として、ＮＨ４ＯＨ溶液とＨ２Ｏ２溶液とＨ２Ｏとの所定の混合比での混合液、又はＨＣｌ溶液とＨ２Ｏ２溶液とＨ２Ｏとの所定の混合比での混合液を用いて、例えば７５〜８５［℃］で、１０〜２０［ｍｉｎ］の間洗浄し、この後、洗浄液としてフッ化水素酸（ＨＦ）水溶液を用いて洗浄する。
次に、上記洗浄処理後１０［ｍｉｎ］以内に、ＰＥＣＶＤ装置において、ポリシリコンからなる半導体膜２３上に、ＰＥＣＶＤ法によって、例えば膜厚１００［Å］（１０［ｎｍ］）の酸化シリコンからなる第１ゲート酸化膜２４を形成する。
次に、第１ゲート酸化膜２４の表面に所定のマスクパターンのレジストマスクを形成し、フォトリソグラフィ技術を用い、ポリシリコン膜からなる半導体膜２３及び第１ゲート酸化膜２４をまとめてエッチングして、島状にパターニングし、同図（ｂ）に示すように、アイランド２５を形成する。
【００３９】
この例でも、アイランド２５を形成する際に、ポリシリコンと酸化シリコンとの選択比（ポリシリコンのエッチング速度／酸化シリコンのエッチング）を途中で変更し、エッチング条件を２段階に分けてエッチングを行う。
すなわち、第１ゲート酸化膜２４のエッチングと、ポリシリコンからなる半導体膜２３の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチングとについては、上記選択比を例えば１とし、半導体膜２３の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチングについては、上記選択比を例えば２０とする。
この例では、同図（ｂ）に示すように、第１ゲート酸化膜２４の側端面と半導体膜２３の側端面とが揃わずに、第１ゲート酸化膜２４の端部が半導体膜２３の側端面から１［μｍ］程度突出してなるオーバーハング部２６が形成される。
【００４０】
次に、アイランド部２５が形成された透明絶縁基板２１に、ＲＣＡ洗浄処理を施した後、濃度０．５［％］のフッ化水素酸水溶液に１０「ｓｅｃ」浸漬して洗浄し、塵を除去するとともに、オーバーハング部２６を除去する。
これによって、同図（ｃ）に示すように、オーバーハング部２６が除去され、第１ゲート酸化膜２４の側端面は半導体膜２３の側端面から中心部に向かって略０．５［μｍ］後退する。
また、第１ゲート酸化膜２４は、少なくとも、後に実施される工程で形成されるゲート電極２８の直下の領域、すなわち、半導体膜２３のチャネルとして機能することとなる領域の直上の領域に、所定の厚さ（この例では、略５０［Å］（５［ｎｍ］）で残存するようにエッチングがなされる。
【００４１】
次に、同図（ｄ）に示すように、半導体膜２３及び第１ゲート酸化膜２４が形成された透明絶縁基板２１の上に、ＰＥＣＶＤ法によって、第２ゲート酸化膜２７を形成する。次に、第２ゲート酸化膜２７の上からタンタル等からなる導電膜をスパッタ法等によって形成した後、フォトリソグラフィ技術を用いて、パターニングし、同図（ｅ）に示すように、第２ゲート酸化膜２７上のゲート電極２８を形成する。
次に、ゲート電極２８をマスクとして、ポリシリコンからなる半導体膜２３にリンイオン等の不純物イオンを導入して、同図（ｅ）に示すように、ソース・ドレイン領域２９を形成する。
次に、同図（ｆ）に示すように、ＰＥＣＶＤ法によって、酸化シリコンからなる層間絶縁膜３１を形成する。
次に、コンタクトホールを形成した後、ソース・ドレイン領域２９に接続するソース・ドレイン電極３２を形成する。
【００４２】
上記ＴＦＴが形成された透明絶縁基板２１についてキャリア移動度を測定したところ、平均値で、２９０［ｃｍ２／Ｖｓ］という良好な結果が得られた。また、キャリア移動度の透明絶縁基板２１内でのばらつきの少なさ（均一性）を評価するために、標準偏差／平均値を算出すると、５［％］以下という結果が得られた。また、歩留りは９９［％］以上を達成した。
【００４３】
この例の構成によれば、上述した第１実施例と略同様の効果を得ることができる。
加えて、透明絶縁基板への成膜とレーザー照射とを同一の装置で実施可能なＴＦＴ製造装置に代えて、別々の装置によって、成膜及びレーザー照射を実施するようにしたので、製造装置を安価に構成することができる。
【００４４】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の実施例では、この発明のＴＦＴを液晶表示装置のスイッチング素子等として用いる場合について述べたが、液晶表示装置に限らず、有機ＥＬ表示装置等において適用するようにしても良い。
また、上述の第１実施例では、好ましい例として、濃度１［％］のフッ化水素酸水溶液を３０［ｓｅｃ］の間滴下しながら、透明絶縁基板１を２００［ｒｐｍ］の回転数で回転させて、スピン洗浄を行う場合について述べたが、洗浄条件としては、これに限らず、例えば、濃度０．０１［％］のフッ化水素酸水溶液を６０［ｓｅｃ］の間滴下しても良いし、濃度１０［％］のフッ化水素酸水溶液を１［ｓｅｃ］の間滴下しても良く、適宜変更が可能である。これによっても、オーバーハング部８を除去して、歩留りを向上させることができる。
また、回転数もフッ化水素酸水溶液の濃度やを滴下時間を同一として、２００［ｒｐｍ］に限らず、例えば数１０パーセントの範囲で変更しても良いし、濃度、滴下時間との組合わせて、適宜変更しても良い。
また、洗浄条件は、第１ゲート酸化膜６の膜厚等に応じて設定される。
【００４５】
また、洗浄液としてフッ化水素酸水溶液を用いる場合について述べたが、例えば、緩衝液としてＮＨ４Ｆを用いたバッファードフッ化水素酸水溶液を用いるようにしても良い。
また、エッチング条件、成膜条件についても、上述したものに限るものではなく、例えば、第１ゲート酸化膜６のエッチング、及びポリシリコンからなる半導体膜５の表面から略４００［Å］（４０［ｎｍ］）までの深さの領域のエッチング時の選択比と、半導体膜５の表面から略４００［Å］（４０［ｎｍ］）より深い領域のエッチング時の選択比は、それぞれ、１、２０に限らず、適宜変更しても良いし、第１ゲート酸化膜６及び半導体膜５の膜厚等に応じて設定される。
【００４６】
また、上述の第２実施例では、好ましい例として、濃度０．５［％］のフッ化水素酸水溶液に１０［ｓｅｃ］の間浸漬して洗浄する場合について述べたが、フッ化水素酸水溶液の濃度及び浸漬時間についても、適宜変更可能であり、第１ゲート酸化膜６の膜厚等に応じて最適に設定される。例えば、濃度０．０１［％］のフッ化水素酸水溶液に６０［ｓｅｃ］の間浸漬させても良いし、濃度１０［％］のフッ化水素酸水溶液に１［ｓｅｃ］の間浸漬させても良い。
また、上述した実施例において、第１及び第２ゲート絶縁膜を、酸化シリコンに代えて、例えば窒化シリコンを堆積させて成膜するようにしても良い。
また、ゲート電極をタンタルに代えてアルミニウムや、クロム、モリブデン等の金属を用いて構成するようにしても良い。
また、半導体膜を、ポリシリコンに代えて、アモルファスシリコンを用いて形成しても良く、この場合も、オーバーハング部を確実に除去することができる。
【００４７】
【発明の効果】
以上説明したように、この発明の構成によれば、ゲート電極が形成されることとなる領域の下方の対応する第１の絶縁膜領域は少なくとも残る態様で、アイランド形成工程で形成されるオーバーハング部を確実に除去することができるので、歩留りを向上させることができる。
しかも、清浄なポリシリコンと酸化シリコンとの界面を形成することができるので、高キャリア移動度化及びその高均一化を達成することができる。
また、少なくとも、アニール工程の開始時から上記第１の絶縁膜形成工程の終了時までの間は、外気から隔離された状態で処理を行うことによって、特に、多結晶半導体膜と酸化シリコン膜との界面を清浄に保つことができる。
また、洗浄工程において、同時にオーバーハング部の除去を行うことによって、オーバーハング部除去のみのための特別な工程はもちろん余分な時間を費やすことがない。このため、ＴＦＴ製造に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例であるＴＦＴの製造方法を説明するための工程図である。
【図２】 同ＴＦＴの製造方法を説明するための工程図である。
【図３】 同ＴＦＴを製造するために用いられ、透明絶縁基板への成膜及びレーザー照射が行われるＴＦＴ製造装置の概略構成を示す図である。
【図４】 同ＴＦＴを製造するために用いられるスピン洗浄装置の概略構成を示す図である。
【図５】 この発明の第２実施例であるＴＦＴの製造方法を説明するための工程図である。
【図６】 従来技術を説明するための説明図である。
【図７】 従来技術を説明するための説明図である。
【符号の説明】
１ 透明絶縁基板（基板）
３ 下地保護膜
４、５ 半導体膜
６ 第１ゲート絶縁膜（第１の絶縁膜）
７ アイランド部（アイランド）
８ オーバーハング部
１１ 第２ゲート絶縁膜（第２の絶縁膜）
１２ ゲート電極
１６ ＴＦＴ（薄膜トランジスタ）
Claims (11)
- 基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記半導体膜及び前記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、前記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法であって、
前記アイランド形成工程を実施した後に、前記アイランドを構成する前記第１の絶縁膜の側端部が前記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去するオーバーハング部除去工程を含み、該オーバーハング部除去工程を実施した後に、前記第２の絶縁膜形成工程を実施し、かつ、
前記オーバーハング部除去工程では、前記第１の絶縁膜のうち、前記ゲート電極形成工程で前記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、前記オーバーハング部を除去することを特徴とする薄膜トランジスタの製造方法。 - 前記オーバーハング部除去工程では、化学洗浄液を用いて前記オーバーハング部を除去することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
- 前記オーバーハング部除去工程では、前記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で前記アイランドが形成された前記基板を洗浄することによって、前記オーバーハング部を除去することを特徴とする請求項２記載の薄膜トランジスタの製造方法。
- 基板上に形成された半導体膜上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記半導体膜及び前記第１の絶縁膜を島状にパターニングしてアイランドを形成するアイランド形成工程と、前記アイランドが形成された前記基板を清浄化する洗浄工程と、前記アイランド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の絶縁膜上にゲート電極を形成するゲート電極形成工程とを含む薄膜トランジスタの製造方法であって、
前記洗浄工程では、前記第１の絶縁膜のうち、前記ゲート電極形成工程で前記ゲート電極が形成されることとなる領域の下方の対応する領域は少なくとも残る態様で、洗浄処理と同時に前記アイランドを構成する前記第１の絶縁膜の側端部が前記半導体膜の側端部上方に庇状に形成されたオーバーハング部を除去することを特徴とする薄膜トランジスタの製造方法。 - 前記洗浄工程では、化学洗浄液を用いて前記オーバーハング部を除去することを特徴とする請求項４記載の薄膜トランジスタの製造方法。
- 前記洗浄工程では、前記化学洗浄液として０．０１％以上１０％以下の濃度のフッ化水素酸水溶液を用いて、１秒以上６０秒以下の時間で前記アイランドが形成された前記基板を洗浄することによって、前記オーバーハング部を除去することを特徴とする請求項５記載の薄膜トランジスタの製造方法。
- 前記半導体膜は、多結晶半導体からなることを特徴とする請求項１乃至６のいずれか１に記載の薄膜トランジスタの製造方法。
- 前記基板上に非単結晶半導体からなる半導体膜を形成する非単結晶半導体膜形成工程と、アニール処理を施こすことによって、前記非単結晶半導体からなる半導体膜を結晶化して前記多結晶半導体からなる前記半導体膜を形成するアニール工程とからなる半導体膜形成工程を含むことを特徴とする請求項７記載の薄膜トランジスタの製造方法。
- 前記非単結晶半導体は非晶質半導体であることを特徴とする請求項８記載の薄膜トランジスタの製造方法。
- 前記アニール工程では、前記非単結晶半導体からなる半導体膜にレーザ光を照射することによって、前記多結晶半導体からなる前記半導体膜を形成することを特徴とする請求項８又は９記載の薄膜トランジスタの製造方法。
- 少なくとも、前記アニール工程の開始時から前記第１の絶縁膜形成工程の終了時までの間は、外気から隔離された状態で所定の処理がなされることを特徴とする請求項８、９又は１０記載の薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146918A JP4243455B2 (ja) | 2002-05-21 | 2002-05-21 | 薄膜トランジスタの製造方法 |
| KR1020030031832A KR100552219B1 (ko) | 2002-05-21 | 2003-05-20 | 박막 트랜지스터 제조 방법 |
| TW092113703A TWI239104B (en) | 2002-05-21 | 2003-05-21 | Method of manufacturing thin film transistor |
| CNB031378196A CN1212654C (zh) | 2002-05-21 | 2003-05-21 | 薄膜晶体管的制造方法 |
| US10/444,288 US7011996B2 (en) | 2002-05-21 | 2003-05-22 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146918A JP4243455B2 (ja) | 2002-05-21 | 2002-05-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338506A JP2003338506A (ja) | 2003-11-28 |
| JP4243455B2 true JP4243455B2 (ja) | 2009-03-25 |
Family
ID=29705749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002146918A Expired - Fee Related JP4243455B2 (ja) | 2002-05-21 | 2002-05-21 | 薄膜トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7011996B2 (ja) |
| JP (1) | JP4243455B2 (ja) |
| KR (1) | KR100552219B1 (ja) |
| CN (1) | CN1212654C (ja) |
| TW (1) | TWI239104B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611886B1 (ko) * | 2004-06-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 |
| KR100635567B1 (ko) * | 2004-06-29 | 2006-10-17 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
| US20060088962A1 (en) * | 2004-10-22 | 2006-04-27 | Herman Gregory S | Method of forming a solution processed transistor having a multilayer dielectric |
| US7374984B2 (en) * | 2004-10-29 | 2008-05-20 | Randy Hoffman | Method of forming a thin film component |
| JP4513564B2 (ja) * | 2004-12-28 | 2010-07-28 | 富士電機システムズ株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| US7768080B2 (en) * | 2007-07-30 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | Multilayer dielectric |
| JP5499525B2 (ja) * | 2009-06-15 | 2014-05-21 | 大日本印刷株式会社 | 半導体装置の製造方法及び表示装置 |
| KR101880721B1 (ko) * | 2011-06-21 | 2018-07-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치 |
| TWI419336B (zh) * | 2011-08-26 | 2013-12-11 | Au Optronics Corp | 半導體元件及其製作方法 |
| WO2018198863A1 (ja) * | 2017-04-28 | 2018-11-01 | 東京エレクトロン株式会社 | 塗布処理装置、塗布処理方法及び光学膜形成装置 |
| JP7398969B2 (ja) | 2019-03-01 | 2023-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置および記憶媒体 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2566583B1 (fr) * | 1984-06-22 | 1986-09-19 | Thomson Csf | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede |
| DE69115118T2 (de) * | 1990-05-17 | 1996-05-30 | Sharp Kk | Verfahren zum Herstellen eines Dünnfilm-Transistors. |
| US5039621A (en) * | 1990-06-08 | 1991-08-13 | Texas Instruments Incorporated | Semiconductor over insulator mesa and method of forming the same |
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH0964364A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | 半導体装置の製造方法 |
| US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6673126B2 (en) * | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| KR100430950B1 (ko) | 1998-09-01 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP5020428B2 (ja) * | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| US6737302B2 (en) * | 2001-10-31 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
-
2002
- 2002-05-21 JP JP2002146918A patent/JP4243455B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 KR KR1020030031832A patent/KR100552219B1/ko not_active IP Right Cessation
- 2003-05-21 TW TW092113703A patent/TWI239104B/zh not_active IP Right Cessation
- 2003-05-21 CN CNB031378196A patent/CN1212654C/zh not_active Expired - Fee Related
- 2003-05-22 US US10/444,288 patent/US7011996B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040005743A1 (en) | 2004-01-08 |
| KR20030091690A (ko) | 2003-12-03 |
| TWI239104B (en) | 2005-09-01 |
| CN1212654C (zh) | 2005-07-27 |
| US7011996B2 (en) | 2006-03-14 |
| JP2003338506A (ja) | 2003-11-28 |
| TW200408135A (en) | 2004-05-16 |
| KR100552219B1 (ko) | 2006-02-14 |
| CN1461048A (zh) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| JP4243455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0555570A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR101127533B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| US6716768B2 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| US6482682B2 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0685258A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3279280B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100498629B1 (ko) | 액정표시장치의제조방법 | |
| JP2005072350A (ja) | 半導体装置、その製造方法および回路の製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2863851B2 (ja) | 半導体装置の作製方法 | |
| KR100611221B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그의 제조 방법 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| KR100599926B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치 | |
| JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0831765A (ja) | 薄膜トランジスタの製造方法 | |
| JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08288518A (ja) | 半導体装置の製造方法 | |
| JP2007165774A (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| JPH10163499A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |