JPH08288518A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 レジストパターンと結晶シリコン膜との界
面、後者とゲート絶縁膜との界面等に存在する汚染性不
純物イオンを極力低減し、安定な素子特性をもつ半導体
装置を提供する。 【構成】 絶縁基板１上に結晶シリコン膜２を形成する
工程と、これを島状にパターニングする工程と、これに
より形成された島状の膜２内に半導体素子を形成する工
程とを含む半導体装置の製造方法において、膜２形成の
後、素子形成工程に先立ち、膜表面をリンケイ酸ガラス
膜３で被覆する工程と、膜３表面にレジストパターン４
を形成する工程と、膜３内に不純物を偏析せしめるよう
に基板を加熱する工程と、パターン４をマスクとして膜
３及び膜２を順次エッチング除去し島状の結晶シリコン
領域を形成する工程と、パターン４を剥離除去する工程
とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、絶縁性基板上に薄膜トランジスタによる
周辺回路を内蔵した液晶ディスプレイ、イメージスキャ
ナーなどの画像入出力装置に適用される薄膜トランジス
タに用いられる結晶シリコン薄膜のパターニングに関す
る。

【０００２】

【従来の技術】従来、液晶ディスプレイやイメージスキ
ャナーなどの画像入出力装置に適用されるスイッチング
素子としては、薄膜積層構造の薄膜トランジスタ（ＴＦ
Ｔ）が用いられている。従来の薄膜トランジスタは、図
１０に示すように絶縁性基板１１上に堆積された半導体
膜をパターニングして島状の半導体層１２を形成し、こ
の半導体層１２上にゲート絶縁膜１３およびゲート電極
１４を形成し、ゲート電極１４の下方に位置する半導体
層１２をトランジスタのチャネル領域１２ａとし、この
チャネル領域１２ａを挟むようにソース領域およびドレ
イン領域１２ｂを形成し、前記ゲート絶縁膜１３および
層間絶縁膜１５に形成されたコンタクト孔を介してこれ
らソース領域およびドレイン領域１２ｂが配線電極１６
に接続された電界効果型のトランジスタで構成されてい
る。このような薄膜トランジスタの活性層としては、非
晶質シリコン（ａ−Ｓｉ）あるいは、結晶シリコンが用
いられる。ここで結晶シリコンとは、多結晶シリコン
（ｐｏｌｙ−Ｓｉ）および単結晶シリコンをいうものと
する。

【０００３】例えば、多結晶シリコンを活性層とする薄
膜トランジスタにおいては、駆動回路内蔵の画像入出力
装置（A Self-Scanned Light Valve with Poly-Si TFT
Drivers by Low Temperature Process below 600℃ S.
Yamamoto et al.Japan Display 92 Digest pp.565 〜56
8 ）が提案されているが、駆動回路として多結晶シリコ
ン薄膜トランジスタを用いる場合とりわけ重要なこと
は、素子特性の変動がなく長時間にわたって安定に動作
することである。

【０００４】多結晶シリコン薄膜トランジスタ特性の経
時変化の原因としては、多結晶シリコン薄膜中、多結晶
シリコン薄膜とゲート絶縁膜との界面、あるいはゲート
絶縁膜中に存在するキャリアトラップや空間電荷による
と考えられている。このうち、多結晶シリコン薄膜とゲ
ート絶縁膜の界面、あるいはゲート絶縁膜中に存在する
汚染性不純物イオンによる空間電荷は素子への印加電圧
によって移動し再分布するため、素子特性の変動に大き
な影響を与える。以上の点から安定なトランジスタ特性
を有する素子を実現するには、多結晶シリコン薄膜とゲ
ート絶縁膜との界面あるいはゲート絶縁膜中に存在する
汚染性不純物イオンを極力低減することが望ましい。

【０００５】ところで上記画像入出力装置に用いられて
いる従来の多結晶シリコン薄膜トランジスタの製造工程
においては、図１１(a) 乃至(c) にその製造工程図を示
すように、ガラス基板１１上に多結晶シリコン膜１２を
形成したのち、レジストパターンＲを用いて島状に加工
し、レジストパターンＲを剥離した後ゲート絶縁膜１３
を形成する。

【０００６】このような製造方法においては、レジスト
パターン形成時や島状に加工した後のレジスト剥離時に
おいて、多結晶シリコン薄膜表面は、有機系／無機系薬
品に晒される。また、島状に加工された多結晶シリコン
薄膜上にゲート絶縁膜を堆積する際、多結晶シリコン薄
膜の表面洗浄処理や表面の自然酸化膜除去処理を実施す
ることにより表面の清浄化を実施するが、処理後ゲート
絶縁膜堆積装置にセットするまでの間に、清浄化した表
面が大気に晒されることになる。従って、上記島状に加
工された多結晶シリコン薄膜表面上の汚染性不純物は完
全に除去されることなく、ゲート絶縁膜が堆積されてし
まうため、多結晶シリコン薄膜とゲート絶縁膜との界面
部や、ゲート絶縁膜中に汚染性不純物イオンがとりこま
れ、上記素子特性が不安定となる原因となっていた。

【０００７】

【発明が解決しようとする課題】このように、従来の薄
膜トランジスタでは、結晶シリコン膜を島状に加工する
際に、レジストパターンと結晶シリコン膜との界面、結
晶シリコン膜とゲート絶縁膜との界面に存在する汚染性
不純物イオンが残留し、これが素子特性を低下させる原
因となっていた。

【０００８】本発明は前記実情に鑑みてなされたもの
で、レジストパターンと結晶シリコン膜との界面、結晶
シリコン膜とゲート絶縁膜との界面等に存在する汚染性
不純物イオンを極力低減し、安定な素子特性をもつ半導
体装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の第１の特徴は、
絶縁基板上に結晶シリコン膜を形成する結晶シリコン膜
形成工程と、前記結晶シリコン膜を島状にパターニング
するパターニング工程と、前記パターニングによって形
成された島状の結晶シリコン膜内に半導体素子を形成す
る素子形成工程とを含む半導体装置の製造方法におい
て、前記結晶シリコン膜形成工程の後、素子形成工程に
先立ち、結晶シリコン膜表面をリンケイ酸ガラス膜で被
覆する工程と、前記リンケイ酸ガラス膜表面にレジスト
パターンを形成するレジストパターン形成工程と、前記
レジストパターン形成工程前または後に前記リンケイ酸
ガラス内に不純物を偏析せしめるように前記絶縁基板を
加熱する熱処理工程と、前記レジストパターンをマスク
として前記リンケイ酸ガラスおよび前記結晶シリコン膜
を順次エッチング除去し島状の結晶シリコン領域を形成
するエッチング工程と、前記レジストパターンを剥離除
去するレジストパターン除去工程とを含むことにある。

【００１０】望ましくは、前記レジストパターン除去工
程後、前記リンケイ酸ガラスを剥離除去する工程と、こ
れによって露出する前記結晶シリコン膜表面を水素プラ
ズマ処理する水素プラズマ処理工程と、前記水素プラズ
マ処理工程後、前記結晶シリコン膜表面に絶縁膜を形成
する絶縁膜形成工程とを同一新空中で行うことを特徴と
する。

【００１１】また本発明の第２では、ガラス基板上に多
結晶シリコン膜を形成する多結晶シリコン膜形成工程
と、前記多結晶シリコン膜表面をリンケイ酸ガラス膜で
被覆する工程と、前記リンケイ酸ガラス膜表面にレジス
トパターンを形成するレジストパターン形成工程と、前
記レジストパターン形成工程前または後に前記リンケイ
酸ガラス内に不純物を偏析せしめるように前記ガラス基
板を７００℃程度に加熱する熱処理工程と、前記レジス
トパターンをマスクとして前記リンケイ酸ガラスおよび
前記多結晶シリコン膜を順次エッチング除去し島状の多
結晶シリコン領域を形成するエッチング工程と、前記レ
ジストパターンを剥離除去するレジストパターン除去工
程と、前記リンケイ酸ガラスをエッチング除去し、同一
真空中で、リンケイ酸ガラスをエッチング除去すること
によって露出する前記多結晶シリコン膜表面を水素プラ
ズマ処理する水素プラズマ処理工程と、前記水素プラズ
マ処理工程後、同一真空中で前記多結晶シリコン膜表面
にゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲ
ート電極を形成する工程と、前記ゲート電極をマスクと
して前記多結晶シリコン膜内に不純物を注入しソースド
レイン領域を形成しプレーナ型薄膜トランジスタを形成
する工程とを含むことを特徴とする。

【００１２】ここでリンケイ酸ガラスは、Ｐ₂ Ｏ₅ を５
モル％以上含有する酸化シリコン膜を用いると、熱処理
による不純物偏析効果が大きく、望ましい。

【００１３】また、熱処理温度は、高い方が不純物偏析
効果が大きいが、基板の耐性を維持できる条件下で最高
の温度をとるのが望ましい。ガラス基板の場合は７００
℃程度とするのが望ましい。

【００１４】

【作用】本発明によれば、結晶シリコン薄膜を島状に加
工する前にリンケイ酸ガラスで表面を被覆し、熱処理を
行うことにより、結晶シリコン薄膜中およびこれとリン
ケイ酸ガラスとの界面の不純物を偏析させ、結晶シリコ
ン薄膜のパターニング後にレジストパターンおよびこの
リンケイ酸ガラスを除去しているため、不純物残留のな
い良好な結晶シリコン薄膜島領域を得ることが可能とな
る。なお、熱処理をレジストパターンの形成後に行うよ
うにすればさらにレジストパターンとリンケイ酸ガラス
との界面の不純物をも偏析せしめることができ、より良
好な結晶シリコン薄膜島領域を形成することができる。

【００１５】また、望ましくは、レジスト除去後、リン
ケイ酸ガラスを剥離除去し、これによって露出する前記
結晶シリコン膜表面を水素プラズマ処理し、このまま、
同一真空中で前記結晶シリコン膜表面に絶縁膜を形成す
るようにしているため、水素プラズマ処理時の水素は、
この絶縁膜との界面から良好に拡散し、粒界の未結合手
と結合し、シリコン未結合手によるトラップ準位を効率
的に低減することができ、さらなる特性の向上をはかる
ことができる。

【００１６】本発明の第２によれば、ガラス基板上に形
成された多結晶シリコン膜を島状にパターニングし、薄
膜トランジスタを形成する方法に置いて、パターニング
に先立ち、多結晶シリコン膜表面にリンケイ酸ガラスを
形成しこの上層にレジストパターンを形成し、７００℃
程度の熱処理を行い、このリンケイ酸ガラス中に不純物
を偏析せしめたのち、多結晶シリコン膜のエッチングお
よびレジストの除去、リンケイ酸ガラスの剥離を経て、
水素プラズマ処理とゲート絶縁膜の形成を同一真空中で
実行し、薄膜トランジスタを形成するようにしているた
め、不純物を残留を極力抑制し、素子特性の向上をはか
ることが可能となる。

【００１７】

【実施例】以下、本発明について、図面を参照しつつ詳
細に説明する。図１乃至図１０は、本発明実施例の薄膜
トランジスタの製造工程図である。この薄膜トランジス
タの製造工程は、多結晶シリコン膜を島状に加工する際
に、レジストパターンと結晶シリコン膜との界面、結晶
シリコン膜とゲート絶縁膜との界面に存在する汚染性不
純物イオンが残留するのを防止することを企図し、リン
ケイ酸ガラスで被覆して熱処理を行うことと、多結晶シ
リコン膜表面の露呈からゲート絶縁膜の形成までを同一
真空中で行うことを特徴とする。この工程では、（１）
絶縁性のガラス基板１上に形成された多結晶シリコン膜
２を島状にパターニングするに先立ち、この多結晶シリ
コン膜表面を１０モル％のリンを含むリンケイ酸ガラス
３で被覆し、この上にレジストパターンを形成して７０
０℃の熱処理を行い、不純物をこのリンケイ酸ガラス内
に偏析せしめるようにしたこと、および、（２）この多
結晶シリコン膜を島状にパターニングした後、レジスト
パターンおよびリンケイ酸ガラスをエッチング除去する
工程と、エッチングによって露出した多結晶シリコン膜
表面を、水素プラズマ処理する工程と、ゲート絶縁膜を
形成する工程とを同一真空中で実行するようにしたこと
を特徴とする。後は通常の工程で薄膜トランジスタを形
成する。

【００１８】すなわち、図１に示すようにガラス基板１
表面に、減圧ＣＶＤ（ＬＰＣＶＤ）法により、成膜温度
４５０℃、ガス流量：Ｓｉ₂ Ｈ₆ ＝５０sccm、ガス圧：
４０Ｐａの条件で膜厚１００nmとなるように、アモルフ
ァスシリコン膜を堆積し、続いてＫｒＦエキシマレーザ
光（λ＝２４８nm）を２００〜６００mJ/ cm² のエネル
ギー密度で照射して再結晶化せしめ（エキシマレーザ結
晶化法）、多結晶シリコン膜２を形成する。

【００１９】この後常圧ＣＶＤ（ＡＰＣＶＤ）法によ
り、成膜温度４１０℃、ガス流量：ＳｉＨ₄ ：Ｏ₂ ：Ｐ
Ｈ₃ ：Ｎ₂ ＝９００：１１８０：４３０：４０００sccm
の条件でＰ₂ Ｏ₅ を１０モル％含有するリンケイ酸ガラ
ス（ＰＳＧ）３を、ガス圧：４０Ｐａの条件で膜厚３０
０nmとなるように堆積した後、窒素雰囲気中で７００℃
の熱処理を３〜１０時間施すことにより、多結晶シリコ
ン膜形成時の汚染により残留している可動性不純物をリ
ンケイ酸ガラス３中に析出させる（ゲッタリング効
果）。

【００２０】そして図３に示すようにレジストをスピン
コーティング法により、塗布し、フォトリソグラフィに
よりパターニングしてレジストパターン４を形成し、こ
れをマスクとして、リンケイ酸ガラスおよび多結晶シリ
コン膜を同一の島状にエッチングする。

【００２１】そして、レジストパターン４の除去後、図
４に示すように、ＥＣＲプラズマ処理装置において以下
の条件でリンケイ酸ガラスのエッチング処理を行う。す
なわちガス流量：ＣＦ₄ ／Ｈ₂ ＝３０：２sccm、ガス
圧：１Ｐａ，μ波パワー：３００Ｗの条件で、リンケイ
酸ガラス３のエッチングを行い、多結晶シリコン膜２表
面を露出させる。

【００２２】そして図５に示すようにＨ₂ １０sccm、ガ
ス圧：０．０１Ｐａ，μ波パワー：２００Ｗの条件で、
水素プラズマの照射を行い、多結晶シリコン膜表面を水
素終端させる。

【００２３】この後ガスを切り替え、ＥＣＲ−ＣＶＤ法
により、成膜温度２５℃、ガス流量：ＳｉＨ₄ ／Ｏ₂ ＝
３／９sccm、ガス圧：０．０１Ｐａ，μ波パワー：２０
０Ｗの条件で、膜厚１００nmとなるようにゲート絶縁膜
５としてのシリコン酸化膜を堆積する（図６）。ここで
図４乃至図６の工程は同一真空中で実施する。

【００２４】そしてスパッタリング法により、膜厚３５
０nmのタンタル膜を成膜し、フォトリソグラフィ法によ
りパターニングし、ゲート電極６を形成する（図７）。

【００２５】さらにこのゲート電極６をマスクとしてイ
オンドーピングを行い、このゲート電極パターンをマス
クとして、自己整合的にリンイオンを導入し、ｎ型不純
物領域からなるソース・ドレイン領域７を形成する（図
８）。イオン注入条件は５％ＰＨ₃ ／Ｈ₂ を用い、１１
０ＫｅＶ、５×１０¹⁵リン原子／ｃｍ₂ である。そして
さらにドーパントの活性化のために、５００℃の窒素雰
囲気中で１／５時間の熱処理を行う。

【００２６】この後、ＣＶＤ法により層間絶縁膜８とし
て膜厚７００nmのシリコン酸化膜を堆積し、これにコン
タクトホールＨを開口し、コンタクトホールを介してゲ
ート電極およびソース・ドレイン領域にコンタクトする
ようにアルミニウム配線パターン９を形成し、必要に応
じて表面保護膜１０を形成して図９に示すような薄膜ト
ランジスタ装置が完成する。

【００２７】なお、前記実施例ではゲート絶縁膜として
ＥＣＲ−ＣＶＤ法で形成したシリコン酸化膜を用いた
が、これに限定されることなく、基板温度５００℃程度
で熱励起法によって形成したシリコン酸化膜や、基板温
度４００〜５００℃で常圧ＣＶＤ法あるいは減圧ＣＶＤ
法で形成したシリコン酸化膜を用いるようにしてもよい
が、いずれもリンケイ酸ガラスの除去／水素プラズマ処
理／ゲート絶縁膜除去を真空を破ることなく同一チャン
バー内で実行する。また、ゲート絶縁膜は窒化シリコン
膜との多層膜で構成しても良い。

【００２８】また、前記実施例では、ｎ型薄膜トランジ
スタについて説明したが、ｐ型薄膜トランジスタにも適
用可能であることはいうまでもなく、この場合は例えば
５％のＢ₂ Ｈ₆ ／Ｈ₂ を用い４０ｋｅＶ，５×１０¹⁵ボ
ロン原子／ｃｍ² でボロンイオンを注入する。さらに、
上記薄膜トランジスタを用いてＣＭＯＳ構造を形成する
場合には、このリン不純物とボロン不純物の両者の注入
を行うようにする。

【００２９】また、前記実施例では、多結晶シリコン膜
を活性層に用いた場合について説明したが、単結晶シリ
コン膜を用いる場合にも適用可能である。アモルファス
シリコンは高温に弱いため、ゲッタリング効果を得る程
度の熱処理を行うことはできず、あまり有効でない。

【００３０】また、前記実施例では、ゲート電極として
タンタル薄膜を用いたが、タンタル薄膜に限定されるこ
となく、他のタングステンなどの高融点金属をはじめ、
多結晶シリコンなどを用いる場合にも適用可能であり、
さらに他の部分についても前記実施例に限定されること
なく、本発明の趣旨を逸脱することなく適宜変更可能で
ある。

【００３１】

【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置の経時変化の原因となる多結晶シリコン
膜中、多結晶シリコン膜とゲート絶縁膜との界面、ある
いはゲート絶縁膜中等に存在する汚染性不純物イオンを
低減し、信頼性の高い薄膜トランジスタ集積回路などの
半導体装置を形成することが可能となる。

【図面の簡単な説明】

【図１】本発明実施例の薄膜トランジスタの製造工程
図。

【図２】本発明実施例の薄膜トランジスタの製造工程図

【図３】本発明実施例の薄膜トランジスタの製造工程図

【図４】本発明実施例の薄膜トランジスタの製造工程図

【図５】本発明実施例の薄膜トランジスタの製造工程図

【図６】本発明実施例の薄膜トランジスタの製造工程図

【図７】本発明実施例の薄膜トランジスタの製造工程図

【図８】本発明実施例の薄膜トランジスタの製造工程図

【図９】本発明実施例の薄膜トランジスタの製造工程図

【図１０】従来例の薄膜トランジスタを示す図

【図１１】従来例の薄膜トランジスタの製造工程図

【符号の説明】

１ ガラス基板 ２ 多結晶シリコン膜 ３ リンケイ酸ガラス膜 ４ レジストパターン ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース・ドレイン領域 ８ 層間絶縁膜 ９ 配線層 １０ 保護膜 １１ 絶縁性基板 １２ 半導体層 １２ａ チャネル領域 １２ｂ ソース領域およびドレイン領域 １３ ゲート絶縁膜 １４ ゲート電極 １５ 層間絶縁膜 １６ 配線電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｆ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に結晶シリコン膜を形成する
   結晶シリコン膜形成工程と、 前記結晶シリコン膜を島状にパターニングするパターニ
   ング工程と、 前記パターニングによって形成された島状の結晶シリコ
   ン膜内に半導体素子を形成する素子形成工程とを含む半
   導体装置の製造方法において、 前記結晶シリコン膜形成工程の後、素子形成工程に先立
   ち、結晶シリコン膜表面をリンケイ酸ガラス膜で被覆す
   る工程と、 前記リンケイ酸ガラス膜表面にレジストパターンを形成
   するレジストパターン形成工程と、 前記レジストパターン形成工程の前または後に、前記リ
   ンケイ酸ガラス内に不純物を偏析せしめるように前記絶
   縁基板を加熱する熱処理工程と、 前記レジストパターンをマスクとして前記リンケイ酸ガ
   ラスおよび前記結晶シリコン膜を順次エッチング除去し
   島状の結晶シリコン領域を形成するエッチング工程と前
   記レジストパターンを剥離除去するレジストパターン除
   去工程とを含むことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 前記レジストパターン除去工程後、前記
   リンケイ酸ガラスをエッチング除去する工程と、 これによって露出する前記結晶シリコン膜表面を水素プ
   ラズマ処理する水素プラズマ処理工程と、 前記水素プラズマ処理工程後、前記結晶シリコン膜表面
   に絶縁膜を形成する絶縁膜形成工程とを同一真空中で実
   行することを特徴とする請求項１記載の半導体装置の製
   造方法。
3. 【請求項３】 ガラス基板上に多結晶シリコン膜を形成
   する多結晶シリコン膜形成工程と、 前記多結晶シリコン膜表面をリンケイ酸ガラス膜で被覆
   する工程と、 前記リンケイ酸ガラス膜表面にレジストパターンを形成
   するレジストパターン形成工程と、 前記レジストパターン形成工程の前または後に、前記リ
   ンケイ酸ガラス内に不純物を偏析せしめるように前記ガ
   ラス基板を７００℃程度に加熱する熱処理工程と、 前記レジストパターンをマスクとして前記リンケイ酸ガ
   ラスおよび前記多結晶シリコン膜を順次エッチング除去
   し島状の多結晶シリコン領域を形成するエッチング工程
   と前記レジストパターンを剥離除去するレジストパター
   ン除去工程と、 前記リンケイ酸ガラスを剥離除去し、これによって露出
   する前記多結晶シリコン膜表面を水素プラズマ処理する
   水素プラズマ処理工程と、 前記水素プラズマ処理工程後、同一真空中で前記多結晶
   シリコン膜表面にゲート絶縁膜を形成するゲート絶縁膜
   形成工程と、 ゲート電極を形成する工程と、 前記ゲート電極をマスクとして前記多結晶シリコン膜内
   に不純物を注入しソースドレイン領域を形成しプレーナ
   型薄膜トランジスタを形成する工程とを含むことを特徴
   とする請求項１記載の半導体装置の製造方法。