JPH01119049A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板の粗面化方法に係り、特に半導体装置、
金属、・ガラス板などの表面に微細な凹凸を形成するの
に好適な粗面化方法に関する。

〔従来の技術〕

基板の粗面化方法の一例として半導体装置について説明
する。ＬＳＩの高集積化に伴い、素子面積は年々縮小さ
れている。しかし、１トランジスタ、１キヤパシタで構
成されるダイナミックＲＡＭでは、情報蓄積部であるキ
ャパシタ面積の縮小は、情報の記憶機能を損なう結果に
なる。そこで、面積を縮小してもキャパシタの容量を減
少させない工夫が提案されている０例えば特公昭６１−
２３６６１号には、キャパシタ電極に用いる多結晶Ｓｉ
表面の結晶粒界にそった微細な溝によって実効的な表面
積を増やし、容量を増大させたキャパシタ構造が開示さ
れている。また、被加工材表面に凹凸を形成する方法と
して、特開昭６１−１０８１７６には、レジスト中にカ
ーボンブラック粒子を混合し、露光。

現像の後に残っているレジスト部分をマスクとし被加工
材をエツチングする方法が開示されている。

〔発明が解決しようとする問題点〕

上記の従来技術の前者の方法は、多結晶Ｓｉの結晶粒界
を利用して微細溝を形成するため、溝を深くすることに
ついて配慮がされておらず、キャパシタの容量の増大が
望めないという問題があった。キャパシタの容量の増大
には微細で深い溝を高密度でＳｉの表面に形成す必要が
ある。また、上記従来技術の後者の方法は、ホトリソグ
ラフィ技術を用いているため、光学的な解像度に限界が
あり、０．１μｓレベルの凹凸の形成はできないという
問題があった。

本発明の目的は、基板上に微細で深い凹凸を形成する方
法を提供することにある。

〔問題点を解決するための手段〕 上記目的は、互に実質的に相溶性のない少なくとも二種
の材料を基板上に塗布し塗膜とする工程。

一方の材料を該塗膜から除去する工程及び他方の材料を
マスクとして上記基板を加工し、上記基板に微細な凹凸
を形成することを特徴とする粗面化方法により達成され
る。

二種の材料は、互に均一に混合することのない、実質的
に相溶性のないものであればよい。また、二種の材料を
塗膜としたとき、塗膜から除去される特性が異なるもの
がよい、この特性が異なっていれば塗膜から一方のみを
選択的に除去することができる。

一方の材料が塗膜から除去されたとき、他方の材料は、
基板上に塗膜として残ることが必要である。この塗膜は
連続した塗膜であっても、不連続的な塗膜であってもよ
い。例えばポリスチレンビーズを他の材料と混合して塗
膜とし、他の材料を除去したのち加熱すればビーズは軟
化して基板に被着する。このような不連続的な膜であっ
ても本発明に用いることができる。

二種の材料を塗膜にするとき、両者が液状であればサス
ペンション状態として、一方が固体、他方が液体であれ
ばエマルジョン状態として行なうのがよい。

二種の材料は、選択的に除去される方が５〜９５容量％
の範囲で混合されることが好ましく、３０〜７０容量％
の範囲で混合されることがより好ましい。

この量は塗膜としたときの容量である。

一方の材料を固体のまま混合して塗膜とするときは、微
粒子として混合することが好ましい。微粒子の大きさが
、基板に形成する凹凸の大きさと関係するからである。

微粒子の粒径は０．０５〜１０虜の範囲であることが好
ましく、０．０５〜５Ｉ！ｍの範囲であることがより好
ましく、０．０５〜０．３．の範囲であることがさらに
好ましい。

これらの微粒子がほぼ一層になるような塗膜を形成すれ
ば、微粒子の粒径と基板に形成された凹凸の径とはほぼ
同じになる。

塗膜からの一方の材料の除去は、材料の蒸発速度の差、
溶解性の差、分解性の差又は耐エツチング特性の差など
を利用して行なうことができる。

この材料の特性の差というのは、塗膜とした後に。

必要ならば加熱などの処理によって材料を変化させたと
きは、そのときの材料の特性の差である。

二種の材料の組合せの例として、有機のポリマーと焼成
によってＳｉＯ，になる有機ケイ素高分子化合物の例が
ある。有機のポリマーにはホトレジストを用いてもよい
。また、固体の有機物、特に有機ポリマーと上記有機ケ
イ素高分子化合物の組合せも用いられる。さらにまた同
様な固体の有機物又は無機物、例えばＳｉｎ、、Ａｎ、
０３．　Ｓｉ３Ｎ。

などの微粒子、と溶剤との組合せも用いられる。

さらにまた、二種共有機のポリマーであっても一方が水
溶性、他方が非水溶性などの場合、その特性の差を利用
して本発明に用いることができる。

これらは単に一例を挙げたのみであって、これ以外にも
前述の条件を有する二種の材料の組合せは多数存在する
。

〔作用〕

二種の材料を混合し、塗膜とし、一方の材料を選択的に
除去すると、残った塗膜には微細な孔や溝が形成されて
いる。この塗膜をマスクとして工ソチングすると基板表
面には微細で深い凹凸が形成される。

〔実施例〕

以下、実施例により本発明の詳細な説明する。

実施例１ 第１図に本発明の一実施例の工程を示す。基板１上にＣ
ＶＤ法により厚さ０．４μｓの多結晶Ｓｉ２を堆積する
。この上にレジスト３と塗布ガラス（焼成によってＳｉ
ｏ、となる有機ケイ素高分子化合物の溶液、商品名５Ｏ
Ｇ）４を５０容量％ずつの割合で混合したものを約０．
２．の厚さで塗布し、１４０℃の電熱炉内で２０分間ベ
ーキングする。レジストと塗布ガラスは完全には混ざり
合わず、第１図（ａ）に示すように、０．１〜０．２−
の微細な島状に分離している。これをフッ酸水溶液に浸
漬すると塗布ガラス４だけが除去され、第１図（ｂ）に
示す形状になる。第１図（、）は第１図（ｂ）の平面で
ある。島状に残ったレジスト３をマスクにして、多結晶
Ｓｉ２を深さ０．２−ドライエツチングし、０２プラズ
マによりレジストを除去すると、第１図（ｄ）に示すよ
うに多結晶Ｓ１に０．ＩＩＭ程度の微細溝５が網目状に
形成される。多結晶ＳＬのドライエツチングは、周知の
反応性スパッタエッチ装置にＣＣＱ４ガスを用い、ガス
流量１０ｃｃ　／分、圧力０．０３Ｔｏｒｒ、高周波電
力密度０．３Ｗ／ａｍ”で２分間行った。

多結晶Ｓｉ表面の凹凸の密度及び大きさは、レジストと
塗布ガラスの混合比と攪拌の仕方によって変化する。塗
布ガラスが多い程、レジストの島は疎となり、攪拌時間
を長くすることにより微小な島を高密度に形成できる。

本実施例では、フッ酸水溶液によって塗布ガラスを除去
しているが、０２プラズマや現像液によりレジストのみ
を除去したものをマスクとしても同様の結果が得られる
。

本実施例によれば、ホトリソグラフィ法では得られない
０．１−レベルの凹凸が、レジストと塗布ガラスの混合
比及びドライエッチ量を制御することによって形成でき
るという効果がある。

実施例２ 第２図に他の実施例を示す。第２図（ａ）に示すように
多結晶Ｓｉ上にポリスチレンの微粒子３′と塗布ガラス
４を混合した塗膜を０．２−の厚さに形成する。ポリス
チレン微粒子は直径０．２−のものを用いた。１４０℃
２０分のベーキング後、有機物であるポリスチレン粒子
を０２プラズマによって除去すると第２図（ｂ）に示す
ように０．２−径の孔が塗膜に形成される。第２図（ｃ
）は上方から見た形状である。残った塗布ガラス４をマ
スクとして多結晶Ｓｉ２を実施例１と同じ条件で深さ０
．３声ドライエツチングし、塗布ガラスをフッ酸水溶液
によって除去すると第２図（ｄ）の形状の多結晶Ｓｉを
得る。

本実施例では、ポリスチレン微粒子と同じ直径の微細孔
５′が、多結晶Ｓｉ上に形成される。また孔の密度はポ
リスチレン微粒子の混合量によって制御できる。

実施例３ 第３図にさらに他の実施例を示す。０．２戸径のポリス
チレン微粒子３′を分散したメタノールを多結晶Ｓｉ２
上に塗布する。１４０℃の電熱炉中で２０分間ベーキン
グ行うと第３図（ａ）に示すようにポリスチレン微粒子
３′は熱により変形し、多結晶Ｓｉ表面に密着する。こ
れをマスクに多結晶Ｓｉを０．３−の深さだけドライエ
ツチングし、０２プラズマによりポリスチレンを除去す
ると第３図（ｂ）に示す形状の多結晶Ｓｉを得る。ポリ
スチレン微粒子の径に相当する多結晶Ｓｉの円柱５′が
形成されるのが本実施例の特徴である。

実施例４ 本発明をダイナミックＲＡＭのキャパシタに適用した例
を第４図によって説明する。Ｓｉ基板１上に、ＳｉＯ，
から成る素子分離領域６、ゲート酸化膜７、多結晶ＳＬ
ゲート電極８．ソース領域９゜ドレイン領域１０から成
るＭＯＳトランジスタを形成する。

次にソース領域を露出するように開孔を形成し、ＣＶＤ
法により多結晶Ｓｉ２を厚さ０．４−堆積後、多結晶Ｓ
ｉ中に拡散によりリンを導入し第４図（ａ）に示す形状
を得る。

次に実施例１で説明した方法で、多結晶Ｓｉ上にレジス
ト９を第４図（ｂ）のように島状に残し。

多結晶Ｓｉ２をＣＣＬガスでドライエッチして深さ０．
３＃１１の微細Ｗ４５を形成する。多結晶Ｓｉ２を周知
のりソグラフィ及びドライエツチングによりパターニン
グし第１のキャパシタ電極１８を形成する。

微細な凹凸をもつ多結晶ＳＬ２表面に、ＣＶＤ法によっ
てＳｉＯ□のキャパシタ絶縁膜１２を形成後、第２のキ
ャパシタ電極１３を多結晶Ｓｉで形成する。

最後に、Ｓ　ｉｏ、膜１４を全体に堆積し、ドレイン領
域１０上に開孔を設け、Ａｆｉ電極１５を形成し第４図
（Ｑ）に示すメモリセルが完成する。

本実施例では微小な凹凸を設けたことによってその側面
芳容量が増大し、同一平面積のキャパシタに比べ約２倍
の容量が得られた。これによってダイナミックＲＡＭの
信頼性及び集積度の向上が達成された。

実施例５ 次に、高い段差上の多結晶Ｓｉ表面に凹凸を形成する場
合を第５図によって説明する。第５図（ａ）に示すよう
に、基板に高い段差１６があると段の上と下では塗布膜
厚が異なるため凹凸の密度にばらつきが生じる。そこで
、第５図（ｂ）に示すようにレジスト１７を１．５−塗
布して２４０℃５分間のベーキングをし表面を平坦化し
、ついで実施例１で説明した方法でレジスト３と塗布ガ
ラス４を混合、塗布し、この場合は現像によってレジス
トを除く０次に塗布ガラスをマスクとして、０２ガス３
０ｃｃ／分、０．０１Ｔｏｒｒ、６００Ｗの条件でスパ
ッタエッチを行うと、第５図（ｃ）に示す形状を得る。

このレジスト１７をマスクとして、多結晶Ｓｉ２をドラ
イエッチすると、第５図（ｄ）に示すように段差に影響
されず均一な凹凸が形成される。

本実施例では、−旦しシストによって段差を平坦化する
ため、段差によらない凹凸形成ができるという効果があ
る。

〔発明の効果〕

本発明によれば、基板に微細で所望の深さの凹凸が得ら
れるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の工程を示す断面図及び平面
図、第２図は本発明の他の実施例の工程を示す断面図及
び平面図、第３図は本発明のさらに他の実施例の工程を
示す断面ｉ、第４図は本発明のさらに他の実施例の工程
を示す断面図、第５図は本発明のさらに他の実施例の工
程を示す断面図である。 １・・・基板　　　　　　　２・・・多結晶ＳＬ３・・
・レジスト ３′・・・ポリスチレン微粒子 ４・・・塗布ガラス　　　　５・・・微細溝５′・・・
微細孔　　　　　５′・・・円柱６・・・素子分離領域
　　　７・・・ゲート酸化膜８・・・ゲート電極　　　
　９・・・ソース領域１０・・・ドレイン領域　　　１
１・・・Ｓｉｏ。 １２・・・絶縁膜 １３・・・第２のキャパシタ電極 １５・・・Ｍ電極　　　　　　１６・・・段差１７・・
・レジスト １８・・・第１のキャパシタ電極 代理人弁理士　　中　村　純之助 第１図 ５・・−ｆ灯、ｉ１１？溝 第２図 ５′−−一円才主 第４図

Claims (1)

1. 【特許請求の範囲】 １、互に実質的に相溶性のない少なくとも二種の材料を
   基板上に塗布し塗膜とする工程、一方の材料を該塗膜か
   ら除去する工程及び他方の材料をマスクとして上記基板
   を加工し、上記基板に微細な凹凸を形成すことを特徴と
   する粗面化方法。 ２、上記二種の材料の一方は有機のポリマーであり、他
   方は焼成によってＳｉＯ＿２になる有機ケイ素高分子化
   合物である特許請求の範囲第１項記載の粗面化方法。 ３、上記二種の材料の一方は固体の有機のポリマーの微
   粒子であり、他方は焼成によってＳｉＯ＿２になる有機
   ケイ素高分子化合物である特許請求の範囲第１項記載の
   粗面化方法。 ４、上記二種の材料の一方は固体の微粒子であり、他方
   は該微粒子を実質的に溶解しない溶剤である特許請求の
   範囲第１項記載の粗面化方法。