JPH0230175B2 - - Google Patents

Info

Publication number
JPH0230175B2
JPH0230175B2 JP59072253A JP7225384A JPH0230175B2 JP H0230175 B2 JPH0230175 B2 JP H0230175B2 JP 59072253 A JP59072253 A JP 59072253A JP 7225384 A JP7225384 A JP 7225384A JP H0230175 B2 JPH0230175 B2 JP H0230175B2
Authority
JP
Japan
Prior art keywords
resist
pattern
film
layer
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59072253A
Other languages
English (en)
Other versions
JPS60214532A (ja
Inventor
Hideo Akitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59072253A priority Critical patent/JPS60214532A/ja
Priority to US06/721,305 priority patent/US4599137A/en
Publication of JPS60214532A publication Critical patent/JPS60214532A/ja
Publication of JPH0230175B2 publication Critical patent/JPH0230175B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製作における微細なレ
ジストパターンの形成方法に関するものである。
〔従来の技術〕
半導体集積回路は微細加工技術の進歩とともに
飛躍的な高密度化を達成してきている。
256KbDRAMに代表される超LSIでは1ミクロン
台の微細パターンが用いられ、さらにメガビツト
級の超々SLIではサブミクロン加工技術が必須の
ものとして求められている。しかし、このように
極めて微細なパターンを形成する際、従来のリソ
グラフイ技術に依つていたのでは種々の困難さの
生じることが知られている。
まず第1点として、基板表面凹凸の問題があ
る。従来の方法では、基板上にただ一層のレジス
ト膜を塗布し、塗布膜厚などのレジスト膜条件に
応じた最適な露光・現像条件を選択して露光・現
像を行うことにより所定のレジストを形成してい
たが、LSI回路のように極めて微細な多数の凹凸
を有する基板上では、場合により膜厚が変化した
り膜表面に凹凸を生じたりするため、露光・現象
の最適条件が場合により異なつてしまい、微細パ
ターンを基板全面にわたつて均一に高精度に形成
するのが困難であるという問題点があつた。これ
を逃れるためには、レジスト膜厚を凹凸段差に比
べ相当厚くし、場所による膜厚変動率や表面凹凸
をできるだけ緩和する必要がある。しかし、一般
にレジスト膜が厚くなるほど、露光のボケや現像
での膨潤などのため、パターンの解像性が低下し
微細パターンの形成は困難になるので、この方法
はサブミクロパターンには適用できない。
第2点として、レジストの加工耐性の問題があ
る。前述のような微細なレジストパターンをマス
クとして、基板、或は基板上の種々の素子形成用
材料膜を加工するには、旧来の化学薬品を用いた
湿式エツチング法はアンダーカツトを生じるため
使用できず、これに代わつてガスプラズマによ
る、いわゆるドライエツチング法が専ら用いられ
ている。この方法は、マスクパターンに対する加
工パターン寸法の忠実性において極めて優れるも
のであるが、一方において、通常の有機高分子を
主体としたレジスト材料は比較的エツチングされ
やすい傾向がある。このため、加工寸法の忠実性
を最大限に引き出すには、十分にレジスト膜を厚
くしたうえで、微細なパターンを、その側面がな
るべく切り立つよう極力シヤープに形成しなけれ
ばならない。しかし、厚いレジスト膜と微細パタ
ーンとは上述したごとく相反する関係にある。
第3点として、露光技術にかかわる問題があ
る。すなわち、これまでの紫外線などを使つたホ
ト露光法では、波長に依存した回折限界のためサ
ブミクロンパターンの形成は実用上極めて困難と
見られることから、新たな技術として、この制約
のない電子ビーム露光法やX線露光法が期待を集
めている。現在これらの方法で用いいられるレジ
スト材料には種々のものがあるが、実用的な意味
で高解像性と高感度性を共に満たすものは少な
く、例えばポジ型のフルオロブチルメタクリレー
ト・グリシジルメタクリレート共重合体(FBM
−G)など、ごく限られたものしかない。しか
し、この種のレジストは第2点に述べたドライエ
ツチング耐性に関して極めて劣る欠点を有し、実
用上の大きな障害となつていた。
これら従来法の問題点としては、結局、露光と
加工を両立させうるレジスト膜厚の最適値を求め
ることがパターンを微細・高密度化するほど困難
になるということである。
以上のような問題点を除くための方法として、
多層レジスト法が知られている(例えば米国特許
第4244799号明細書参照)。ここでは最も基板的な
二層レジストによるパターン形成方法を図面に基
づいて説明する。第1図a〜bは、この従来の二
層レジストパターン形成方法の工程図である。第
1図に示した工程aにおいて、基板1上に第1レ
ジスト層2を、その表面が基板表面の凹凸にかか
わらず平坦となるように凹凸段差に比し十分厚く
形成し、更にその上に第2レジスト層3を均一な
厚さに形成する。ここでは第2レジスト層として
ポジ型レジストを用いた場合について例示する。
この後工程bにおいて、紫外線又は電子線等の放
射線4で選択的に露光し、第2レジスト層3中に
露光領域5を形成する。続いて工程cにおいて、
この感光領域5を選択的に除去し、所要の第1の
マスクパターン6を形成する。更に工程dにおい
て、第1のマスクパターン6をマスクに第1レジ
スト層2を選択的に除去して所要の第2のマスク
パターン7を形成する。ここで第1レジスト層2
の選択的除去は液体溶媒による湿式処理でも行い
うるが、微細パターンを精度よく形成するにはド
ライエツチング処理に依らなければならない。従
来の方法では純酸素ガスを用いたプラズマアツシ
ヤー処理や反応性イオンエツチング(RIE)など
で第1レジスト層2を選択除去していたが、これ
らの方法では第1レジスト層2の材料と第2のレ
ジスト層3の材料とのエツチング選択性が高々2
〜3倍と小さいため、マスクとして用いる第2レ
ジスト層3の厚さは第1レジスト層2の最大厚さ
の1/2〜1/3となるよう十分厚くする必要があつ
た。このため第2レジスト層3の露光において、
微細パターンの解像が困難になるとう問題があつ
た。なお第1図においては第2レジスト層3とし
てポジ型レジストの場合を示したが、これがネガ
型レジストの場合であつても従来法の問題点は本
質的に変りがない。
また、二層レジスト法におけるエツチング選択
性不足の問題を除くため、三層レジスト法も考え
られている。この方法は、第1、第2レジスト両
層の間に第3の材料からなる中間層を設け、第2
レジスト層3をマスクに前記中間層を、さらに前
記中間層をマスクに第1レジスト層2を別々の工
程でエツチング処理することとし、それぞれの工
程におけるエツチング選択性が十分とれるよう、
前記中間層の材料およびエツチング条件等を選ぶ
ものである。しかし、前述したように、電子ビー
ム露光用などの高感度・高解像性レジストは、ド
ライエツチング耐性が不足するため上記のエツチ
ング選択性要求を満足させるのは実際上難しく、
さらに従来の三層レジスト法はレジストの積層工
程、ドライエツチングによる微細パターンの転写
工程などが複雑・高度化し、プロセスの制御性や
処理能率の低下、さらにはコストの上昇等、新た
な問題を引き起こすことになり、従来法の根本的
な解決にはならなかつた。
〔発明が解決しようとする課題〕
本発明の目的は、従来技術での上記した諸問題
点を解決し、より簡便にしかも効率よく、より精
度の高い微細多層パターンを形成することができ
るパターン形成方法を提供することにある。
〔課題を解決するための手段および作用〕
本発明を概説すれば、基板上に複数種の材料か
らなく多層レジストを順次積層し、そのうち少な
くとも一層に露光処理などによつて凹凸からなる
原パターンの形成したのち、この上にドライエツ
チング耐性の大きな付着膜を堆積して、その一
部、少なくとも原パターンの凸部上の膜をエツチ
ング等の適宜な方法により取り除くことによつて
原パターンに相補的な反転パターンを形成し、こ
れをマスクとして原パターン層以下のレジスト膜
層を選択的にエツチング加工により除去して所望
の多層レジストパターンを得ることを特徴とした
パターン形成方法に関するものである。
〔実施例〕
第2図a〜gは、本発明の実施例における工程
図を示すものである。
先ず、工程aにおいて、段差を有する基板1上
に第1レジスト層2としてクロロメチル化ポリス
チレン(CMS)膜を、その表面が平坦となるよ
うやや厚めに回転塗布法により形成した。これを
200℃にて25分間ベークし、さらにCF4プラズマ
処理により表面を硬化させた後、第2レジスト層
3として前記FBM−G層を約0.7μmの厚さに回
転塗布した。
次に工程bにおいて、電子ビーム4により所定
のパターン部を選択的に露光し、感光領域5を形
成した。
しかる後工程cにおいて、所定の現像液を用い
てこの感光領域5を溶解除去し、露光パターンに
対応した凹部5′を形成した。このような工程に
より、基板1上に第1レジスト層2として前記
CMS、その上に第2レジスト層3として前記
FBM−Gを順次積層し、電子ビーム4により露
光し、現像により第2レジスト層3に第1レジス
ト層2との境界に達する凹部5′を持つ原パター
ンを形成した。
次に工程dにおいて、工程cにより形成した原
パターン全面にわたり、SiH4とO2を用いたECR
(電子サイクロトロン共鳴)プラズマ付着法によ
り連続した付着膜11を厚さ約0.1μmに形成し
た。付着膜11としては、SiO2膜が適している
が、エツチング耐性に優れたものであれば特に
SiO2膜に限定されるものではない。ここで、
ECRプラズマ付着法でにおいて基板表面に付着
膜を形成する場合、付着膜のエツチング耐性はイ
オン衝撃の基板に対する方向性に大きく依存する
ことが知られている。すなわち、基板表面に並行
な面上の付着膜に比べ、垂直あるいは傾斜した面
上の付着膜は極めてエツチングされやすい特徴が
ある。
このことを利用して、工程eでは、緩衝弗酸液
(50%弗酸1体積+弗化アンモニウム飽和水溶液
9体積)中に7秒間浸漬し、あるいはCF4+O2
(20%)プラズマ中で20秒間処理して原パターン
側面上の付着膜を選択的にエツチング除去し、原
パターン凸部の付着膜11′と第1のレジスト層
2上の付着膜11″とを分解した。
つづいて工程fにおいて、エチアルコール中で
第2レジスト層3を溶解することにより、第2レ
ジスト層3からなる原パターンをその上部の付着
膜11′共々除去して、原パターンに相補的な反
転パターン11″のみを残した。この場合、第1
レジスト層2はアルコールに安定で溶解すること
はない。
しかる後、工程gにおいて、この反転パターン
11″をマスクにして酸素RIE法により、露出し
ている第1レジスト層2をエツチング除去するこ
とによりパターン転写し、原パターンと相補的な
反転多層レジストパターン10を形成した。
本実施例の方法によれば、反転パターンを形成
するためのSiO2に代表される付着膜の厚さは原
パターン凹部の広さに依らず一定であるため、膜
厚むらの問題が生じることはない。
またECRプラズマ付着法を用いているため、
垂直面あるいは傾斜面上に形成された付着膜の脆
弱性を利用して簡単に原パターン凸部と凹部それ
ぞれの上の付着膜を分離できるので、従来のリフ
トオフ法におけるように付着膜の厚さよりもレジ
スト膜厚を十分大きくして付着膜を上下に分離す
る必要はない。このため、原パターン像を露光す
べき第2レジスト層2の厚さは、付着膜の厚さに
かかわりなく薄くでき、微細パターンの形成に好
都合である。
また本発明の趣旨に従えば、第2レジスト層3
用の材料としては、露光・現像処理によつて凹凸
を有する原パターンを形成し得るものであれば良
いから、実施例に示したようなポジ型レジストだ
けでなくネガ型レジストでも用いることができ
る。
さらに露光手段としても、実施例に示した電子
ビーム以外のイオンビームやX線あるいは通常の
紫外光線を用いても同様の効果が得られることは
言うまでもない。
また本実施例では露光を施す前の多層レジスト
として二層の場合を示したが、異種のレジスト材
料の積層を容易化するための介在物質や、露光に
用いる放射線の影響から基板領域を守るための保
護材料などを、本発明の趣旨を損なわない範囲で
適宜選択して三層以上の多層レジストとしても良
い。また、この場合や、実施例に示したごとき二
層の場合に露光・現像処理の効果が最上部の一層
にとどまらず上記した種々の中間層や第1レジス
ト層領域に及んでも本発明の効果に変わりが無い
のは明らかである。
〔発明の効果〕 以上説明したように、本発明方法によれば、レ
ジスト層の材料選択の自由度の拡大、積層化、膜
厚調整、露光・現像・転写処理等の条件設定や操
作の容易性などの各点で従来法より簡便化及び効
率の向上を達成して、より精度の高い微細パター
ンを形成することができる。
【図面の簡単な説明】
第1図は従来の二層レジストパターン形成方法
の工程図、第2図は本発明の実施例の工程図であ
る。 <符号の説明>、1……基板、2……第1レジ
スト層、3……第2レジスト層、4……電子ビー
ム、5……感光領域、5′……凹部、10……反
転多層レジストパターン、11……付着膜、1
1′,11″……エツチングで上下に分離された付
着膜。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に複数の材料種から成る多層レジスト
    膜を順次積層する工程と、そのうちの少なくとも
    一層に原パターンを形成する工程と、原パターン
    形成面全面にわたつて方向性を有するECRプラ
    ズマ付着法により付着膜を形成する工程と、該付
    着膜の一部を取り除き、原パターンに相補的な反
    転パターンを形成する工程と、該反転パターンを
    マスクとして原パターン層以下のレジスト膜層を
    選択的にエツチング加工する工程とを含むことを
    特徴とするパターン形成方法。
JP59072253A 1984-04-11 1984-04-11 パタ−ン形成方法 Granted JPS60214532A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59072253A JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法
US06/721,305 US4599137A (en) 1984-04-11 1985-04-09 Method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59072253A JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS60214532A JPS60214532A (ja) 1985-10-26
JPH0230175B2 true JPH0230175B2 (ja) 1990-07-04

Family

ID=13483942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59072253A Granted JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法

Country Status (2)

Country Link
US (1) US4599137A (ja)
JP (1) JPS60214532A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642162A (en) * 1986-01-02 1987-02-10 Honeywell Inc. Planarization of dielectric layers in integrated circuits
US4711822A (en) * 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
US4657629A (en) * 1986-03-27 1987-04-14 Harris Corporation Bilevel resist process
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5139922A (en) * 1987-04-10 1992-08-18 Matsushita Electronics Corporation Method of making resist pattern
JPH07113774B2 (ja) * 1987-05-29 1995-12-06 株式会社日立製作所 パタ−ンの形成方法
JPS6450425A (en) * 1987-08-20 1989-02-27 Toshiba Corp Formation of fine pattern
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
US4820376A (en) * 1987-11-05 1989-04-11 American Telephone And Telegraph Company At&T Bell Laboratories Fabrication of CPI layers
JP2606900B2 (ja) * 1988-09-08 1997-05-07 株式会社東芝 パターン形成方法
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
JPH03138938A (ja) * 1989-10-24 1991-06-13 Toshiba Corp 半導体装置の製造方法
DE69233232T2 (de) * 1991-02-22 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
KR0141941B1 (ko) * 1994-11-11 1998-07-15 문정환 감광막의 패터닝방법
EP1489460A3 (en) * 2003-06-20 2008-07-09 FUJIFILM Corporation Light-sensitive sheet comprising support, first light-sensitive layer and second light-sensitive layer
DE102004032677B4 (de) * 2004-07-02 2008-07-10 Qimonda Ag Verfahren zum Herstellen einer Maske auf einem Substrat
WO2006033872A2 (en) * 2004-09-21 2006-03-30 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
JP5067848B2 (ja) * 2007-07-31 2012-11-07 キヤノン株式会社 パターンの形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155933A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ン形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
US4481049A (en) * 1984-03-02 1984-11-06 At&T Bell Laboratories Bilevel resist

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155933A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ン形成方法

Also Published As

Publication number Publication date
JPS60214532A (ja) 1985-10-26
US4599137A (en) 1986-07-08

Similar Documents

Publication Publication Date Title
JPH0230175B2 (ja)
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JP2003316019A (ja) パターン形成方法および半導体装置の製造方法
JPS6323657B2 (ja)
JP2010503993A (ja) リフトオフ・パターニング向けの向上したエッチング技法
JPH0210362A (ja) 微細パターン形成方法
JP4967630B2 (ja) インプリントモールドおよびインプリントモールド製造方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH02156244A (ja) パターン形成方法
JPS59124133A (ja) ネガテイブ型レジスト像の形成方法
JPH05315241A (ja) レジストパターン形成方法
JPH0737782A (ja) 有機薄膜の製造方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS60182093A (ja) 磁気バブルメモリ素子の製造方法
JPH04301852A (ja) パターン形成方法
JPH06112119A (ja) レジストパターン形成方法
KR19990042757A (ko) 반도체 소자의 미세 패턴 형성방법
JPS6333746A (ja) フオトマスクの製造方法
JPS589323A (ja) 微細レジストパタンの形成方法
JPS6152567B2 (ja)
JPH0513325A (ja) パターン形成方法
JP2000124097A (ja) パターン形成方法
JPS60217628A (ja) パタ−ン形成方法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JPS5934632A (ja) X線マスクの製造方法