KR0141941B1 - 감광막의 패터닝방법 - Google Patents

감광막의 패터닝방법

Info

Publication number
KR0141941B1
KR0141941B1 KR1019940029650A KR19940029650A KR0141941B1 KR 0141941 B1 KR0141941 B1 KR 0141941B1 KR 1019940029650 A KR1019940029650 A KR 1019940029650A KR 19940029650 A KR19940029650 A KR 19940029650A KR 0141941 B1 KR0141941 B1 KR 0141941B1
Authority
KR
South Korea
Prior art keywords
photosensitive film
layer
photoresist
film
mask
Prior art date
Application number
KR1019940029650A
Other languages
English (en)
Other versions
KR960019482A (ko
Inventor
이준석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940029650A priority Critical patent/KR0141941B1/ko
Priority to US08/360,418 priority patent/US5609994A/en
Priority to JP7002952A priority patent/JPH08139011A/ja
Publication of KR960019482A publication Critical patent/KR960019482A/ko
Application granted granted Critical
Publication of KR0141941B1 publication Critical patent/KR0141941B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 단차가 매우 큰 층의 영역상에 감광막을 코팅하고 그 감광막의 상층부의 일부 깊이까지만 제거된 그 감광막의 함몰부를 형성한 후 그 함몰부에 평탄화된 무기질층을 형성하고 그 무기질층을 마스크층으로 이용하여 그 감광막을 선택적으로 제거함으로써 노광시 광의 산란에 의한 노칭을 방지하여 반도체 장치의 금속배선 또는 게이트의 패턴을 정확하게 형성할 수 있다.

Description

감광막의 패터닝방법
제1도 (a)-(d)는 종래의 기술에 의한 감광막의 패터닝 방법을 나타낸 단면 공정도,
제2도 (a)-(e)는 본 발명의 일실시예에 의한 감광막의 패터닝 방법을 나타낸 단면 공정도,
제3도 (a)-(d)는 본 발명의 다른 실시예에 의한 감광막의 패터닝 방법을 나타낸 단면 공정도이다.
*도면의 주요부분에 대한 부호의 설명
1,11:기판 2,12:최상층
3,13:감광막 4,14:마스크
5,15:크롬층 16:무기질층
본 발명은 감광막(Resist)의 패턴을 형성하는 방법에 관한 것으로, 더욱 상세하게는 노광시 반사광의 산란 효과를 최소화할 수 있도록 무기질층을 단층의 감광막상에 적층하고, 그 무기질층을 패턴닝한 후 그 무기질층을 마스크층으로 이용하여 그 감광막을 정확하게 패터닝할 수 있는 감광막의 패터닝 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조방법에서는 복수개의 다양한 공정이 기판의 표면에 적용됨에 따라 그 기판의 표면상에 형성되는 최상층의 표면은 상당한 굴곡을 이루게 된다.
한편, 치수가 비교적 큰 반도체 장치를 제조하는 경우에는 감광막이 코팅될 층의 굴곡이 그 반도체 장치를 제조하는데 심각한 영향을 주지 못하지만, 치수가 비교적 작은 반도체 장치를 제조하는 경우에는 상기 굴곡이 그 반도체 장치를 제조하는 데 심각한 영향을 주게 된다.
이에 따라, 단층의 감광막을 이용하여 기판의 최상승을 원하는 패턴으로 형성하고자 하는 경우에 있어서, 노광시, 감광막이 코팅될 층의 단차로 인한 광의 산란에 의해 발생되는 감광막의 노칭을 방지하기 위하여 그 감광막을 코팅될 층의 표면을 평탄화시키는 여러가지의 방법이 제안되었다.
그러나, 반도체 장치가 점차 고집적화되고 그 반도체 장치의 단차가 1㎛보다 크게 되고 있는 현시점에서는 단층의 감광막을 이요하여 반도체 장치를 제조하는 경우, 상기 최상층의 심각한 굴곡에 의한 노칭(Notching) 현상이 발생하게 될 뿐 아니라 CD(Critical Dimension)을 정확하게 제어할 수 없게 되어 반도체 장치의 신뢰성과 동작 특성이 상당히 약화된다.
그래서, 2층 또는 3층과 같은 다층의 감광막을 이용하는 MLR(Multi-Layer Resist) 공정으로 상기 CD를 제어하는 새로운 방법이 제안되었으나, 이 방법은 공정이 복잡하고 비용이 많이 소요되어 반도체 장치의 양산 공정에 적용하는데 곤란한 문제점을 갖고 있다.
따라서, 단층의 감광막을 사용하면서 감광막이 코팅될 층의 단차에 따른 문제점을 극복할 수 있는 방법이 제안되었다. 그 중의 대부분의 방법이 감광막의 표면을 물리, 화학적으로 선택적으로 제거하고, O2반응성 이온 식각(RIE)법에 의하여 남아있는 감광막을 제거하는 방법들로서, 실리레이션(Silyation)방법, 씨이엠(CEM : Contact Enhancement Material) 기술, 에이알씨(ARC : Anti Reflective Coating) 공정, 알카린 처리법(Alkaline Treatment) 등을 그 예로 들 수 있다.
한편, 종래의 기술의 한 예를 제1도 (a) 내지 (d)를 참조하여 상세히 설명하면 다음과 같다.
제1도 (a)에 도시한 바와 같이, 먼저, 통상적인 반도체 장치의 제조 공정을 실시하여 복수개의 층들의 패턴을 기판(1)의 표면상에 순차적으로 형성함에 따라 그 기판(1)의 표면상에 형성된 최상층(2)의 표면이 상당히 심한 굴곡을 이루게 한다. 이후, 그 최상층(2)을 패터닝하기 위하여 그 최상층(2)의 전면상에 단층의 포지티브(Positive) 감광막(3)이 코팅된다.
제1도 (b)에 도시한 바와 같이, 광원과 그 감광막(3)의 사이에 놓여지는 마스크(4)를 거쳐 그 광원의 광이 그 감광막(3)에 선택적으로 노광된다.
이를 좀 더 상세히 언급하면, 노광된 광은 상기 마스크(4)의 불투명한 크롬층(5)에 의해 차단되어 상기 마스크의 크롬층(5)의 아래에 있는 감광막(3)의 영역에 조사되지 않는 반면에, 상기 마스크의 크롬층(5)이외의 영역인 투명한 퀄츠(Quartz)를 거쳐 상기 마스크의 크롬층이외의 영역의 아래에 있는 감광막(3)의 영역에만 조사되는 것이 바람직하다.
그러나, 실제적으로 노광된 광이 그 마스크의 크롬층(5)에 의해 차단되어 그 마스크의 크롬층의 아래에 있는 감광막(3)의 영역에 조사되지 않으나, 그 마스크의 크롬층(5)이외의 영역인 투명한 퀄츠를 거쳐 그 마스크의 크롬층(5)이외의 영역에 해당하는 감광막(3)과 최상층(2)에 조사된 후 그 최상층(2)의 표면으로부터 반사되어 그 마스크의 크롬층(5)의 아래에 있는 감광막의 영역에 일부 조사됨으로써 잠재적인 이미지(Image)가 그 마스크의 크롬층(5)의 아래에 있는 감광막(3)의 영역에 형성된다.
제1도 (c)에 도시한 바와 같이, 그 감광막(3)이 현상된다. 즉, 그 마스크의 크롬층이외의 투명한 퀄츠를 거쳐 그 마스크의 크롬층이외의 영역에 해당하는 감광막(3)이 제거되고, 그 마스크의 크롬층(5)이 없는 영역에 해당하며 상기 잠재적인 이미지가 형성된 영역의 감광막(3)도 제거된다.
그러므로, 상기 감광막(3)의 하측부의 폭(W1)은 상기 감광막(3)의 상측부의 폭(W2)보다 작게 되어 상기 감광막(3)의 하측부의 폭(W1)이 상기 크롬층(5)의 폭에 해당하는 상기 감광막(3)의 상측부의 폭(W2)보다 작게 된다.
제1도 (d)에 도시한 바와 같이, 상기 현상된 감광막(3)을 경화시킨 후 그 경화된 감광막(3)을 마스크층을 이용하여 노출된 영역의 층(2)을 식각하여 층(2)을 패터닝한다.
이때, 실제로 형성된 층(2)의 폭은 당초에 원하던 폭보다 작게 된다.
이어서, 그 감광막(3)을 제거하여 층(2)의 표면을 노출시킨다.
이상에서 살펴본 바와 같이, 종래의 방법에서는 노광에 의한 광의 산란이 단차가 큰 영역의 층에서 크게 발생하므로 감광막의 프로파일(Profile)이 약화되고 CD제어의 균일성이 저하되어 당초에 원하던 크기의 패턴을 얻을 수 없게 됨으로써 반도체 장치의 고집적화를 위한 미세한 크기의 패턴을 정확하게 형성할 수 없어 해상도가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 단층 감광막의 패턴 형성시 발생하는 노칭을 방지하여 원하는 크기의 패턴을 단차가 큰 층상에도 정확하게 형성할 수 있는 감광막의 패터닝 방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 감광막의 패터닝 방법은 기판의 전면상에 패턴화될 층을 형성하는 단계와, 그 층의 전면상에 감광막을 코팅하는 단계와, 그 감광막의 소정 영역에 그 감광막의 함몰부를 선택적으로 형성하는 단계와, 그 감광막의 함몰부에 평탄화된 무기질층을 형성하는 단계와, 그 무기질층을 마스크층으로 이용하여 상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 일실시예에 의한 감광막의 패터닝 방법을 첨부한 제2도 (a) 내지 (e)을 참조하여 상세히 설명하면 다음과 같다.
제2도 (a)를 참조하면, 먼저, 통상적인 반도체 장치의 제조 공정을 실시하여 복수개의 층들의 소정의 패턴을 기판(11), 예를 들어 단결정 실리콘 기판의 표면상에 순차적으로 형성함에 따라 그 기판(11)의 표면상에 형성된 최상층(12)의 표면이 상당히 심한 굴곡을 이루게 된다.
이후, 단차기 1㎛ 정도로 되는 영역의 그 최상층(2)을 패터닝하기 위하여 그 최상층(2)의 전면상에 단층의 포지티브(Positive) 감광막(13)을 1.5㎛ 정도의 두께로 코팅한다.
여기서, 그 감광막(13)은 노보탁 레진(Novolac Resin)과 나프도퀴논-디아지드-설포네이트-에스터 화합물(Naphthoquinone-diazide-sulfonate-ester Compo
und)를 포함하는 감광막이다.
제2도 (b)에 도시한 바와 같이, 광원, 즉 캐논(Canon)사의 스테퍼(Stepper)(모델명; 2000il)로부터 방출되는 80mJ/㎠ 내지 300mJ/㎠의 에너지의 광으로 소정의 패턴의 트롬층(15)이 형성된 마스크(14)를 거쳐 그 감광막(13)을 부족 노광(Under Exposure)시킨다.
이를 좀 더 상세히 언급하면, 노광된 광은 마스크(14)의 불투명한 크롬층(15)에 의해 차단되어 마스크의 크롬층(15)의 아래에 있는 감광막(13)의 영역에 조사되지 않으나, 상기 마스크의 투명한 퀄츠(Qualtz)를 거쳐 상기 마스크의 크롬층이외의 영역의 아래에 있는 감광막(13)을 그 감광막(13)의 두께의 30%이내의 깊이까지 조사하게 된다.
그러므로, 상기 광이 그 마스크의 투명한 퀄츠를 거쳐 그 마스크의 퀄츠 아래에 있는 감광막(13)의 두께의 30% 이내의 깊이까지 조사되어 단차가 심한 영역의 최상층(12)의 표면에 전달되지 않음으로서 그 최상층(12)의 표면으로부터의 반사광에 의한 잠재적인 이미지(Image)가 그 마스크의 크롬층(15)의 아래에 있는 감광막의 일부 영역에 형성되지 않게된다.
제2도 (c)에 도시한 바와 같이, 그 감광막(13)을 5초 내지 50초의 시간에서 최적 현상 또는 부족현항을 실시하여 그 감광막(13)의 부족 노광된 부분을 제거한다.
그러므로, 그 감광막(13)의 제거된 부분, 즉 함몰부의 폭은 그 마스크(14)의 크롬층(5)들사이의 폭과 동일하게 된다.
이후, 그 현상된 감광막(13)을 110℃의 범위에서, 바람직하게는 130℃에서 160℃, 190℃, 230℃ 의 온도에서 각각 2분간씩 베이킹(baking)한다.
이어서, 플라즈마 화학증착법에 의하여 그 감광막(13)의 전면상에 무기질층(16), 예를 들어 산화막을 190℃에서 2000Å의 두께로 증착한다.
제2도 (d)에 도시한 바와 같이, 그 무기질층(16)을 상기 감광막(13)의 표면이 노출될 때까지 에치백(Etch-back) 하거나 CMP(Chemical Mechanical Polishing)하여 그 무기질층(16)의 표면을 평탄화시킴으로써 그 무기질층(16)을 상기 감광막(13)이 제거된 부분에만 남게한다.
제2도 (e)를 참조하면, 그 무기질층(16)을 마스크층으로 이용하여 상기 감광막(13)을 산소(O2) 플라즈마, 알곤(Ar) 스퍼터링과 같은 물리적인 방법으로 식각한다.
이때의 식각 공정은 35 O2.10 Ar, 30Gauss, 450 Watt, 10mTorr이고 종료점(End of Point)은 160이며 오버에치(Over Etch)는 40이다.
이후, 상기 무기질층(16)과 감광막(13)을 마스크로 하여 상기 층(12)을 선택적으로 식각하면, 당초에 원하던 패턴을 정확하게 얻을 수 있게 되는 것이다.
이하, 본 발명의 다른 실시예에 의한 반도체 장치의 제조 방법을 제3도 (a) 내지 (d)를 참조하여 상세히 설명하면 다음과 같다.
제3도 (a)를 참조하면, 먼저, 제2도 (a)에서의 공정을 동일하게 실시한 후 광원으로부터 방출되는 광으로 소정의 패턴의 크롬이 형성된 마스크(14)를 거쳐 그 감광막(13)에 최적 노광(Optimal Exposure)시킨다.
이를 좀더 상세히 언급하면, 노광된 광은 마스크(14)의 불투명한 크롬층(15)에 의해 차단되어 마스크의 크롬층(15)의 아래에 있는 감광막(13)의 영역에 조사되지 않으나, 상기 마스크의 투명한 퀄츠(Quartz)를 거쳐 상기 마스크의 크롬층이외의 영역의 아래에 있는 감광막(13)과 층(12)의 표면까지 조사된다.
그러므로, 그 마스크의 투명한 퀄츠를 거쳐 그 마스크의 크롬층이외의 영역의 아래에 있는 층(12)의 표면까지 조사된 광이 단차가 심한 영역의 층(12)의 표면으로 부터 반사되어 잠재적인 이미지(Image)를 그 마스크의 크롬층(15)의 아래에 있는 감광막(13)의 일부 영역에 형성시킨다.
제3도 (b)에 도시한 바와 같이, 그 감광막(13)을 5초 내지 50초의 시간에서 부족현상 (Under Development)을 실시하여 그 감광막(13)의 노광된 부분이 그 감광막(13)의 두께의 30%이내의 깊이까지 제거한다.
따라서, 상기 마스크의 크롬층(15)의 아래에 있는 감광막(13)의 일부 영역은 기 형성된 잠재적인 이미지(Image)에 상관없이 제거되지 않게 된다.
그러므로, 그 감광막(13)의 제거된 부분의 폭은 그 마스크(14)의 크롬층(5)들사이의 폭과 동일하게 된다.
이어서, 그 현상된 감광막(13)을 110℃ 내지 300℃의 범위에서 베이킹(baking)한 후 플라즈마 화학증착법에 의하여 그 감광막(13)의 전면상에 무기질층(16)의 산화막을 2000Å의 두께로 증착한다.
한편, 이와 같은 방법은 그 무기질층(16)을 에치백하는 공정을 제2도에서의 방법보다 더욱 용이하게 할 수 있다.
제3도 (c)에 도시한 바와 같이, 그 무기질층(16)을 상기 감광막(13)의 표면이 노출될 때까지 에치백(Etch-back)하여 그 산화막(16)의 표면을 평탄화시킴으로써 그 산화막(16)을 상기 감광막(13)이 제거된 부분에만 남게한다.
제3도 (d)에 도시한 바와 같이, 그 무기질층(16)을 마스크층으로 이용하여 상기 감광막(13)을 산소(O2) 플라즈마 또는 알곤(Ar) 스퍼터링과 같은 물리적인 식각 방법으로 제거한다.
이후, 상기 무기질층(16)과 감광막(13)을 마스크층으로 하여 상기 층(12)을 선택적으로 식각하면, 당초에 원하던 패턴을 정확하게 얻을 수 있게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명은 반도체 장치의 금속배선 또는 게이트의 패턴을 형성하는 공정에 있어서, 단차가 매우 큰 층상에 코팅되는 감광막이 각 영역에 따라 큰 차이가 있는 두께를 갖게 됨에도 불구하고 그 감광막의 상층부의 일부 깊이까지만 패터닝하여 해상도를 향상시킬 수 있고, 감광막의 상층부가 제거된 부분에 무기질층을 형성하여 그 감광막을 건식 식각함으로써 노광시 광의 산란에 의한 노칭을 방지하여 형성되는 패턴의 변형을 방지할 수 있다.

Claims (15)

  1. 기판의 전면상에 패턴화될 층을 형성하는 단계와; 그 층의 전면상에 감광막을 코팅하는 단계와; 그 감광막의 소정 영역에 그 감광막의 함몰부를 선택적으로 형성하는 단계와; 그 감광막의 함몰부에 평탄화된 무기질층을 형성하는 단계와; 그 무기질층을 마스크층으로 이용하여 상기 감광막을 제거하는 단계를 포함하는 감광막의 패터닝방법.
  2. 제1항에 있어서, 상기 감광막이 물리적인 방법에 의하여 제거되는 것을 특징으로 하는 감광막의 패터닝 방법.
  3. 제2항에 있어서, 상기 감광막이 산소(O2) 플라즈마 방법에 의하여 제거되는 것을 특징으로 하는 감광막의 패터닝 방법.
  4. 제2항에 있어서, 상기 감광막이 알곤(Ar) 스퍼터링 방법에 의하여 제거되는 것을 특징으로 하는 감광막의 패터닝 방법.
  5. 제1항에 있어서, 상기 감광막의 함몰부는 상기 감광막이 노광 및 현상 공정에 의하여 상기 감광막의 두께의 30% 이내의 깊이까지 제거되어 형성되는 것을 특징으로 하는 감광막의 패터닝방법.
  6. 제5항에 있어서, 상기 감광막의 함몰부가 부족 노광 및 최적 현상에 의하여 형성되는 것을 특징으로 하는 감광막의 패터닝방법.
  7. 제5항에 있어서, 상기 감광막의 함몰부가 부족 노광 및 부족 현상에 의하여 형성되는 것을 특징으로 하는 감광막의 패터닝방법.
  8. 제5항에 있어서, 상기 감광막의 함몰부가 최적 노광 및 부족 현상에 의하여 형성되는 것을 특징으로 하는 감광막의 패터닝방법.
  9. 제5항에 있어서, 감광막이 80mJ/㎠ 내지 300mJ/㎠의 에너지로 노광되는 것을 특징으로 하는 감광막의 패터닝방법.
  10. 제5항에 있어서, 상기 감광막이 5 내지 50초의 시간동안 현상되는 것을 특징으로 하는 감광막의 패터닝방법.
  11. 제1항에 있어서, 상기 무기질층이 상기 감광막에 증착된 후 에치백되어 평탄화되는 것을 특징으로 하는 감광막의 패터닝방법.
  12. 제1항에 있어서, 상기 감광막은 상기 무기질층이 그 감광막의 전면상에 증착되기 전에 단계적으로 열처리되는 것을 특징으로 하는 감광막 패터닝방법.
  13. 제12항에 있어서, 상기 감광막이 110℃ 내지 300℃에서 단계적으로 열처리되는 것을 특징으로 하는 감광막 패터닝방법.
  14. 제13항에 있어서, 상기 감광막이 130℃에서 160℃, 190℃, 230℃의 온도에서 각각 2 분간씩 단계적으로 열처리되는 것을 특징으로 하는 감광막 패터닝방법.
  15. 제1항에 있어서, 상기 감광막이 노보락 레진(Novolac Resin)과 나프도퀴논-디아지드-설포네이트-에스터화합물(Naphthoquinone-diazide-sulfonate-ester Compound)를 포함하는 것을 특징으로 하는 감광막의 패터닝방법.
KR1019940029650A 1994-11-11 1994-11-11 감광막의 패터닝방법 KR0141941B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940029650A KR0141941B1 (ko) 1994-11-11 1994-11-11 감광막의 패터닝방법
US08/360,418 US5609994A (en) 1994-11-11 1994-12-21 Method for patterning photoresist film having a stepwise thermal treatment
JP7002952A JPH08139011A (ja) 1994-11-11 1995-01-12 半導体の感光膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029650A KR0141941B1 (ko) 1994-11-11 1994-11-11 감광막의 패터닝방법

Publications (2)

Publication Number Publication Date
KR960019482A KR960019482A (ko) 1996-06-17
KR0141941B1 true KR0141941B1 (ko) 1998-07-15

Family

ID=19397722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029650A KR0141941B1 (ko) 1994-11-11 1994-11-11 감광막의 패터닝방법

Country Status (3)

Country Link
US (1) US5609994A (ko)
JP (1) JPH08139011A (ko)
KR (1) KR0141941B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020256A (en) * 1996-12-18 2000-02-01 Lucent Technologies Inc. Method of integrated circuit fabrication
US6348301B1 (en) * 1999-10-27 2002-02-19 United Microelectronics Corp. Method of reducing a critical dimension of a patterned photoresist layer
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US20040023160A1 (en) * 2002-07-30 2004-02-05 Kevin Ray Method of manufacturing imaging compositions
US6849372B2 (en) * 2002-07-30 2005-02-01 Kodak Polychrome Graphics Method of manufacturing imaging compositions
WO2019106769A1 (ja) * 2017-11-29 2019-06-06 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法
JP6373533B1 (ja) * 2017-11-29 2018-08-15 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法
JP6608007B2 (ja) * 2018-07-17 2019-11-20 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214532A (ja) * 1984-04-11 1985-10-26 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
US4634645A (en) * 1984-04-13 1987-01-06 Nippon Telegraph And Telephone Corporation Method of forming resist micropattern
JPS6450425A (en) * 1987-08-20 1989-02-27 Toshiba Corp Formation of fine pattern
EP0524759A1 (en) * 1991-07-23 1993-01-27 AT&T Corp. Device fabrication process
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
US5221592A (en) * 1992-03-06 1993-06-22 Hoechst Celanese Corporation Diazo ester of a benzolactone ring compound and positive photoresist composition and element utilizing the diazo ester

Also Published As

Publication number Publication date
KR960019482A (ko) 1996-06-17
JPH08139011A (ja) 1996-05-31
US5609994A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
KR19980070475A (ko) 단순화된 정공 인터커넥트 공정
KR0141941B1 (ko) 감광막의 패터닝방법
US5470681A (en) Phase shift mask using liquid phase oxide deposition
KR100281213B1 (ko) 반도체 장치 제조 방법
US20020197544A1 (en) Halftone phase shift mask and its manufacturing method
JP2002318449A (ja) 位相シフト・マスク
US6136480A (en) Method for fabrication of and apparatus for use as a semiconductor photomask
JP3449857B2 (ja) ハーフトーン位相シフトマスクとその製造方法
JP3408746B2 (ja) 半導体装置の製造方法
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR20060136174A (ko) 미세 패턴 형성 방법
KR100226738B1 (ko) 마스크의 제조 방법
KR20070000204A (ko) 미세 패턴 형성 방법
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
JPH10142767A (ja) パターン形成方法、これに使用されるマスク及びその製造方法
JP3257130B2 (ja) エッジ強調型位相シフトマスクの製造方法
JPH04291345A (ja) パターン形成方法
JP2001133957A (ja) フォトレジスト上に傾いたパターン断面を得ることができるフォトマスク
KR0147492B1 (ko) 미세패턴 형성을 위한 레지스트 패턴 형성 방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR0147468B1 (ko) 반도체장치 제조시의 패턴 형성방법
KR100353404B1 (ko) 반도체 마스크 제조방법
KR100607776B1 (ko) 반도체 리소그래피 공정에서의 하드마스크 형성 방법
JPH06289593A (ja) マスクの製造方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee