KR100353404B1

KR100353404B1 - 반도체 마스크 제조방법

Info

Publication number: KR100353404B1
Application number: KR1020000000618A
Authority: KR
Inventors: 김성윤
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-01-07
Filing date: 2000-01-07
Publication date: 2002-09-18
Also published as: KR20010068609A

Abstract

본 발명은 반도체 마스크 제조방법에 관한 것으로, 종래 반도체 마스크 제조방법은 메모리셀 패턴과 오버래이 패턴을 동일한 구조로 형성하고, 메모리셀 형성에 적합한 에너지로 노광함으로써 오버래이 패턴의 선폭이 변화되어 정확한 오버래이 패턴을 형성할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 크롬패턴을 각기 다른 에너지를 사용하여 정확한 패턴을 형성하는 셀영역과 오버래이영역으로 구분되는 석영기판의 상부일부에 위치시키는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고, 패터닝하여 상기 셀영역상에 위치하는 포토레지스트 패턴을 형성하는 단계와; 상기 구조의 상부전면에 저 투과율 박막을 증착하고, 그 저 투과율 박막을 평탄화하여 상기 오버래이영역에서 노출된 석영기판상에 저 투과율 박막 패턴을 형성한 후, 상기 포토레지스트 패턴을 제거하는 단계로 구성되어 메모리셀 형성시 적당한 에너지로 조사되는 광의 일부를 차단하는 저투과율 시프터를 상대적으로 낮은 에너지를 필요로하는 오버래이영역의 광투과영역에 선택적으로 형성하여, 상대적으로 강한 에너지를 사용하는 메모리 메모리 공정에서 오버래이영역에 조사되는 광의 양을 줄여, 그 오버래이영역의 선폭이 변화하는 것을 방지함으로써, 정확한 패턴의 형성이 가능한 효과가 있다.

Description

반도체 마스크 제조방법{MANUFACTURING METHOD FOR SEMICONDUCTOR MASK}

본 발명은 반도체 마스크 제조방법에 관한 것으로, 특히 반도체 메모리 제조공정에 있어서, 메모리셀 패턴과 오버래이(OVERLAY) 패턴간의 노광차를 줄여 오버래이 패턴이 열화되는 것을 방지하는데 적당하도록 한 반도체 마스크 제조방법에 관한 것이다.

도1a 내지 도1d는 종래 반도체 마스크의 제조공정 수순단면도로서, 이에 도시한 바와 같이 오버래이영역(10)과 셀영역(20)으로 구분되는 석영기판(1)의 상부 전면에 크롬(2)을 증착하고, 그 크롬(2)의 상부전면에 포토레지스트(PR)를 도포하는 단계(도1a)와; 상기 도포된 포토레지스트(PR)를 전자빔을 이용하여 노광하고, 현상하여 상기 크롬(2)의 일부를 노출시키는 패턴을 형성하는 단계(도1b)와; 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 크롬(2)을 식각하여 그 하부의 석영기판(1)의 일부를 노출시키는 단계(도1c)와; 상기 포토레지스트(PR)를 제거하는 단계(도1d)를 포함하여 구성된다.

이하, 상기와 같이 구성된 종래 반도체 마스크 제조방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 반도체 메모리셀의 패턴을 형성하기 위한 마스크 패턴이 형성될 셀영역(20)과 오버래이 패턴을 형성하기 위한 마스크 패턴이 형성될 오버래이영역(10)으로 구분되는 광이 굴절없이 투과되는 석영기판(1)을 준비하고, 그 석영기판(1)의 상부전면에 광의 투과를 차단하는 크롬(2)을 증착한다.

그 다음, 상기 크롬(2)의 상부전면에 포토레지스트(PR)를 도포한다.

그 다음, 도1b에 도시한 바와 같이 상기 도포된 포토레지스트(PR)을 전자빔을 이용하여 선택적으로 노광하고, 현상하여 상기 증착된 크롬(2)의 상부일부를 노출시키는 패턴을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 패턴이 형성된 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로 상기 노출된 크롬(2)을 식각하여 그 하부의 석영기판(1)의 일부를 노출시킨다.

그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하여, 마스크 제작을 완료한다. 상기한 바와 같이 종래 반도체 마스크 제조방법은 메모리셀 패턴이 형성될 셀영역과 오버래이 패턴이 형성될 오버래이영역을 동일한 구조로 형성한다.

도2a 및 도2b는 각각 마스크상에 위치하는 오버래이 패턴과 기판상에 구현된 실제 오버래이 패턴의 평면도로서, 이에 도시한 바와 같이 도2a에 도시한 내외가 동일한 선폭을 갖는 패턴을 이용하여 반도체 장치가 제조되는 영역에 셀형성에 적합한 에너지로 노광을 실시할 경우 도2b에 도시한 바와 같이 내측의 패턴의 선폭이 증가하며, 그 모서리 부분이 둥글게 형성된다.

상기한 바와 같이 종래 반도체 마스크 제조방법은 메모리셀 패턴과 오버래이 패턴을 동일한 구조로 형성하고, 메모리셀 형성에 적합한 에너지로 노광함으로써오버래이 패턴의 선폭이 변화되어 정확한 오버래이 패턴을 형성할 수 없는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 상대적으로 강한 메모리셀 형성에 적합한 에너지로 노광할때 오버래이 패턴영역에서 그 노광 에너지를 감소시킬 수 있는 반도체 마스크 제조방법을 제공함에 그 목적이 있다.

도1a 내지 도1d는 종래 반도체 마스크의 제조공정 수순단면도.

도2a 및 도2b는 각각 마스크상에 형성된 오버래이패턴과 실제 기판상에 형성된 오버래이패턴의 비교 평면도.

도3a 내지 도3g는 본 발명 반도체 마스크의 제조공정 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:석영기판 2:크롬

3:저 투과성 시프터

상기와 같은 목적은 크롬패턴을 각기 다른 에너지를 사용하여 정확한 패턴을 형성하는 셀영역과 오버래이영역으로 구분되는 석영기판의 상부일부에 위치시키는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고, 패터닝하여 상기 셀영역상에 위치하는 포토레지스트 패턴을 형성하는 단계와; 상기 구조의 상부전면에 저 투과율 박막을 증착하고, 그 저 투과율 박막을 평탄화하여 상기 오버래이영역에서 노출된 석영기판상에 저 투과율 박막 패턴을 형성한 후, 상기 포토레지스트 패턴을 제거하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3a 내지 도3g는 본 발명 반도체 마스크 제조공정 수순단면도로서, 이에 도시한 바와 같이 오버래이영역(10)과 셀영역(20)으로 구분되는 석영기판(1)의 상부에 크롬(2)을 증착하고, 그 크롬(2)의 상부전면에 포토레지스트(PR1)를 도포하는 단계(도3a)와; 전자빔을 이용하여 상기 포토레지스트(PR1)를 노광 및 현상하여 상기 크롬(2)의 일부를 노출시키는 패턴을 형성한 후, 그 노출된 크롬(2)을 제거하는 단계(도3b)와; 상기 잔존하는 포토레지스트(PR1)를 제거하고, 다시 상기 크롬(2)과노출된 석영기판(1)의 상부전면에 포토레지스트(PR2)를 도포하는 단계(도3c)와; 상기 포토레지스트(PR2)를 패터닝하여 상기 셀영역(2) 상의 노출된 석영기판(1) 상에 위치하는 포토레지스트(PR2) 패턴을 형성하는 단계(도3d)와; 상기 구조의 상부전면에 저투과율 시프터(3)를 증착하는 단계(도3e)와; 상기 증착된 저투과율 시프터(3)를 평탄화하여 상기 오버래이영역(10)에서 노출된 석영기판(1) 상에 위치하는 저투과율 시프터(3) 패턴을 형성하는 단계(도3f)와; 상기 저투과율 시프터(2)의 형성으로 노출되는 포토레지스트 패턴(PR2)을 제거하는 단계(도3g)로 구성된다.

이하, 상기와 같이 구성된 본 발명 반도체 마스크 제조방법을 좀 더 상세히 설명한다.

먼저, 도3a에 도시한 바와 같이 오버래이영역(10)과 셀영역(20)으로 구분되는 석영기판(1)의 상부에 크롬(2)을 증착하고, 그 크롬(2)의 상부전면에 포토레지스트(PR1)를 도포하는 단계(도3a)와; 전자빔을 이용하여 상기 포토레지스트(PR1)를 노광 및 현상하여 상기 크롬(2)의 일부를 노출시키는 패턴을 형성한 후, 그 노출된 크롬(2)을 제거하는 단계(도3b)와; 상기 잔존하는 포토레지스트(PR1)를 제거하고, 다시 상기 크롬(2)과 노출된 석영기판(1)의 상부전면에 포토레지스트(PR2)를 도포하는 단계(도3c)와; 상기 포토레지스트(PR2)를 패터닝하여 상기 셀영역(2) 상의 노출된 석영기판(1) 상에 위치하는 포토레지스트(PR2) 패턴을 형성하는 단계(도3d)와; 상기 구조의 상부전면에 저투과율 시프터(3)를 증착하는 단계(도3e)와; 상기 증착된 저투과율 시프터(3)를 평탄화하여 상기 오버래이영역(10)에서 노출된 석영기판(1) 상에 위치하는 저투과율 시프터(3) 패턴을 형성하는 단계(도3f)와; 상기저투과율 시프터(2)의 형성으로 노출되는 포토레지스트 패턴(PR2)을 제거하는 단계(도3g)로 구성된다.

이하, 상기와 같은 보 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 도3a에 도시한 바와 같이 오버래이영역(10)과 셀영역(20)으로 구분되는 석영기판(1)의 상부에 크롬(2)을 증착하고, 그 크롬(2)의 상부전면에 포토레지스트(PR1)를 도포한다.

그 다음, 도3b에 도시한 바와 같이 전자빔을 이용하여 상기 포토레지스트(PR1)를 노광 및 현상하여 상기 크롬(2)의 일부를 노출시키는 패턴을 형성한다.

그 다음, 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 노출된 크롬(2)을 식각한다.

그 다음, 도3c에 도시한 바와 같이 상기 잔존하는 포토레지스트(PR1)를 제거하고, 다시 상기 크롬(2)과 노출된 석영기판(1)의 상부전면에 포토레지스트(PR2)를 도포한다.

그 다음, 도3d에 도시한 바와 같이 상기 포토레지스트(PR2)를 패터닝하여 상기 셀영역(2) 상의 노출된 석영기판(1) 상에 위치하는 포토레지스트(PR2) 패턴을 형성한다.

이때의 포토레지스트(PR2) 패턴은 평탄화 및 전자빔을 사용하여 패터닝하는 방법으로 형성한다.

그 다음, 도3e에 도시한 바와 같이 상기 구조의 상부전면에 저투과율 시프터(3)를 증착한다. 이때의 저투과율 시프터(3)는 마스크를 통해 노광하는 과정에서 광을 투과시키기는 하나 그 투과되는 광의 양을 줄이는 것이다.

그 다음, 도3f에 도시한 바와 같이 상기 증착된 저투과율 시프터(3)를 평탄화하여 상기 오버래이영역(10)에서 노출된 석영기판(1) 상에 위치하는 저투과율 시프터(3) 패턴을 형성한다.

그 다음, 도3g에 도시한 바와 같이 상기 저투과율 시프터(2)의 형성으로 노출되는 포토레지스트 패턴(PR2)을 제거하여 반도체 마스크를 제거한다.

상기한 바와 같이 본 발명 반도체 마스크 제조방법은 메모리셀 형성시 적당한 에너지로 조사되는 광의 일부를 차단하는 저투과율 시프터를 상대적으로 낮은 에너지를 필요로하는 오버래이영역의 광투과영역에 선택적으로 형성하여, 상대적으로 강한 에너지를 사용하는 메모리 메모리 공정에서 오버래이영역에 조사되는 광의 양을 줄여, 그 오버래이영역의 선폭이 변화하는 것을 방지함으로써, 정확한 패턴의 형성이 가능한 효과가 있다.

Claims

차광층인 크롬패턴을 각기 다른 에너지를 사용하여 정확한 패턴을 형성하는 셀영역과 오버레이영역으로 구분되는 석영기판의 상부일부에 위치시키는 단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고, 패터닝하여 상기 셀영역 상에 위치하는 포토레지스트 패턴을 형성하는 단계와; 상기 구조의 상부전면에 저 투과율 박막을 증착하고, 그 저투과율 박막을 평탄화하여 상기 오버레이영역에서 노출된 석영기판상에 저투과율 박막 패턴을 셀프어라인 방식으로 형성한 후, 상기 포토레지스트 패턴을 제거하여 셀영역을 통해 투과되는 광의 에너지보다, 오버레이영역을 통해 투과되는 광의 에너지가 더 작도록 하는 단계로 이루어진 것을 특징으로 하는 반도체 마스크 제조방법.