KR100271699B1 - 포토마스크 및 포토마스크를 사용하는 반도체장치의 제조방법 - Google Patents

Abstract

위상시프트법에 사용되는 포토마스크 및 그 포토마스크를 사용하는 반도체장치의 제조방법에 관한 것으로서, 복잡한 패턴에 위상시프트법을 적용할때 문제로 되고 있던 시프터배치의 문제점을 일부 회피하고 위상시프트법의 적용범위를 확대하며 초LSI의 제조를 포토리도그래피를 사용해서 실현하기 위해서, 마스크내에 투과율이 다른 영역을 마련하고, 투과율이 높은 영역에 불필요한 시프터 변부를 배치하고, 또 그 부분의 위상차도 중간위상차(180°)로 되도록 조정하는 것에 의해 불필요한 시프터 변부의 패턴 전사를 방지하도록 하였다.

이렇게 하는 것에 의해서, 투명부내에서의 위상반전을 경감시킬 수 있고, 그의 경계부인 시프터 변부에서의 광강도 저하를 감소시키는 것에 의해 복잡한 패턴으로의 위상시프트법 적용이 가능하게 된다.

Description

포토마스크 및 포토마스크를 사용하는 반도체장치의 제조방법

본 발명은 위상시프트법에 사용되는 포토마스크 및 그 포토마스크를 사용하는 반도체장치의 제조방법에 관한 것이다.

반도체장치에 사용할 배선패턴 등의 각종 패턴을 형성할 때 패턴의 해상도를 향상시키기 위한 한가지 방법으로서는 예를 돌면 마스크를 통과한 투과광에 위상차를 발생시키는 방법이 제안되어 있다. 이 방법은 일반적으로 위상시프트법이라고 하며, 예를 들면 일본국 특허공고공보 소화62-50811호에 기재된 방법에서는 불투명부의 양측에 마련된 투명부(투과부)의 적어도 한쪽에 투과광의 위상을 변경하는 투명막(이하, 시프터라 한다)이 형성되는 마스크를 사용하여 노출을 실행하고 있다. 이 방법에 의하면, 노출장치의 해상도를 현저하게 높일 수 있고, 종래장치에서 얻어지는 패턴보다 미세한 각종 패턴을 형성할 수가 있다.

그러나, 이 방법은 인접하는 투명부(개구부)가 접촉하지 않는 마스크상에 패턴을 형성할 때에만 유효하다. 그러나, 이 경우에는 인접하는 1쌍의 투명부가 패턴의 일부분에서 서로 접속되어 있는 패턴을 형성할 때는 그 접속부분에 시프터 변부(端部; peripheral part)가 위치되게 되고, 그 부분에서 광강도가 0으로 되어 원래 연속하는 투명부의 패턴이 2개의 부분으로 분리되어 버린다. 또, 일본국 특허공개공보 평성2-78216호에서는 그들 사이에 불투명막을 두지 않고 시프터 변부에서 미세한 암부(暗部)를 형성할 수 있는 방법을 개시하고 있다.

그러나, 미세한 암부를 시프터 변부의 일부분에만 형성하도록 제어하는 것은 곤란하며, 전체 변부에 대응하는 영역에서 어두운 험형상 패턴이 형성되게 된다.

시프터 변부의 일부에서 패턴을 1개만 형성하려고 해도, 시프터 패턴의 주위에 링형상으로 얇은(가는) 홈이 형성되어 버린다. 따라서, 다른 어떠한 방법에 의해서 그와 같은 홈 등의 불필요한 부분이 발생되지 않도록 방지하는 것이 필요하게 된다.

본 발명의 목적은 상술한 문제를 해소하기 위해 이루어진 것으로서, 1개 의투명부에서의 위상반전을 경감시킬 수 있고, 그의 경계부 즉 시프터 변부에서의 광강도 저하를 감소시키는 것에 의해 복잡한 패턴을 형성할 수 있는 마스크 및 그 제조방법을 제공하는 것이다.

제1(a)도∼제1(c)도는 본 발명에 의한 제1 실시예를 도시한 공정도.

제2도는 본 발명의 원리를 설명하기 위한 도면.

제3(a)도, 제3(b)도 및 제4(a)도, 제4(b)도는 본 발명에 의한 제2 실시예를 설명하기 위한 도면.

제5(a)도∼제5(d)도는 본 발명에 의한 제3 실시예를 도시한 제조공정도.

제6(a)도 및 제6(b)도는 본 발명에 의한 제4 실시예를 도시한 도면.

제7(a)도 및 제7(b)도는 븐 발명에 의한 제5 실시예를 도시한 도면.

상기 목적은 통상의 노출영역에 대한 노출량과 불필요한 시프터 변부에 대한 노출량을 상대적으로 다르게 하여(변경하여) 불필요한 시프터 변부에서의 노출 저하를 감소시키는 것에 의해 실현할 수 있다. 또, 불필요한 시프터 변부에서의 위상차를 180° 어긋나도록 하면, 더욱 바람직한 결과가 얻어진다. 통상의 노출영역에 대한 노출량을 1로 했을 때 불필요한 시프터 변부에 대한 노출량을 2로 하는 것에 의해, 불필요한 시프터 변부에서의 노출량이 증가하게 되어 불필요한 암부는 소실(제거)되어 버린다. 또, 불필요한 시프터 변부에서의 위상차를 180° 어긋나게 하는 것에 의해서, 시프터 변부에서의 광강도 저하를 경감시킬 수가 있다.

이것을 실현하기 위해서, 불필요한 시프터 변부에서는 투과율을 높게 하고, 통상의 노출영역에서는 투과율을 낮게 하는 구성으로 하였다. 불필요한 시프터 변부에서의 투과율을 낮게 하는 것에 의해서, 시프터 변부에서 투과율의 저하가 발생하더라도 충분한 광량이 그 부분을 통과하기 때문에 그 부분에서는 패턴의 손상이 발생하지 않게 된다. 마스크 내에서의 투과율의 조정은 예를들면 원하는 부분에 반투명막을 피착하는 것에 의해 달성할 수 있다.

마스크내에 서로 투과율 값이 다른 영역을 마련하는 것에 의해, 1회의 노출처리시에 다른 부분에 대해 통상적인 노출과 과잉 노출을 동시에 실현할 수 있다. 종래방법에서는 불필요한 부분을 다른 마스크를 사용하여 노출시킬 필요가 있어 공정이 번잡하였지만, 본 발명에서는 그와 같이 다른 마스크를 사용할 필요가 없으므로 본 발명을 매우 용이하게 실행할 수 있다.

[실시예 1]

먼저, 제1(a)도에 도시한 바와 같이, 유리 또는 석영기판(1)상에 반투명막(2) 및 불투명막(차광막)(3)을 적층 형성하여 마스크블랭의(mask blanks)를 작성하였다. 반투명막(2)로서는 Si막을 사용하였지만 이 Si막에 한정되는 것은 아니며, 금속박막 등 막두께를 적절히 선택하는 것에 의해 여러 가지 사용할 수가 있다. 불투명막(3)으로서는 Cr막을 사용하였지만, 이 Cr막 이외에 Mo, Ta, W 등 노출광의 차광이 가능한 막이면 사용하는 것이 가능하다.

다음에, 제1(b)도에 도시한 바와 같이 통상의 리도그래피를 사용하여 원하는 부분에 크롬막(3)을 남기고, 그밖의 부분은 에칭에 의해 제거하였다. 다음에, 반투명막(2)의 불필요한 부분을 통상의 리도그래피를 사용하여 선택적으로 제거해서 유리기판(1)의 일부를 노출시킨다. 반투명막(2)의 불필요한 부분의 제거는 이온빔이나 레이저범의 스폿조사를 이용한 방법에 의해서도 실현할 수 있다. 이 시점에서 마스크는 제1(b)도에서도 명확한 바와 같이, 크롬막으로 이루어지는 불투명부(차광부)(4), 실리콘막(2)로 이루어지는 반투명부(5) 및 상술한 바와 같이 유리기판(1)의 노출부가 형성된 투명부(투과부)(6)으로 구성된다. 이 때의 각 부에서의 노출광의 투과율은 불투명부(4)에서 약 0%, 반투명부(5)에서 약 50%, 투명부(6)에서 약 100%로 하였다. 반투명부(5)에서의 광 투과율은 50%에 한정되지 않고, 목적으로 하는 패턴 사이즈나 패턴을 투영하는 레지스트막의 감도 등에 따라서 적절히 변경가능하다. 대략 30%∼70%의 범위가 바람직한 범위이고, 그 값은 0.01∼0.1㎛ 두께의 Si막에 의해 실현할 수 있다.

다음에, 제1(c)도에 도시한 바와 같이, 투과광에 위상차를 부여하기 위한 위상 시프터(7)을 전면에 피착하였다. 여기서, 위상시프터(7)로서는 SiO₂막을 사용하였지만, 이 SiO₂막 이외의 막(Si₃N₄등)을 사용할 수도 있다. 그 후, 원하는 부분에 공지의 방법에 의해 레지스트패턴을 형성하고(도시하지 않음), 이 레지스트 패턴을 마스크로서 사용하여 시프터(7)의 불필요한 부분을 에칭 제거하였다.

본 실시예에서는 레지스트패턴의 형성에 전자빔 묘화법을 사용하였지만, Cr막 및 실리콘막이 도전성을 갖고 있기 때문에 전자빔 묘화법을 사용하는 경우에 발생하는 차지업 현상은 방지할 수 있었다. 시프터의 에칭에는 반응성 이온에칭법을 사용하였지만, 스퍼터법이나 에칭액을 사용하는 웨트에칭법 등 그밖의 에칭법을 사용해도 좋다. 시프터의 에칭은 시프터가 제거된 후에도 계속해서 실행하고, 유리기판도 제1(c)도에 도시된 바와 같이 소정 깊이까지 에칭된다. 유리기판의 패인 부분(engraved portion)의 깊이는 시프터부(8)을 통과하는 투과광과 패인부분(9)를 통과하는 투과광의 위상차가 약 90° ±30° 또는 약 -90°±30° 로 되도록 제어하였다. 이 때, 영역(11)에서는 반투명막(2)가 스톱층으로서 기능하기 때문에, 유리기판(1)은 에칭되지 않는다. 시프터(7)의 막두께는 통상의 시프터부(10)을 통과하는 투과광과 투명부(11)을 통과하는 투과광의 위상차가 180° 로 되도록 설정하였다.

상술한 바와 같이 해서 제조된 마스크를 사용하여 노출을 실행한 후, 레지스트막을 현상하고 이 레지스트막에 패턴 전사를 실행하였다. 제2도에 상기 마스크를 사용하는 것에 의해 얻어지는 투과광의 진폭분포와 광강도분포를 도시한다. 시프터 변부(단부)(13)을 사용해서 미세한 라인을 형성하고, 이때 대향하는 시프터 변부(12)에는 패턴이 형성되지 않는 것을 확인하는 것이 제2도의 목적이다. 투명부(11)을 통과하는 투과광의 위상을 기준으로 했을 때, 각 부를 통과하는 투과광의 위상은 통상의 시프터부(10)에서 +180°, 실리콘막(2)가 없는 시프터부(8)에서 +160°, 기판(1)상의 패인 부분(9)에서는 -90° 였다. 레지스트막상에서 얻어지는 광강도 값은 반투명막(2)가 없는 (8), (9) 부분의 광강도를 1로 하면, 반투명막(2)가 있는 (10), (11) 부분에서는 각각 0 및 5로 된다. 또, 시프터 변부(단부 또는 경계부)(12) 및 (13)에서는 위상변화에 의한 광강도 저하가 보여진다. 시프터 변부(13)에서의 위상차는 180° 이고 시프터 변부에서의 광강도는 대략 0이며, 이것은 광강도의 급준한 저하를 나타낸다. 또 다른 시프터 변부(12)에서의 위상차는 70° 이고, 광강도의 저하는 작았다. 또한, 백그라운드의 광강도도 높으므로, 시프터 변부(13)과 비교하면 대목으로 광강도의 저하를 억제할 수 있다.

이와 같은 광장도 분포를 갖는 마스크를 사용하여 웨이퍼상에 패턴전사를 실행하였다. 그 결과, 네가티브형 래지스트를 사용했을 때에는 시프터 변부(13) 바로 아래의 레지스트막 상에 폭 0. 15㎛의 미세한 홈을 형성할 수 있었다. 시프터 변부(12) 아래에 홈은 형성되지 않았다. 포지티브형 레지스트를 사용했을 때에는 시프터 변부(13) 바로아래에 폭 0. 20㎛의 미세한 라인을 형성할 수 있었다. 노출량을 더욱 증가시킨 경우에는 폭 0. 15㎛의 미세한 라인을 형성할 수 있었다. 이 두가지 경우에, 시프터 변부(12)에는 패턴이 형성되지 않았다.

그러나, 노출량을 대폭으로 저감한 경우에는 패턴이 형성되었지만, 반투명막(2)가 있는 부분 아래의 레지스트는 완전히 제거되지 않고 약간의 레지스트나머지가 발생하였다.

기판(1)상의 패인 부분(9)를 통과하는 투과광의 위상을 -60° 로 설정한 마스크인 경우에는 시프터 변부(12)에서의 투과광 위상차는 +100° 로 되어 광강도 저하는 다소 커지고 노출 여유(마진)는 다소 감소하였다. 반투명을 얇게 해서 투과율을 90%로 한 마스크인 경우에도 노출 여유가 감소하였다. 따라서 패인 부분(9)를 통과하는 투과광의 위상은 -90° 에 가깝게 하는 것이 바람직하다.

[실시예 2]

본 실시예에서는 예를 들면 반도체소자의 전극배선패턴 형성시에 문제로 되는 형상을 갖는 패턴의 1예를 설명한다.

제3(a)도에 있어서 패턴(13), (14)는 고립패턴이고, 패턴(12)와 (15)는 일부접속되어 있다. 이와 같은 패턴을 네가티브형 레지스트를 사용해서 형성하는 경우를 예를 들어 설명한다. 이와 같은 패턴 형성에 사용되는 마스크에서는 각 패턴(12), (13), (14), (15)에 대응하는 부분이 제3(b)도에 도시한 바와 같이 투명부로 된다. 이들 패턴의 횡방향 피치가 미세한 경우에는 위상시프트법을 사용할 필요가 있다. 이 패턴 1라인걸러 시프터를 배치하고자 하면, 시프터(13′) 및 (15′)의 배치는 제3(b)도에 도시된 바와 같은 상태를 나타낸다. 이 때, 패턴(12)와 패턴(15)의 접속점(연결된 부분)에 시프터(15′)의 변부가 생기게 된다. 따라서, 그 부분에서는 광강도가 저하하여 패턴이 분리되어 버린다.

패턴의 상호 분리를 방지하기 위해서, 이와 같은 부분에 상기 실시예 1에서 설명한 시프터 변부의 광강도 저하 방지법(방지수단)을 적용할 수 있다.

먼저, 제1(a)도에 도시한 바와 같은 마스크블랭크를 형성하고, 다음에 제4(a)도에 도시한 바와 같이 배선패턴부의 Cr막(16)을 공지의 에칭법에 의해 선택적으로 제거한다. Cr막(16)이 제거된 부분(17)에서는 반투명막이 노출된다. 다음에, 시프터 변부 배치영역(18)의 반투명막을 선택적으로 제거한다.

다음에, 제4(b)도에 도시한 바와 같이 레지스트막을 전면에 피착하고, 리도그래피법에 의해 불필요한 부분을 제거하여 시프터패턴(19)를 형성한다. 이 레지스트막을 마스크로서 사용하여 시프터막을 에칭하는 것에 의해 불필요한 부분을 제거한다. 이 때, 시프터막의 에칭에 의해 유리기판이 노출된 부분(20)도 연속해서 에칭하였다. 다음에, 레지스트막을 제거하여 마스크를 완성하였다. 이 마스크를 사용하여 레지스트막에 패턴전사를 실행한 결과, 상기 실시예 1의 경우와 마찬가지로 불필요한 시프터 변부에서의 광강도 저하는 작고 배선패턴의 단선은 방지할 수 있었다.

유리기판의 노출부를 에칭하지 않도록 한 마스크를 사용하는 경우에도 배선패턴의 배선 단락(단선)은 임시적으로 방지할 수 있었지만, 최적한 노출량의 허용도(노출 폭)가 작아 이것은 실용적으로 사용하기 어려운 마스크로 되었다.

노출광의 간섭이 중가하면 최적한 노출량의 허용도도 적어진다. 투과율의 차만으로 180° 위상차를 갖는 시프터 변부의 레지스트막으로의 전사를 방지하는 것은 가능하지만, 최저한 노출량의 허용도는 작아져 최적한 노출은 매우 곤란하다.

[실시예 3]

본 실시예는 상기 실시예 2에서 사용하던 패턴과는 다른 패턴을 갖는 마스크의 제조공정을 설명한다. 제5(a)도∼제5(d)도는 제4(a)도의 A-A′위치에 대응하는 것이다.

제5(a)도에 도시한 바와 같이, 유리기판(1)상에 시프터층을 형성하고자 하는 경우는 에칭스톱충(21), 시프터(22) 및 Cr막(3)을 순차 형성한 마스크 블랭크를 형성하였다. 시프터의 에칭스톱층(21)로는 ITO(Indium Tin Oxide)막을 사용하였다. 시프터(22)로는 SiO₂막을 사용하였다. 다음에, 제5(b)도에 도시한 바와 같이 소정 부분의 Cr막(3)을 제거하였다. 다음에, 특정부분의 시프터막(22)를 에칭하여 시프터 변부를 형성하고, 전면에 반투명막(3)을 형성하였다. 반투명막(23)으로서는 50%의 투과율을 갖도록 조정된 Cr박막을 사용하였다.

다음에, 제5(c)도에 도시한 바와 같이, 전면에 네가티브형 레지스트(24)를 도포하고, 이면에서 광을 조사하였다. 이 때, 광은 코히어런트성이 높은 광을 사용하는 것이 바람직하다. 그 후. 시프터 변부의 상부(25)에 형성된 레지스트막(24)를 자기정합 에칭에 의해 제거한다. 이것은 광강도가 시프터 변부에서의 위상반전에 의해 저하되고 그 부분에서의 레지스트막(24)의 경화가 충분하지 않은 것을 이용한 것이다.

다음에, 나머지 레지스트막(24)를 마스크로서 사용하여 반투명막(23)을 에칭하였다. 이 때, 에칭을 충분히 실행하여 제5(d)도에 도시된 바와 같이 사이드 에칭을 발생시키며, 다음에 또 레지스트막(24)를 제거하였다. 그 결과, 투과율이 높은 영역(26)을 포함하는 마스크를 형성할 수 있었다. 이 마스크의 경우, 시프터 변부에서의 위상차는 180°로서 광강도의 저하가 크다는 것을 확인할 수 있었다. 이 마스크를 사용하여 웨이퍼상에 형성된 레지스트막에 패턴 전사하고 노출량을 약1.5배로 하는 것에 의해서, 시프터 변부의 전사를 방지할 수 있었으며 서로 접속되어 있는 패턴을 형성할 수 있었다.

투과율이 높은 영역(6)을 형성하기 위한 반투명막(25)를 선택적으로 제거하기 위해 통상의 리도그래피법을 사용한 결과, 동일한 마스크 구조를 얻을 수 있었다. 이온빔이나 레이저 빔을 사용하는 것에 의해서도 마찬가지 결과가 얻어졌다.

즉, 투과율이 서로 다른 여러개의 영역을 마련하고 투과율이 높은 영역에 불필요한 시프터 변부를 배치하며 또 그 부분의 위상차도 180° 어긋나게 하는 것에 의해서 패턴의 전사를 방지할 수 있었다.

[실시예 4]

본 실시예는 반도체소자의 미세 게이트제조에 본 발명을 적용한 예이다. 제6(a)도에 있어서 (27)은 불투명영역, (28)은 반투명영역, (29)는 시프터패턴 형성영역, (30) 및 (31)은 반투명영역(28)을 제거한 부분이다. (30)의 영역은 유리기판의 표면을 에칭하는 것에 의해 형성하고, 이 영역(30)을 통과하는 투과광과 영역(31)을 통과하는 투과광 사이의 위상차를 약 90°로 하였다. 시프터패턴(29)를 통과하는 투과광과 반투명막(28)에 의해 직접 접촉하는 부분(제6(a)도에 있어서 패턴(28)의 좌측 변부)을 통과하는 투과광 사이의 위상차는 약 180°로 되도록 시프터막의 막두께를 조정하였다.

이 마스크를 사용하여 레지스트막으로 패턴전사한 결과, 제6(b)도에 도시한 바와 같은 패턴(34)를 형성할 수 있었고 치수(35)가 0. 15㎛인 미세 게이트를 형성할 수 있었다. 그 밖의 소자 제조공정에서는 종래방법을 사용하여 소자를 제조하고 그 특성을 측정한 결과, 전자빔 묘화법에 의해 얻은 미세게이트에 비해 거의 동등한 특성이 얻어졌다.

본 실시예에서는 불투명영역(27)로서 해상한계 이하의 미세라인형상 시프터를 사용하는 것에 의해 마찬가지 효과를 얻을 수 있었고, 불투명영역(27)을 사용하지 않고 영역(등) 및 (29)만을 사용하는 것에 의해 미세한 폭을 갖는 미세라인형상 패턴을 형성할 수 있었다.

[실시예 5]

본 실시예에서는 배선패턴을 위상시프트법에 의해 포지티브형 레지스트막 상에 형성한 예를 설명한다. 제7(a)도에는 본 실시예에서 사용하는 포토마스크를, 제7(b)도에는 얻어진 레지스트패턴의 평면도를 도시한다. 제7(a)도에 있어서 (36)은 불투명 영역, (37)은 반투명 영역, (38)은 시프터패턴 형성영역, (39)는 반투명막을 제거한 부분이다. (41)의 영역은 유리 기판의 표면을 에칭하는 것에 의해 형성하고, 영역(40) 및 (41)을 통과하는 투과광 간의 위상차는 약 90°로 되도록 하였다. 영역(37) 및 영역(38)을 통과하는 투과광 간의 위상차는 약 180°로 되도록 조정하였다 이 마스크를 사용하여 포지티브형 포토레지스트막으로 패턴전사한 결과, 제7(b)도에 도시한 바와 같이 배선 패턴(42)를 형성할 수 있었다.

상술한 바와 같이 본 발명에 의하면, 투명부(광투과부) 내에서의 시프터변부 배치가 가능하게 되어, 복잡한 패턴에 위상시프트법을 적용할 때 문제로 되고 있던 시프터 배치의 일부 문제점을 회피할 수 있게 되므로, 위상시프트법의 적용가능 범위를 대폭으로 확장할 수 있다. 이것에 의해, 초LSI(ULSI)의 제조를 포토리도그래피에 의해 실현하는 것이 가능하게 되어 공업적 적용에 매우 유익하다.

Claims (17)

1. 포토마스크를 통해서 반도체기판 상의 레지스트막의 소정 영역에 노출광을 부여하는 스텝과 상기 레지스트막을 현상하여 소정의 패턴을 형성하는 스텝을 포함하는 반도체장치의 제조방법으로서, 상기 포토마스크는 패인 부분을 갖는 투명기판, 상기 패인 부분 이외의 부분의 상기 기판 상에 형성되는 소정의 형상을 갖는 반투명막, 상기 반투명막 상의 소정 영역에 형성된 소정의 형상을 갖는 불투명막 및 제1변과 제2변을 갖는 시프터막을 포함하고, 상기 시프터막은 상기 패인 부분, 상기 불투명막 및 상기 반투명막 이외의 상기 투명기판 표면의 소정 부분을 피복하기 위해 배치하고, 상기 시프터막의 상기 제1 변은 상기 반투명막의 소정 위치에 배치되고, 상기 시프터막의 상기 제2 변과 상기 투명기판의 상기 패인 부분의 변은 중첩되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 상기 시프터막은 상기 불투명막을 완전히 피복한 것을 특징으로 하는 반도체장치의 제조방법.
3. 제1항에 있어서, 상기 투명기판은 유리 또는 석영으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
4. 제1항에 있어서, 상기 반투명막은 노출광의 투과율이 30%∼70%인 것을 특징으로 하는 반도체장치의 제조방법.
5. 제1항에 있어서, 상기 반투명막은 Si막이고, 이 Si막의 두께는 0. 01~0.1㎛의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
6. 제1항에 있어서, 상기 불투명막은 Cr, Mo, Ta 및 W로 이루어지는 군 중에서 선택된 원소로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
7. 제1항에 있어서, 상기 시프터막은 SiO₂또는 Si₃N₄로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
8. 제1항에 있어서, 상기 반투명막만이 형성되는 영역을 통과하는 투과광과 상기 반투명막 및 상기 시프터막이 서로 적층되어 형성되는 영역을 통과하는 투과광의 위상차는 대략 180°인 것을 특징으로 하는 반도체장치의 제조방법.
9. 포토마스크를 통해서 반도체기판 상에 형성된 레지스트막의 소정영역에 노출광을 부여하는 스텝과 상기 레지스트막을 현상하여 소정의 패턴을 형성하는 스텝을 포함하는 반도체장치의 제조방법으로서, 상기 포토마스크는 패인 부분을 갖는 투명기판 상에 형성되는 소정의 형상을 갖는 반투명막, 소정의 형상을 갖는 불투명막 및 소정의 형상을 갖는 시프터막을 포함하고, 상기 반투명막에 인접하는 상기 시프터막의 제1 변을 통과하는 투과광의 진폭 및 강도와 상기 투명기판에 인접하는 상기 시프터막의 제2 변을 통과하는 투과광의 진폭 및 강도는 각각 서로 다르고, 상기 시프터막의 상기 제1 변은 상기 반투명막의 소정 위치에 배치되고, 상기 시프터막의 상기 제2 변과 상기 투명기판의 상기 패인 부분의 변은 중첩되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
10. 제9항에 있어서, 상기 시프터막은 상기 불투명막을 완전히 피복한 것을 특징으로 하는 반도체장치의 제조방법.
11. 제1 및 제2 변을 갖는 위상시프터가 형성된 포토마스크에 광을 조사하고 기판 상에 상기 포토마스크 상의 패턴을 노출시키는 공정을 포함하는 패턴 형성방법으로서, 상기 기판으로 상기 위상시프터의 제1 변에 따른 라인패턴을 전사하고 상기 위상시프터의 제2 변에 따른 라인패턴은 전사되지 않도록 하기 위해서, 상기 위상시프터의 제1 변을 포함하는 영역을 투과한 광의 상기 기판 상에서의 광강도는 상기 위상시프터의 제2 변을 포함하는 영역을 투과한 광의 상기 기판 상에서의 광강도에 비해 작게 되어 있는 것을 특징으로 하는 패턴형성방법.
12. 제11항에 있어서, 상기 위상시프터의 제1 변을 포함하는 영역의 상부 또는 하부에는 광장도를 작게 하기 위한 반투명막이 형성되어 있는 것을 특징으로 하는 패턴형성방법.
13. 제11항에 있어서, 상기 위상시프터의 제1 변에 접하는 상기 위상시프터 상의 제1 영역을 투과한 광의 위상과 상기 제1 변을 거쳐서 상기 제1 영역과 인접하는 제2 영역을 투과한 광의 위상은 반전되어 있고, 상기 위상시프터의 제2 변에 접하는 상기 위상시프터 상의 제3 영역을 투과한 광의 위상과 상기 재2 변을 거쳐서 상기 제3 영역과 인접하는 제4 영역을 투과한 광의 위상은 90°±30°또는 -90°±30°다른 것을 특징으로 하는 패턴 형성방법.
14. 제11항에 있어서, 상기 포토마스크에는 또 차광막이 형성되어 있고, 상기 위상시프터의 제1 변과 상기 차광막의 패턴이 상기 기판 상에서 차광부로서 전사되는 것을 특징으로 하는 패턴형성방법.
15. 제1 및 제2 변을 갖는 위상시프터가 형성된 포토마스크에 광을 조사해서 기판 상에 상기 포토마스크 상의 패턴을 노출시키는 공정을 포함하는 패턴형성방법으로서, 상기 위상시프터의 제1 변에 접하는 상기 위상시프터 상의 제1 영역을 투과한 광의 위상과 상기 제1 변을 거쳐서 상기 제1 영역과 인접하는 제2 영역을 투과한 광의 위상의 차는 상기 위상시프터의 제2 변에 접하는 상기 위상시프터상의 제3 영역을 투과한 광의 위상과 상기 제2 변을 거쳐서 상기 제3 영역과 인접하는 제4 영역을 투과한 광의 위상의 차보다 큰 것을 특징으로 하는 패턴형성방법.
16. 제15항에 있어서, 상기 제4 영역은 상기 포토마스크의 기판을 에칭해서 형성되어 있는 것을 특징으로 하는 패턴형성방법.
17. 차광부와 위상시프터가 형성된 포토마스크에 광을 조사해서 반도체기판 상에 형성된 레지스트층에 패턴을 형성하는 반도체장치의 제조방법으로서, 상기 포토마스크는 상기 위상시프터의 제1 변의 투과율이 상기 위상시프터의 제2 변의 투과율보다 낮게 되도록 형성하는 것에 의해서 상기 반도체기판 상에 상기 위상시프터의 제1 변에 따라서 반도체소자의 게이트패턴을 전사하고, 상기 위상시프터의 제2 변에 대응하는 영역은 전사하지 않는 것을 특징으로 하는 반도체장치의 제조방법.