JPS60214532A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS60214532A
JPS60214532A JP59072253A JP7225384A JPS60214532A JP S60214532 A JPS60214532 A JP S60214532A JP 59072253 A JP59072253 A JP 59072253A JP 7225384 A JP7225384 A JP 7225384A JP S60214532 A JPS60214532 A JP S60214532A
Authority
JP
Japan
Prior art keywords
pattern
layer
film
resist
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59072253A
Other languages
English (en)
Other versions
JPH0230175B2 (ja
Inventor
Hideo Akitani
秋谷 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59072253A priority Critical patent/JPS60214532A/ja
Priority to US06/721,305 priority patent/US4599137A/en
Publication of JPS60214532A publication Critical patent/JPS60214532A/ja
Publication of JPH0230175B2 publication Critical patent/JPH0230175B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の製作における微細なレジストパ
ターンの形成方法に関するものである。
〔発明の背景〕
+3 半導体集積回路は微細加工技術の進歩とともに飛躍的な
高密度化を達成してきている。256KbDRAMに代
表される超LSIでは1ミクロン台の微a/ パターン
が用いられ、さらにメカピット級の超々LSIではサブ
ミクロン加工技術が必須のものと □0 してめられている。しかし、このように極めて。
微細なパターンを形成する際、従来のリソグラフ。
イ技術に依っていたのでは種々の困難が生じるこ。
とが知られている。
まず第1点として、基板表面凹凸の問題がある。5従来
の方法では基板上にただ一層のレジスト膜を。
塗布し、塗布膜厚などのレジスト膜条件に応じた。
最適な露光・現像条件を選んで露光・現像を行う。
ことにより所定のパターンを形成していたが、。
LSI回路のように極めて細かく多数の凹凸を有す、。
る基板」−では場所により膜厚が変化したり膜表面に凹
凸を生じたりするため、露光・現像の最適条件が場所に
より異なってしまい微細パターンを基板全面にわたって
均一に高精度に形成するのが困難であるという問題点が
あった。これを逃れるた、−めには、レジスト膜厚を凹
凸段差に比べ相当厚くし、場所による膜厚変動率や表面
凹凸を出来るだけ緩和する必要がある。しかし、一般に
レジスト膜が厚くなるほど、露光のボケや現像での膨潤
などのため、パターンの解像性が低下し微細パター2゜
ンの形成は困難になるので、この方法はザブミク。
ロンパターンには適用出来ない。
第2点として、レジストの加工耐性の問題かあ。
る。前述のような微細なレジストパターンをマス。
りに基板、或は基板上の種々の素子形成用材料膜5を加
工するには、旧来の化学薬品を用いた湿式1゜ッチング
法はアンダーカットを生じるため使用用。
来す、これに代わってガスプラズマによる、いゎ。
ゆるドライエツチング法が専ら用いられている。。
この方法はマスクパターンに対する加エバターン1゜寸
法の忠実性において極めて優れるものであるが、一方に
おいて通常の有機高分子を主体としたレジスト材料は比
較的エツチングされやすい傾向がある。このため、加工
寸法の忠実性を最大限にひきだすには、十分にレジスト
膜厚を厚くしたうえで1.−微細なパターンを、その側
面がなるべ(切り立つよう極力シャープに形成しなけれ
ばならない。しかし、厚いレジスト膜と微細パターンと
は上述したごとく相反する関係にある。
第3点として、露光技術にかかわる問題がある。2゜・
 3 ・ 、すなわち、これまでの紫外線などを使ったホト露。
先決では波長に依存した回折限界のためサブミク。
ロンパターンの形成は実用上極めて困難と見られ。
ることから、新たな技術として、この制約のないい電子
ビーム露光法やX線露光法が期待を集めてい。
る。現在これらの方法で用いられるレジスト材料。
には種々のものかあるか、実用的な意味で高解像。
性と高感度性を共に満たすものは少なく、例えば。
ポジ型のフルオロブチルメタクリレート・グリシジルメ
タクリレート共重合体(FBM−G)など、と、。
く限られたものしかない。しかし、この種のレジストは
第2点に述べたドライエツチング耐性に関して極めて劣
る欠点を有し、実用上の大きな障害となっていた。
これら従来法の問題点は結局、露光と加工を両+5 立させうるレジスト膜厚の最適値をめることがパターン
が微細・高密度化するほど困難になるということである
以上のような問題点を除くための方法として、多層レジ
スト法が知られている(例えば米国特許・ 4 ・ 第4244799号明細書参照)。ここでは最も基本的
な二層レジストによるパターン形成方法を図面に。
基づいて説明する。第1図(a)〜(dlは、この従来
の。
二層レジストパターン形成方法の工程図である。。
第1図に示した工程(a)において、基板1上に第1゜
レジスト層2を、その表面が基板表面の凹凸にか。
かわらず平坦となるように凹凸段差に比し十分厚。
く形成し、更にその上に第2レジスト層3を均一。
な厚さに形成する。ここでは第2レジスト層とし。
てポジレジストを用いた場合について例示する。1゜こ
の後工程(b)において、紫外線又は電子線等の放射線
4で選択的に露光し、第2レジスト層3中に感光領域5
を形成する。続いて工程(c)において、この感光領域
5を選択的に除去し、所要の第1のマスクパターン6を
形成する。更に工程fdlにおい5 て第1のマスクパターン6をマスクに第ルジスト層2を
選択的に除去して所要の第2のマスクパターン7を形成
する。ここで第ルジスト層2の選択的除去は液体溶媒に
よる湿式処理でも行いうるが微細パターンを精度よく形
成するにはドライエツチング処理に依らなければ成らな
い。従来の。
方法では純酸素ガスを用いたプラズマアッシャ−0処理
や反応性イオンエツチング(RIE)などで第。
■レジスト層2を選択除去していたが、これらの。
場合には第2レジスト層材料と第2レジスト層材5料と
のエツチング選択性が高々2〜3倍と小さい。
ので、マスクとして用いる第2レジスト層3の厚。
みは第2レジスト層2の最大厚さの1/2〜1/3と。
十分厚くする必要があった。このため第2レジス。
ト層の露光において微細パターンの解像が困難に、。
なるという問題点があった。なお第1図において。
は第2レジスト層3としてポジレジストの場合を。
示したが、これがネガレジストの場合も従来法の。
問題点は本質的に変りがない。
また、二層レジスト法におけるエッチング選択15性不
足の問題を除くため三層レジスト法も考えら。
れている。この方法は第1、第2レジスト両層の。
間に第3の材料からなる中間層を設け、第2レジ。
スト層をマスクに中間層を、さらに中間層をマス。
りに第2レジスト層を別々の二工程でエツチング、。
処理することとし、それぞれの工程におけるエラ。
チング選択性が十分とれるよう、中間層材料、お。
よびエツチング条件等を選ぶものである。しかし、。
前述したように電子ビーム露光用などの高感度・。
高解像性レジストはドライエツチング耐性が不足5する
ため上記のエツチング選択性要求を満足させ。
るのは実際上難しく、さらに従来の三層レジスト。
法はレジストの積層工程、ドライエツチングによ。
る微細パターンの転写工程などが複雑・高度化し、。
プロセスの制御性や処理能率の低下、さらにはコ1゜ス
トの上昇等、新たな問題を引き起こすことになり従来法
の根本的な解決にはならなかった。
〔発明の目的〕 本発明の目的は、従来技術での上記した諸問題点を解決
し、より簡便にしかも効率よく、より精、一度の高い微
細多層パターンを形成することができるパターン形成方
法を提供することにある。
〔発明の概要〕
本発明を概説すれば、基板上に複数種の材料からなる多
層レジストを積層し、そのうち少なくと211・ 7 
・ i一層に露光処理などによって凹凸からなる原パ。
ターンを形成したのち、この上にドライエラチン。
グ耐性の大きな材料膜を堆積して、その一部、少。
なくとも原パターンの凸部上の膜をエツチング等。
の適宜な方法により取り除くことによって原バタ。
−ンに相補的な反転マスクパターンを形成し、こ。
れをマスクに原パターン層以下のレジスト層を選。
択的に除去して所望の多層レジストパターンを得。
ることを特徴としたパターン形成方法に関するも。
のである・ 1゜ 〔発明の実施例〕 実施例1 第2図(al〜(f)は本発明の第1の実施例における
工程図を示すものである。第2図に示した工程[a)に
おいて、段差を有する基板1上に第1のレタス15ト膜
としてクロロメチル化ポリスチレン(CMS)層2を、
その表面が平坦となるようやや厚めに回転塗布法により
形成した。これを200°Cにて25分ベータし、さら
にCF4プラズマ処理により表面を硬化させた後、第2
のレジスト膜としてFBM−G2゜・ 8 ・ 層3を約0,7μmの厚さに回転塗布した。次に工程。
(b)において、電子ビーム4により所定のパターン。
部を選択的に露光し、感光領域5を形成した。し。
かる後、工程(C)において、所定の現像液を用いて。
この感光領域を溶解除去し、露光パターンに対応。
した凹部5′を形成した。この工程(C)を示す図に。
おいて凹部5′の深さは場所により異なっており、。
層2と層3との境界まで達している部分とそうで。
ない部分とがあるが、これは露光量の多少に対応。
するものであり、本発明の効果には影響が無い。16次
に工程(dlでシリコーン樹脂から成る塗布膜8を、回
転塗布法により約0.8μmの厚さで付着し、平坦な表
面を得た。この塗布膜8を十分乾燥させた後、工程(e
)においてCF4−O2(20%)の混合ガスプラズマ
中で2分エツチングし、FBM−Gパターン層31゜の
凸部表面9を露出させることにより、原パターンに相補
的な反転パターン8を形成した。この反転パターン8を
マスクとして、工程(f)で、酸素RIE法により露出
したFBM−G/CMSの二層レジスト膜をエツチング
除去することによりパターン、。
、を転写し、原パターンの凹部5′と相補的な反転多。
層レジストパターン10を形成した。
本実施例の方法によれば、原パターンを露光す。
る第2のレジスト膜をマスクにして下部の膜をド。
ライエツチングする必要は無いから、エツチング5耐性
の低いレジスト材料でも第2のレジスト膜と。
して用いることが出来る。従って、微細パターン。
の形成に適した高解像・高感度レジストを適用用。
来る。また、反転パターン材料のシリコーン樹脂。
は通常レジスト膜のエツチングに使われる酸素 、。
RIEやアッシャ−処理では殆どエツチングされな。
いので、これをマスクとして第1のレジスト膜層。
にドライエツチング法を用いてパターンを転写す。
る際も、十分なエツチング選択性を得ることが容。
易である。このため、更に、第1のレジスト層と、。
して比較的エツチング耐性の高いCMSやAZ−。
1350〔シブL/ −(’5hipley)社製〕な
どを使うこと 。
が出来るので、最終的に得られた反転多層レジス。
ドパターンをマスクとして下地の基板や素子形成。
用材料膜の加工をする上でも有利である。 2゜以上述
べたように本発明の方法によって従来法・における問題
点を除去されるが、本発明の効果は・これだけにとどま
らない。すなわち、」二記実施例・で示されたように第
2のレジスト膜に形成される・原パターンは、完全に第
1のレジスト膜層に達す5る程深くまで露光・現像され
ている必要は必ずし・も無い。凹部を埋めた状態で残さ
れる反転パター・ンの膜厚が以降のパターン転写のマス
クとして十。
分な厚さであれば良いからである。ポジ形しジス。
トの場合、現像で除去される膜厚は露光量に応じ1゜て
増減するから、原パターンの露光量は最小限の。
値で良く露光時間を短縮出来る。また一般に、所。
定の膜厚のレジストに所望の寸法のパターンを現。
像で抜ききるための最適露光・現像条件は寸法に。
よって変化するが、本方法では膜厚分全部を抜<13必
要は無いから、最適露光・現像条件の設定は従。
未決に比べて著しく容易になる。
さて、上記実施例においては回転塗布法によっ。
て反転パターン形成用材料膜を付着したが、この。
付着法ではパターン寸法により凹部に埋めこまれ2゜・
 11 ・ る膜厚が異なる場合がある。すなわち、幅の狭い。
凹パターンに比べ、幅広の凹パターンでは膜厚が。
薄くなる傾向にある。このため塗布膜をエラチン。
グして反転パターンを作ったとき、幅広部では所。
要のマスク厚さが残らないことも有りうる。この。
点を改善するために行った第2の実施例を次に示。
す。
実施例2 第3図(a)〜(g)は、本発明の第2の実施例におけ
る工程図を示すものである。本図の工程(a)から(C
)1゜までは第1の実施例と同じ手順により、基板1上
に第1のレジスト膜2としてCMS、その上に第2゜の
レジスト膜3としてFBM−Gを順次積石し、電。
子ビーム4により露光し、現像により第2レジス。
ト膜3に第1のレジスト膜境界に達する凹部5′を−持
つ原パターンを形成した。次に工程(d)に゛おいて、
SiH4と02を用いたECR(電子サイクロトロン共
鳴)プラズマ付着法によって全面に連続した5in2゜
膜11を厚さ約0.1μmに形成した。このとき、EC
R。
プラズマ付着法では基板と垂直方向からのイオン、0・
 12・ 衝撃の強さが付着膜の質に影響することか知られ。
ている。すなわち、基板表面に並行な面上の付着。
膜に比べ、垂直あるいは傾斜した面上の付着膜は。
極めてエツチングされやすい特徴がある。このこ。
とを利用して工程(e)で、緩衝弗酸液(50%弗酸1
゜体積土部化アンモニウム飽和水溶液9体積)中に。
7秒浸漬し、あるいはCF4 +02 (20% )プ
ラズマ中。
で20秒処理して原パターンの側面上の付着膜を選。
択的にエツチング除去し、原パターン凸部上の膜。
11′と第1のレジスト膜2上の膜11“とを分離した
。1゜つづいて、工程(f)において、エチルアルコー
ル中で第2のレジスト膜3から成る原パターンを溶解し
その上部の付着膜11′共々除去して、原パターンに相
補的な反転パターン11″′のみを残した。しかる後、
工程fg)において、この反転パターン11’ 、−を
マスクにして酸素RIE法により、露出している第1の
レジスト膜層2をエツチング除去することによりパター
ンを転写し、原パターンと相補的な反転多層レジストパ
ターン10を形成した。
本実施例の方法によれば、反転パターンを形成1.。
するための付着膜の厚さは原パターン四部の広さ。
に依らず一定であるので、第1の実施例で起こり。
得たような膜厚むらの問題は避けられる。また、。
本箱2の実施例のごと(ECRプラズマ付着法を 。
用いれば、垂直面あるいは傾斜面上に付着する膜5部の
脆弱性を利用して簡単に原パターン凸部と凹。
部それぞれの」二の膜部を分離できるので、従来の。
リフトオフ法におけるように付着膜の厚さよりも。
レジスト膜厚を十分大きくして付着膜を上下に分6離す
る必要はない。このため原パターン像を露光、。
すべき第2のレジスト膜の厚さは付着膜厚にかか。
わりなく薄く出来、微細パターンの形成に好都合。
である。
また本発明の趣旨に従えば、第2のレジスト材。
料としては、露光・現像処理によって凹凸を有す、。
る原パターンを形成し得るものであれば良いから、。
第1および第2の実施例に示したようなポジ形し。
シストだけでなくネガ形レジストでも用いること。
ができる。さらに露光手段としても、実施例に示。
した電子ビーム以外のイオンビームやX線あるい2゜は
通常の紫外光線を用いても同様の効果が得られ。
ることは言うまでもない。また実施例では露光を。
施す前の多層レジストとして二層の場合を示した。
が、異種のレジスト材料の積層を容易化するため。
の介在物質や、露光に用いる放射線の影響から基。
板領域を守るための保護材料などを、本発明の趣。
旨を損なわない範囲で適宜選択して三層以上の多。
層レジストとしても良い。また、この場合や、両。
実施例に示したごとき二層の場合に露光・現像処。
理の効果が最上部の一層にとどまらず上記した種、。
々の中間層や第2レジスト層領域に及んでも本発明の効
果に変りが無いのは明らかである。
〔発明の効果〕
以上説明したように、本発明方法によれば、レジスト層
の材料選択の自由度の拡大、積層化、膜、−厚調整、露
光・現像・転写処理等の条件設定や操作の容易性などの
各点で従来法より簡便化及び効率の向上を達成して、よ
り精度の高い微細パターンを形成することが出来る。
【図面の簡単な説明】
・ 15・ 第1図は従来の二層レジストパターン形成方法。 の工程図、第2図は本発明の第1の実施例の工程。 図、第3図は本発明の第2の実施例の工程図であ。 る。 〈符号の説明〉 5 1・・・基板 2・・・第ルジスト層 3・・・第2レジスト層 4・・・紫外線、電子線等の放射線 5・・・感光領域 5′・・・凹部 6・・・第1のマスクパターン7・・・第2のマスクパ
ターン 、。 8・・・シリコーン樹脂塗布膜 9・・・凸部表面 10・・・反転多層レジストパターン 11・・・5IO2膜 11’、 11’・・・エツチングで上下に分離された
5102膜 、−特許出願人 日本電信電話公社 。 代理人弁理士 中村純之助 ゛ ・ 16・ ′!? 1 図 − ^ ココ O−ノ 154−

Claims (5)

    【特許請求の範囲】
  1. (1)基板上に複数の材料種から成る多層レジス。 ト膜を順次積層する工程と、そのうちの少なくと。 も一層に原パターンを形成する工程と、続いて全。 面に連続した膜を付着する工程と、この付着膜の。 一部を取り除いて原パターンに相補的な反転バタ。 −ンを形成する工程と、この反転パターンをマス、。 りとして原パターン層以下のレジスト膜層を加工する工
    程とを含むことを特徴とするパターン形成方法。
  2. (2)前記多層レジスト膜の少なくとも一層に原パター
    ンを形成したのち、全面に連続した膜を付5 着する工程が、回転塗布法による膜の付着工程であるこ
    とを特徴とする特許請求の範囲第1項記載のパターン形
    成方法。
  3. (3)前記付着膜として、シリコンを含有する高分子樹
    脂膜を用いることを特徴とする特許請求の範囲第1項あ
    るいは第2項記載のパターン形成力。 法。
  4. (4)前記多層レジスト膜の少なくとも一層に原。 パターンを形成したのち、全面に連続した膜を付。 着する工程が、方向性を有する膜付着法を用いる。 工程であることを特徴とする特許請求の範囲第1゜項記
    載のパターン形成方法。
  5. (5)前記方向性を有する膜付着法がECRプラ 。 ダマ付着法であることを特徴とする特許請求の範。 囲第4項記載のパターン形成方法。 、0
JP59072253A 1984-04-11 1984-04-11 パタ−ン形成方法 Granted JPS60214532A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59072253A JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法
US06/721,305 US4599137A (en) 1984-04-11 1985-04-09 Method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59072253A JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS60214532A true JPS60214532A (ja) 1985-10-26
JPH0230175B2 JPH0230175B2 (ja) 1990-07-04

Family

ID=13483942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59072253A Granted JPS60214532A (ja) 1984-04-11 1984-04-11 パタ−ン形成方法

Country Status (2)

Country Link
US (1) US4599137A (ja)
JP (1) JPS60214532A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513229A (ja) * 2004-09-21 2008-05-01 モレキュラー・インプリンツ・インコーポレーテッド インサイチュ嵌込み構造物形成方法
JP2009038085A (ja) * 2007-07-31 2009-02-19 Canon Inc パターンの形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642162A (en) * 1986-01-02 1987-02-10 Honeywell Inc. Planarization of dielectric layers in integrated circuits
US4711822A (en) * 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
US4657629A (en) * 1986-03-27 1987-04-14 Harris Corporation Bilevel resist process
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5139922A (en) * 1987-04-10 1992-08-18 Matsushita Electronics Corporation Method of making resist pattern
JPH07113774B2 (ja) * 1987-05-29 1995-12-06 株式会社日立製作所 パタ−ンの形成方法
JPS6450425A (en) * 1987-08-20 1989-02-27 Toshiba Corp Formation of fine pattern
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
US4820376A (en) * 1987-11-05 1989-04-11 American Telephone And Telegraph Company At&T Bell Laboratories Fabrication of CPI layers
JP2606900B2 (ja) * 1988-09-08 1997-05-07 株式会社東芝 パターン形成方法
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JPH03138938A (ja) * 1989-10-24 1991-06-13 Toshiba Corp 半導体装置の製造方法
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
DE69233232T2 (de) * 1991-02-22 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
KR0141941B1 (ko) * 1994-11-11 1998-07-15 문정환 감광막의 패터닝방법
EP1489460A3 (en) * 2003-06-20 2008-07-09 FUJIFILM Corporation Light-sensitive sheet comprising support, first light-sensitive layer and second light-sensitive layer
DE102004032677B4 (de) * 2004-07-02 2008-07-10 Qimonda Ag Verfahren zum Herstellen einer Maske auf einem Substrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155933A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ン形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
US4481049A (en) * 1984-03-02 1984-11-06 At&T Bell Laboratories Bilevel resist

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155933A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513229A (ja) * 2004-09-21 2008-05-01 モレキュラー・インプリンツ・インコーポレーテッド インサイチュ嵌込み構造物形成方法
JP2014150263A (ja) * 2004-09-21 2014-08-21 Molecular Imprints Inc インサイチュ嵌込み構造物形成方法
JP2009038085A (ja) * 2007-07-31 2009-02-19 Canon Inc パターンの形成方法

Also Published As

Publication number Publication date
JPH0230175B2 (ja) 1990-07-04
US4599137A (en) 1986-07-08

Similar Documents

Publication Publication Date Title
JPS60214532A (ja) パタ−ン形成方法
JPH076058B2 (ja) 金属リフトオフ方法
JPS58218119A (ja) パタ−ン形成方法
JPS6239817B2 (ja)
TW200300962A (en) Improved lithography process for transparent substrates
JPS59155921A (ja) レジストパタ−ンの形成方法
JPH06105678B2 (ja) 半導体装置の製造方法
JPH01285946A (ja) パターン形成方法
JPH02156244A (ja) パターン形成方法
JPH06112119A (ja) レジストパターン形成方法
JPS6116526A (ja) パタ−ン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPS61121332A (ja) パタ−ン形成方法
JPH0737782A (ja) 有機薄膜の製造方法
JP2713061B2 (ja) レジストパターンの形成方法
JPS60129745A (ja) 3層構造レジストおよびこれを用いて高解像度製版を達成する方法
JPS59232418A (ja) 微細パタ−ン形成法
JPH0513325A (ja) パターン形成方法
JPS63296342A (ja) パタ−ン形成方法
JPH05166805A (ja) パターン形成方法
JPH02183517A (ja) 微細パターン形成方法
JPH03765B2 (ja)
JPH0236049B2 (ja)
JPH01239928A (ja) パターン形成方法
JPS6340321A (ja) パタ−ン形成方法