JP2014150263A - インサイチュ嵌込み構造物形成方法 - Google Patents
インサイチュ嵌込み構造物形成方法 Download PDFInfo
- Publication number
- JP2014150263A JP2014150263A JP2014042722A JP2014042722A JP2014150263A JP 2014150263 A JP2014150263 A JP 2014150263A JP 2014042722 A JP2014042722 A JP 2014042722A JP 2014042722 A JP2014042722 A JP 2014042722A JP 2014150263 A JP2014150263 A JP 2014150263A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- etching
- substrate
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 147
- 230000015572 biosynthetic process Effects 0.000 title description 19
- 238000011065 in-situ storage Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 238000005530 etching Methods 0.000 claims abstract description 108
- 238000000059 patterning Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 63
- 239000010410 layer Substances 0.000 description 226
- 239000000203 mixture Substances 0.000 description 57
- 239000000463 material Substances 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- 238000007373 indentation Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000001459 lithography Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000004094 surface-active agent Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000003486 chemical etching Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- LNMQRPPRQDGUDR-UHFFFAOYSA-N hexyl prop-2-enoate Chemical compound CCCCCCOC(=O)C=C LNMQRPPRQDGUDR-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- KUDUQBURMYMBIJ-UHFFFAOYSA-N 2-prop-2-enoyloxyethyl prop-2-enoate Chemical compound C=CC(=O)OCCOC(=O)C=C KUDUQBURMYMBIJ-UHFFFAOYSA-N 0.000 description 6
- -1 polysiloxane Polymers 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- BNCADMBVWNPPIZ-UHFFFAOYSA-N 2-n,2-n,4-n,4-n,6-n,6-n-hexakis(methoxymethyl)-1,3,5-triazine-2,4,6-triamine Chemical compound COCN(COC)C1=NC(N(COC)COC)=NC(N(COC)COC)=N1 BNCADMBVWNPPIZ-UHFFFAOYSA-N 0.000 description 5
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 5
- 238000010606 normalization Methods 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- LBLYYCQCTBFVLH-UHFFFAOYSA-N 2-Methylbenzenesulfonic acid Chemical compound CC1=CC=CC=C1S(O)(=O)=O LBLYYCQCTBFVLH-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004132 cross linking Methods 0.000 description 4
- 238000000203 droplet dispensing Methods 0.000 description 4
- CATSNJVOTSVZJV-UHFFFAOYSA-N heptan-2-one Chemical compound CCCCCC(C)=O CATSNJVOTSVZJV-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- PSGCQDPCAWOCSH-UHFFFAOYSA-N (4,7,7-trimethyl-3-bicyclo[2.2.1]heptanyl) prop-2-enoate Chemical compound C1CC2(C)C(OC(=O)C=C)CC1C2(C)C PSGCQDPCAWOCSH-UHFFFAOYSA-N 0.000 description 3
- XMLYCEVDHLAQEL-UHFFFAOYSA-N 2-hydroxy-2-methyl-1-phenylpropan-1-one Chemical compound CC(C)(O)C(=O)C1=CC=CC=C1 XMLYCEVDHLAQEL-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- VKPVUNFNWSJTBJ-UHFFFAOYSA-N [dimethyl(trimethylsilyloxy)silyl]methyl prop-2-enoate Chemical group C[Si](C)(C)O[Si](C)(C)COC(=O)C=C VKPVUNFNWSJTBJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- JTXMVXSTHSMVQF-UHFFFAOYSA-N 2-acetyloxyethyl acetate Chemical compound CC(=O)OCCOC(C)=O JTXMVXSTHSMVQF-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003999 initiator Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UHUUYVZLXJHWDV-UHFFFAOYSA-N trimethyl(methylsilyloxy)silane Chemical compound C[SiH2]O[Si](C)(C)C UHUUYVZLXJHWDV-UHFFFAOYSA-N 0.000 description 2
- RIWRBSMFKVOJMN-UHFFFAOYSA-N 2-methyl-1-phenylpropan-2-ol Chemical compound CC(C)(O)CC1=CC=CC=C1 RIWRBSMFKVOJMN-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- WBXCJYLRHMCULU-UHFFFAOYSA-N CC(CCCCC)=O.CC1=CC=CC=C1 Chemical compound CC(CCCCC)=O.CC1=CC=CC=C1 WBXCJYLRHMCULU-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CNLHDXVHMDDCRN-UHFFFAOYSA-N OC(C(=O)C1=CC=CC=C1)(C)C.C(C=C)(=O)OCCOC(C=C)=O.C(C=C)(=O)OCCCCCC.C(C=C)(=O)O Chemical compound OC(C(=O)C1=CC=CC=C1)(C)C.C(C=C)(=O)OCCOC(C=C)=O.C(C=C)(=O)OCCCCCC.C(C=C)(=O)O CNLHDXVHMDDCRN-UHFFFAOYSA-N 0.000 description 1
- SRMWFQRVWLBUDS-UHFFFAOYSA-N [methyl-bis(trimethylsilyloxy)silyl]methyl prop-2-enoate Chemical group C[Si](C)(C)O[Si](C)(O[Si](C)(C)C)COC(=O)C=C SRMWFQRVWLBUDS-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000011243 crosslinked material Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- UJXZVRRCKFUQKG-UHFFFAOYSA-K indium(3+);phosphate Chemical compound [In+3].[O-]P([O-])([O-])=O UJXZVRRCKFUQKG-UHFFFAOYSA-K 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Micromachines (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】基板は、非平面性、すなわち、粗いトポロジーが存在するため、パターニング・プロセスに対して波状と矩形突起のオーダーの寸法を有するフューチャで基板をパターニングするのが難しい。
【解決手段】本発明は、基板上に、表面、エッチング速度界面およびエッチング差界面を有する多層フィルムを形成することを含む基板のパターニング方法を特色とする。エッチング差界面は、エッチング速度界面と表面の間で定められる。記録パターンが、定められた基板上に、部分的に、エッチング差界面によって転写される。記録パターンは、所定のエッチング・プロセスあるいはエッチング・プロセスのセットに関して形成されるパターンの形状を定めるエッチング・パターン特性（ＥＰＣ）を有している。エッチング差界面は、ＥＰＣを修正する。適切なエッチング差界面を確立することによって、パターン層の形状に比べて実質上異なる形状の記録パターンを得ることもできまた同じパターンを得ることもできる。
【選択図】図１
【解決手段】本発明は、基板上に、表面、エッチング速度界面およびエッチング差界面を有する多層フィルムを形成することを含む基板のパターニング方法を特色とする。エッチング差界面は、エッチング速度界面と表面の間で定められる。記録パターンが、定められた基板上に、部分的に、エッチング差界面によって転写される。記録パターンは、所定のエッチング・プロセスあるいはエッチング・プロセスのセットに関して形成されるパターンの形状を定めるエッチング・パターン特性（ＥＰＣ）を有している。エッチング差界面は、ＥＰＣを修正する。適切なエッチング差界面を確立することによって、パターン層の形状に比べて実質上異なる形状の記録パターンを得ることもできまた同じパターンを得ることもできる。
【選択図】図１
Description
本発明の分野は、一般的に構造物のミクロおよび／またはナノ加工に関する。より具体的には、本発明は基板中のレリーフ構造物の形成に関する。
ミクロ加工は、例えば、ミクロメートルまたはそれより小さいオーダーのフィーチャを有する、非常に小さな構造物の加工を含む。ミクロ加工がかなり大きな影響及ぼしている一分野は、集積回路の生産のための半導体処理工業である。半導体処理工業は、基板上に形成される単位面積当たりの回路の数を増加させながら、より大きな生産収率に向かって引き続き邁進しているので、ミクロ加工がより重要になっている。ミクロ加工が使用されているその他の開発分野には、バイオテクノロジー、光学技術、機械システムなどが含まれる。
伝統的なミクロ加工は、パターンを基板上に複写するのにフォトリソグラフ技術を使用している。フォトリソグラフは、露光ツールと像転写プロセスの組合せを含む。そのためには、しばしばレジスト層と呼ばれるプロセス適合マスキング層が、所望のパターンを提供するために使用される。すなわち、レジスト層に加工される材料が、露光ツールと像転写プロセスに対して最適化される。その結果、適切なレジスト材料を決定する場合、露光波長および、像形性後のプロセス、例えばその後のエッチングや堆積プロセスに対するレジスト層材料の適合性を含む幾つかの要因が検討されている。レジスト層に加えて、明確なフィーチャの複写パターンは、露光ツールの操作特性に依存する。これらの特性には、それだけには限定されないが、露光ツールレンズの開口数、使用する波長、配列システムが含まれる。
最近、新規の非フォトリソグラフのパターニング・プロセスが発達しており、これはインプリント・リソグラフィと称され、露光ツール技術の多くの煩雑さと制限とを克服している。典型的なインプリント・リソグラフィ法は、２００２年１０月４日に、名称「最小の寸法的変化を有するフィーチャを複写するために、基板上のフィーチャを配置する方法およびモールド」として米国特許出願第１０／２６４９６０号で出願された、米国特許出願公開第２００４／００６５９７６号、２００２年１０月４日に、名称「計量管理規格体の加工を促進するために基板上に層を形成する方法」として米国特許出願第１０／２６４９２６号で出願された米国特許出願公開第２００４／００６５２５２号、米国特許第６９３６１９４号、名称「インプリント・リソグラフィ法のための機能的パターニング材料」など、多くの出版物において記述されている。
上記の公開特許出願のそれぞれにおいて、開示された基本的なインプリント・リソグラフィ技術は、重合可能な層におけるレリーフ・パターンの形成と、レリーフ・パターンに対応するパターンの基底基板への転写を含む。このために、基板とテンプレートとの間に形成可能な液体を備え、基板から距離をおいたテンプレートが使用される。この液体が固化されて、液体と接触しているテンプレートの表面の形状と一致するパターンが記録された固化層を形成する。基板と固化層は、次いで転写のプロセスにより、固化層中のパターンに相当するレリーフ画像が基板に転写される。
一般的に、上記の方法で形成された形体の寸法制御は、形成可能な液体と接触している基礎表面のトポロジーに依存する。基礎表面の異方性が大きくなると、レリーフ画像の歪みも大きくなる。
したがって、微細構成を有する基板上にレリーフ構造物を形成する、改良された方法が求められている。
本発明は、基板上に、表面を有する多層フィルム層、エッチング速度界面、エッチング差界面を形成することを含む基板のパターニング方法を特色とする。エッチング差界面は、エッチング速度界面と表面の間に形成される。記録パターンは、定められた基板上に、部分的に、エッチング差界面によって転写される。記録パターンは、所定のエッチング・プロセスあるいはエッチング・プロセスのセットに関して形成されるパターンの形状を定めるエッチング・パターン特性（ＥＰＣ）を有している。エッチング差界面は、ＥＰＣを修正する。具体的に言うと、多層フィルムは、一般的に基板上に堆積したパターン層から、パターン層に堆積しているエッチング差層を用いて形成される。所定のエッチング・プロセスとパターン層に対して、エッチング差層は、化学的エッチングがパターン層の全てまたは下位部分をブレークスルーするまでに必要な時間を変えて、重なっている基板の領域を露光することによってＥＰＣを修正する働きをする。ＥＰＣの修正は、幾つかの要因に依存する。これら要因の１つに、パターン層とエッチング差層が形成される材料の相対的エッチング速度が含まれる。別の要因は、エッチング速度界面（ＥＲＩ）と称されるＥＲＩ領域にわたる界面による、表面とエッチング差層を持ったパターン層の界面との間隔の変化である。表面とＥＲＩ間の距離の変化は、表面およびパターン層両方の相対的形状の形状関数である。エッチング差界面を決めるのは、表面とＥＲＩの間に配置されたエッチング差層の容積である。適切なエッチング差界面を確立することによって、パターン層の形状に比較して、実質上異なるかまたは同じ記録パターンの形状を得ることもできる。例えば、適切に選択されたエッチング差界面は、記録パターンに形成された曲がりなどの記録パターンにおけるパターンの歪みを最小化するように選択することもできる。更に、記録パターンのトーンは、パターン層中の初期パターンのトーンに変えることもできる。これらのおよび他の実施形態を本明細書で説明する。
図１において、本発明に従ってパターニングされた基板１０は、波打っている表面１２と矩形突起表面１４を有していることが示される。基板１０は、非平面性、すなわち、粗いトポロジーが存在するため、パターニング・プロセスに対して波状１２と矩形突起１４のオーダーの寸法を有するフィーチャで基板１０をパターニングするのが難しい。結果として、波状１２と矩形突起１４は、一般的に平面性乱れと称され、基板１０の上に形成されるパターンのフィーチャ寸法を制御することを難しくしている。本発明の１つの利点は、表面の基礎をなす基板をパターニングするのに、多層積層フィルム１６を使用して平面性乱れの問題を、なしにはできなくとも、減少させることである。
多層積層フィルム１６は、基板１０の表面２０上に堆積したプライマー層１８、プライマー層１８上に配置したパターン層２２、パターン層２２上に堆積したエッチング差層２４を含む。プライマー層１８は、表面２０中の平面性乱れの度数より小さな度数の平面性乱れを表面２６に与える機能をはたす。
パターン層２２とエッチング差層２４は、それらのパターン層２２とエッチング差層２４が形成される材料の相対エッチング速度と厚さによって、エッチング速度差界面２８を決める。これは、基板１０の上に、パターン層２２の形状に対応するパターンの形成を促進する。例えば、図のように、パターン層２２は、それぞれプライマー層１８とくぼみ３２の底部との間で測定した厚さである、厚さｔ1の突起３０と厚さｔ2のくぼみ３２を含むフィーチャを備えている。厚さｔ2は、パターン層２２の区域にわたって、プライマー層１８中の曲線表面として存在する平面性乱れに対して変化することが示される。厚さｔ2は、残留厚さと称される。厚さ「ｔ1」と「ｔ2」は、その用途に応じて、所望するどのような厚さであってもよい。
突起３０のそれぞれは、頂上面３４を有し、くぼみ３４のそれぞれは、底面３６を有している。エッチング差層２４がない場合、突起３０のｔ1とくぼみ３２のｔ2の厚さの差は、基板領域１０を露光するまでに必要なそれぞれのエッチング時間の量を定める。具体的には、パターン層２２の一部または全部が、記録されるパターンの所望の寸法を最終的に基板１０に与えるために、エッチング・プロセス中に犠牲にされる。均一な厚みのｔ2を仮定すると、突起３０に重なっている基板１０の領域を露光するには、くぼみ３２に重なっている基板１０の領域を露光するのと比較して、より長いエッチング時間を必要とする。したがって、所定のエッチング・プロセスに対して、くぼみ３２に重なっている基板１０の領域のエッチングが、突起３０に重なっている領域よりもより早く開始される。これは、基板１０におけるパターン層２２の形状に対応するパターンの形成を容易にする。
エッチング・パターン特性（ＥＰＣ）と称され、最終的に基板１０の上に転写される、パターンの異なるフィーチャ間の関連する寸法、すなわち、記録パターンを、インプリンティング材料と化学的エッチングを適切に選択することにより、所望のように制御することができる。そのためには、パターン層２２のエッチング特性が、所定の化学エッチングに関し、実質上均一であることが望ましい。しかしながら、平面性乱れが存在すると、突起３４に重なっている基板１０のある領域が、くぼみ３２に重なっている基板１０の領域より前に露光される場合もある。その結果、パターンのフィーチャが失われることもあり、望ましくない。
エッチング差層２４は、所定のパターン転写プロセスにおいて、所定のパターン層にＥＰＣを修正することによって、追加された差性を与える。これは、平面性乱れに関連する問題の克服を容易にする。具体的には、所定のエッチング・プロセスとパターン層２２に対して、エッチング差層２４は、パターン層２２が、化学的エッチングがパターン層２２の全てまたは下位部分をブレークスルーするまでに必要な時間を変えて、重なっている基板１０の領域を露光することによってＥＰＣを修正する動きをする。
このＥＰＣの修正は幾つかの要因に依存する。これら要因の１つに、パターン層２２とエッチング差層２４が形成される材料の相対的エッチング速度が含まれる。別の要因は、エッチング差層２４、エッチング速度界面（ＥＲＩ）と称される界面による、そのＥＲＩ領域上の正規化表面４０とパターン層２２の界面との間の間隔の変化である。正規化表面４０とＥＲＩとの間の距離の変化は、正規化表面４０とパターン層２２両方の相対的形状の形状関数である。エッチング差界面を定めるのは、正規化表面４０とＥＲＩの間に配置されたエッチング差層２４の容積である。所望の記録パターンを基板１０に形成するために、全てのまたは一部のエッチング差層２４と一部または全部のパターン層２２が失われることを考えると、エッチング差界面２８がＥＰＣに対する修正を備えていることが理解される。適切なエッチング差界面２８を確立することによって、平面性乱れの悪影響を、避けることはできなくても、減少させることもできる。
例えば、上述のように、平面性乱れには、波状１２と矩形突起１４が含まれる。しかしながら、表面２０のトポロジーには、その実質的な面積にわたって平面領域でなくても、実質的に滑らかな既知の形態を含むことを理解しなければならない。更に、表面２０全体は、波状１２を含むことがあり、または表面２０全体が矩形突起１４を含むこともある。更に、表面２０は、シリコンやその上に存在する標準的なシリコン・ウェーハに関連する天然の酸化物を含むこともあり、またリン酸インジウム・ウェーハ、ガリウム砒素ウェーハ、窒化ガリウム・ウェーハなども含むこともある。更に、基板１０は、金属材料、誘電材料またはこれの組合せからなるものでもよい、既存の１つまたは複数の層が堆積した上記ウェーハの内のいずれか１つを含むこともある。
プライマー層１８は、例えば化学蒸着技術、原子層蒸着技術、物理蒸着技術、スピンコーティング技術、インプリント・リソグラフィ技術などの周知の技術を用いて基板１０に設けられる。本発明の例において、プライマー層１８は、Ｒｏｌｌａ ＭｉｓｓｏｕｒｉのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ、Ｉｎｃ．から商標名ＤＵＶ３０Ｊ−６で市販されている、基板１０にスピン塗布される材料から形成することもできる。プライマー層１８は、一般的に反射防止膜として機能する厚さに設けられ、連続的で、円滑で、比較的欠陥のない表面を提供し、そこに堆積する材料に対して優れた接着性を示し、線列マーク（図には示していない）など、基板１０上でパターンを検出するために使用される光学的検出装置に対して不透明になることもない。
パターン層２２とエッチング差層２４は、共に、例えば化学蒸着技術、原子層蒸着技術、物理蒸着技術、スピンコーティング技術、インプリント・リソグラフィ技術などの周知の技術を用いて堆積される。本発明の例において、パターン層２２とエッチング差層２４は、インプリント・リソグラフィ技術を使用して形成される。パターン層２２を形成するための典型的技術は、ドロップ・ディスペンス技術と称されるインプリンティング材料の複数の液滴を堆積させる方法が用いられる。典型的なドロップ・ディスペンス技術は、本発明の譲受人に譲渡された、２００４年２月２７日付出願の米国特許出願公開第１０／７８９３１９号、名称「シリコン含有材料を含むエッチング・マスクのための組成物」に記述されている。一般的に、ドロップ・ディスペンス・インプリントは、例えば、２００３年１０月２日出願、米国特許出願公開第１０／６７７６３９号、名称「単一層流体インプリント・リソグラフィ法」に記述された方法のように、プロセス領域にヘリウムを約０．３５ｋｇ／ｃｍ2（約５ポンド／平方インチ）で流し込むなど、高ヘリウム雰囲気で行われる。典型なシステムが、ＩＭＰＲＩＯ １００（商標）の商標名で、７８７５８テキサス州Ａｕｓｔｉｎ、１８０７−Ｃ Ｂｒａｋｅｒ Ｌａｎｅ、Ｓｕｉｔｅ１００に事業所を有するＭｏｌｅｃｕｌａｒ Ｉｍｐｒｉｎｔｓ、Ｉｎｃ．から販売されている。ＩＭＰＲＩＯ １００のシステム説明は、ｗｗｗ．ｍｏｌｅｃｕｌａｒｉｍｐｒｉｎｔｓ．ｃｏｍで入手できる。
パターン層２２は、上で説明したフィーチャを含んでいる。エッチング差層２４は、第１層と第２層を両側に備えている。第１の側は、パターン層２２に直面しており、パターン層２２のプロフィールを補完するプロフィールを有する。第２の側は、パターン層２２から離れて面しており、正規化表面４０である、もし平らな面でなくても、実質的に平滑な面に形成されている。
パターン層２２とエッチング差層２４を形成するのに使用される材料は、所望のエッチング差界面２８を得るように選択される。一実施例において、パターン層２２は、以下の組成物から形成した、シリコンを含まない、重合化した架橋材料である。
組成物１
イソボニルアクリレート
ｎ−ヘキシルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
イソボニルアクリレート
ｎ−ヘキシルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
アクリレート成分であるイソボニルアクリレート（ＩＢＯＡ）は、以下の構造を有し、
重量で約５５％の組成物１を含むが、組成物１を２０〜８０％含むこともできる。結果として、パターン層２２の機械的性質は、主にＩＢＯＡに起因する。ＩＢＯＡの典型的なサンプルが、ミズーリ州Ｓｔ．ＬｏｕｉｓのＳｉｇｍａ−Ａｌｄｒｉｃｈから製品番号３９２１０３の下で入手できる。成分ｎ−ヘキシルアクリレート（ｎＨＡ）は、以下の構造を有し、
重量で約２７％の組成物１を含んでいるが、０〜５０％の組成物１を含んでもよい。ｎＨＡは、機械的強度をパターン層２２に提供し、組成物１に、液相において２〜９センチポアズの範囲の所望の粘度を提供するために使用される。ｎＨＡの他の利点は、組成物１の柔軟性を改善することである。典型的なｎＨＡのサンプルは、ミズーリ州Ｓｔ．ＬｏｕｉｓのＳｉｇｍａ−Ａｌｄｒｉｃｈから製品番号４０８９０５の下で入手できる。架橋成分のエチレングリコールジアクリレートは、以下の構造を有し、
重量で約１５％の組成物１を含んでいるが、１０〜５０％の組成物１を含むこともできる。ＥＧＤＡは、組成物１の重合中にｎＨＡとＩＢＯＡの架橋を促進し、かつ引張り応力と剛性の増加に貢献する。開始剤成分の２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オンは、ニューヨーク州ＴａｒｒｙｔｏｗｎのＣｉｂａ Ｓｐｅｃｉａｌｔｙ ＣｈｅｍｉｃａｌｓからＤＡＲＯＣＵＲ １１７３の商品名で入手でき、以下の構造を有し、
重量で約３％の組成物１を含んでいるが、０．１〜５％の組成物１を含むこともできる。開始剤は、紫外線放射の広帯域の役割を担い、組成物１の成分の架橋と重合を促進する。
成分Ｒ1Ｒ2は、一般構造Ｒ1＝Ｆ（ＣＦ2ＣＦ2）y（ここでｙは、１〜７の範囲（１および７を含む））と、Ｒ2＝ＣＨ2ＣＨ2Ｏ（ＣＨ2ＣＨ2Ｏ）xＨ（ここでｘは、０〜１５の範囲（０および１５を含む））を有する界面活性剤である。界面活性剤は、液相では適切な湿潤性を、ならびに固相では望ましい剥離特性を組成物１に与える、当技術分野で周知のどの界面活性剤であってもよい。本発明の目的のため、界面活性剤は、分子の１つの尾部が疎水性である分子と定義される。界面活性剤は、例えばフッ素鎖を含むなどフッ素含有でよく、または界面活性剤の分子構造にフッ素を含まなくてもよい。典型的な界面活性剤は以下の一般構造を有しており、
ＺＯＮＹＬ（登録商標）ＦＳＯ−１００の商品名の下で、ＤＵＰＯＮＴ（商標）より入手でき、これは ０．２５〜２％の組成物と、それと釣り合った量が減少した残りの成分で構成されている。
本実施例において、エッチング差層２４は、パターン層２２に関連して上で説明したドロップ・ディスペンス技術を使用して形成される。その結果として、インプリンティング材料の複数の液滴（図には示していない）がパターン層２２の頂部に堆積され、平坦化モールド（図には示していない）がそれと接触して置かれる。エッチング差層２４が重合化される典型的なインプリンティング材料と架橋材料は、以下の組成物の１つから形成される。
組成物２
アクリルオキシメチルペンタメチルジシロキサン
イソボニルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
組成物２は、ｎＨＡが、下記の構造を有するアクリルオキシメチルペンタメチルジシロキサンで置換されている点で組成物１と異なる。
組成物２の残りの成分は、組成物１と同じであるが、量が異なる。例えば、組成物２のＩＢＯＡは、一般的に約３７％の組成物２を含み、かつＥＧＤＡと２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オンとをそれぞれ約１８％と３％含む。界面活性剤のＲ1Ｒ2は、組成物の約０．５％である。
アクリルオキシメチルペンタメチルジシロキサン
イソボニルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
組成物２は、ｎＨＡが、下記の構造を有するアクリルオキシメチルペンタメチルジシロキサンで置換されている点で組成物１と異なる。
組成物３
アクリルオキシメチルビス（トリメチルシロキシ）メチルシラン
イソボニルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
アクリルオキシメチルビス（トリメチルシロキシ）メチルシラン
イソボニルアクリレート
エチレングリコールジアクリレート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
Ｒ1Ｒ2
組成物３は、アクリルオキシメチルペンタメチルジシロキサンが、アクリルオキシメチルビス（トリメチルシロキシ）メチルシランで置換されている点だけが組成物２と異なる。成分アクリルオキシメチルビス（トリメチルシロキシ）メチルシランは、以下の構造を有する。
組成物３の成分のそれぞれの相対量は、組成物２で説明したのと同じである。
図１、２において、エッチング差層２４の形成後、例えば、約７０％ＣＦ4と３０％のＯ2のハロゲンガス混合物によるＲＩＥプロセスを用いるブランケット・エッチングを使用して、エッチング差層２４の部分をその容積にわたって実質上均一に除去し、クラウン面４４を形成する。他のガス混合物、ＣＨＦ3、ＳＦ6、エッチング技術における技術者に知られている他のフッ化化学物質も含むことができる。典型的な化学エッチングは、２００３年２月２３日から２８日の間、カリフォルニア州Ｓａｎｔａ Ｃｌａｒａで開催された、 ＳＰＩＥ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ Ｃｏｎｆｅｒｅｎｃｅ において配布された白書、Ｊｏｈｎｓｏｎ他の「ＡＤＶＡＮＣＥＳ ＩＮ ＳＴＥＰ ＡＮＤ ＦＬＡＳＨ ＩＭＰＲＩＮＴ ＬＩＴＨＯＧＲＡＰＨＹ」において説明されている。クラウン面４４は、突起３０の頂上面３４の露光によって定められる。本実施例において、隣接する頂上面３４は、クラウン面４４の形成の後残ったエッチング差層２４の領域４６によって分離されている。
図２、３において、クラウン面に異方性エッチングを施す。異方性エッチングの化学エッチングは、クラウン面４４によってもたらされるエッチング差をうまく利用して、突起３０とそれと重なり合うパターン層２２の部分のエッチングを最大化し、一方くぼみ３２と重なり合う領域４６のエッチングを最小化する。本実施例において、パターン層２２とエッチング差層２４の間のシリコン含有量の区別をうまく利用する。具体的には、酸素ベースの化学作用を用いたＲＩＥエッチングを使用して、インサイチュで硬化したマスク４８が、その表面に隣接する領域４６に形成されるようにした。これは、シリコン含有重合可能材料の酸素プラズマとの相互作用に起因する。硬化マスク４８とエッチング・プロセスの異方性の結果、パターン層の部分は、その容積にわたり実質上均一に除去され、突起３０と重なり合う基板１０の領域５０を露出させる。この方法において、ピラー５２とくぼみ５４で定められる記録パターンが形成される。
領域５０の露出の後、パターンを記録パターンに対応する基板１０の上に転写するのに、上で説明したような適当なエッチング・プロセスを使用することもできる。別な方法として、またはそれと連結して、記録パターンを、アルミニウム、銅、タングステン、チタン、ｔｉ−タングステンまたはこれらの組合せなどの導電性材料（図には示していない）でカバーして、接触形成を促進させて、くぼみを充填する。この点は、下記において更に詳細に説明する。
本発明の利点は、基板１０上に平面性乱れが存在するにもかかわらず、フィーチャの寸法制御が促進されることである。これは、正規化表面４０が、突起３０のそれぞれの頂上面３４と正規化表面４０との間の距離ｋ2、ｋ4、ｋ6、ｋ8、ｋ10、ｋ12が、所定の範囲内であることを保証するプロフィールを備えていることを確実にすることで達成される。具体的には、正規化表面４０は、距離ｋ2、ｋ4、ｋ6、ｋ8、ｋ10、ｋ12の任意の２つの最大の差が、最も小さな突起３０の高さの１／２未満であることを保証するプロフィールを有している。距離ｋ1、ｋ3、ｋ5、ｋ7、ｋ9、ｋ11の間の差の制御は、距離ｋ1、ｋ3、ｋ5、ｋ7、ｋ9、ｋ11の寸法が距離ｋ2、ｋ4、ｋ6、ｋ8、ｋ10、ｋ12の中の最大の距離より小さくなければ、重要ではない。この基準が満足されれば、記録パターンの形成中に生ずる歪みは、結果として得られたパターン層２２の区域にわたる厚さｔ2の変化からパターニング方法の解像度を分離することで、実質上平面性乱れとは無関係となる。
パターニング・プロセスの解像度は、厚さの変化に加えて、厚さｔ2から実質上切り離されるろいうことことも確定された。具体的には、エッチング差層２４の存在なしで、記録パターンの縦横比は、部分的に、ｔ2とｔ1との間の差によって定められる。平面性乱れがない場合、ｔ1の寸法のオーダー、またはｔ1より大きいｔ2は、記録パターンにいかなるフィーチャも形成されない結果となるであろう。その結果として、厚さｔ2を最小化することが非常に望ましい。更に、平面性乱れが存在すると、厚さｔ2はパターン層２２の区域にわたって変化するので、厚さｔ2の制御が問題となる。これは、パターンフィーチャの損失をもたらす恐れがある。具体的には、ｔ2値の最大値ｔ2max、およびｔ2値の最小値ｔ2minを想定する。ｔ2maxとｔ2minの間の差がｔ1の寸法のオーダー、またはｔ1より大きな場合には、記録パターン中のフィーチャは損失するであろう。更に、パターニング・プロセスが生ずる速度が、テンプレート（図中には示していない）のフィーチャを充填するのに必要な時間によってしばしば低下した。同様に、テンプレート上のフィーチャ寸法が減少すると、特に、例えば粘度が２５センチポアズ未満で、テンプレート（図中には示していない）を有するインプリンティング材料の毛管力によって支配されているパターニング・プロセスの低粘度インプリンティング材料の場合、インプリントするのに必要な時間が増加した。テンプレート（図中には示していない）のフィーチャの充填に必要な時間を短くするために、圧縮力を適用することもできるが、例えば基底基板１０の圧縮力に対する機械的強度などの限度がある。基板１０の機械的強度は、パターニング材料が、例えば２５〜１０，０００センチポアズの範囲の高粘度を有している場合、限界となる。もっと高い粘度範囲において、パターニング・プロセスは、毛管力に対抗するインプリンティング材料の粘着力によって支配される。パターニングとインプリンティングに必要な圧縮力は、厚さｔ2の減少につれて立方的に増加するものと考えられる。
本発明を用いて、厚さｔ2における変化と全体的な厚さは、記録パターンに形成される
フィーチャの解像度を過度に劣化させることなく、修正することができる。例えば、ｔ2m
axとｔ2minとの間の差は、ｔ1と同じかあるいはｔ1より大きな寸法とすることもできる。
更に、厚さｔ2は、厚さｔ1と同じかまたはｔ1の２〜１０倍大きくてもよい。厚さｔ2の実質上の増加に伴う利点は、インプリントプロセスを達成するのに必要な圧縮力を、実質上厚さｔ2と無関係にすることもでき、これは粘着力によって支配されたパターニング・プロセスを促進する。更に厚さｔ2の増加は、基板中に形成されるパターンのトーンの反転を促進し、それ故トーンを、パターン層２２のパターンのトーンと釣り合ったものとすることもできる。
フィーチャの解像度を過度に劣化させることなく、修正することができる。例えば、ｔ2m
axとｔ2minとの間の差は、ｔ1と同じかあるいはｔ1より大きな寸法とすることもできる。
更に、厚さｔ2は、厚さｔ1と同じかまたはｔ1の２〜１０倍大きくてもよい。厚さｔ2の実質上の増加に伴う利点は、インプリントプロセスを達成するのに必要な圧縮力を、実質上厚さｔ2と無関係にすることもでき、これは粘着力によって支配されたパターニング・プロセスを促進する。更に厚さｔ2の増加は、基板中に形成されるパターンのトーンの反転を促進し、それ故トーンを、パターン層２２のパターンのトーンと釣り合ったものとすることもできる。
図１、４において、基板１１０は、その上にプライマー層１１８、パターン層１２２、エッチング差層１２４を含んでおり、これはプライマー層１８、パターン層２２、エッチング差層２４にそれぞれ対応する。パターン層１２２は、複数の突起１３０とくぼみ１３２を含み、これらは突起３０とくぼみ３２と類似している。突起１３０は、底面１３３から、ｈ1の距離で伸びて、頂上面１３４で終わる。エッチング差層１２４によって定められる正規化表面１４０は、上記において正規化表面４０と突起３０に関して説明した方法において、突起１３０から距離をおいている。
図１、４、５において、エッチング差層１２４は、ブランケット・エッチングを施して、準拠面１４４を準拠面４４の形成に関して説明した方法で形成する。そのため、準拠面１４４は、エッチング差層１２４の領域１４６によって分離された露出した頂上面１３４によって定められる。
図５、６において、クラウン面１４４の形成に続いて、酸素ベースの化学作用を用いるＲＩＥプロセスを使用して突起１３０とそれと重なり合うパターン層１２２の部分を除去し、パターン層１２２の領域１５０を露出させて、くぼみ１３７から距離をおいている突起１３５を形成する。突起１３５は、エッチング差層１２４が形成される材料でできた硬質マスク１４８を含む。領域１５０は、適用条件に応じて、基板１１０からの距離が、底面１３３より近くても、遠くてもまたは同じでもよい。突起１３５の高さｈ2は、領域１５０の基板１１０からの距離の関数として定められる。本実施例においては、領域１５０は底面１３３より基板１１０に近く、突起１３５は、距離ｈ1と同じ高さを備えている。更に、突起１３５は、突起１３０に対してｘ方向に沿って位相シフトされている。具体的には、突起１３５は、くぼみ１３２が重なり合っている基板１１０の同じ領域に重なっている。更に、突起１３５の寸法は、領域１４６によって定められる。
図６、７において、突起１３５が形成された後、第２エッチング差層２２４を突起１３５の上に堆積して、くぼみ１３７を充填する。エッチング差層２２４は、エッチング差層１２４に関して説明した材料から形成される。エッチング差層２２４は、正規化表面２４０に関して説明した方法で構成される正規化表面２４０を有する。
図７、８、９において、クラウン面２４４は、クラウン面１４４に関して説明した方法で作られる。この後に突起１３５が除去される。その結果、複数の突起２３０とくぼみ２３２を有するパターン２３９が基板１１０上に作られ、これはパターン層１２２と同じトーンを有しており、言い換えれば、図１〜３に関して説明したプロセスから取得したパターンを反転させることもできる。更に、パターン２３９は、パターン１３９に関してＸ方向に沿って位相シフトさせることが示されるように、パターン２３９はＹ方向に沿って移相させることができること理解され、これは図１〜３のページに入る。具体的には、パターン２３９は、突起２３０が、突起１３０が重なり合っている基板１１０の同じ領域と重なり合う方向に移相させられる。したがって、パターン１３９は、その相が、パターン２３９に関してＸとＹ方向に沿って１８０°移動すると言ってもよい。その後に、エッチング差層２２４の残りの部分は、除去される。エッチング・プロセスの特性を適切に選択することによって、パターンのフィーチャは、パターン層１２２中のフィーチャの寸法より大きくも、小さくもまたは同じにすることもできる。
トーン反転に伴う別の利点は、パターン層２２の製造にインプリント・リソグラフィ技術を使用する場合に見出される。くぼみなどの、テンプレート（図には示されていない）のフィーチャを充填することは、テンプレートが小さ過ぎると難しいことがある。トーン反転プロセスを用いて、くぼみをテンプレート（図には示されていない）中に突起として形成させて、後にくぼみとして記録パターンに形成することもできる。換言すれば、テンプレート中のパターンのトーンは、所望する記録パターンの記録トーンとは無関係に選択することもできる。それよりもむしろ、テンプレート中のパターンのトーンは、インプリントプロセスの他の操作特性、例えば、フィーチャ充填時間の短縮によるスループットなどを満足させるように選択することもできる。
上記プロセスの利益は、上で説明したような単一くぼみレベル(single-recessed-level)フィーチャを有するパターンの形成に限定されるものではなくて、バイレベルくぼみフィーチャ(bi-level recessed features)、すなわちステップ状フィーチャを有するパターンの形成にも使用することもできることが理解されなければならない。例えば、図１０、１１を参照すると、パターン層３２２は、基板３１０上に形成された複数のフィーチャを有しており、これは厚さｔ3の突起３３０、厚さｔ4のショルダー３３１、厚さｔ5のサブ部分３３２を含む。突起３３０とショルダー３３１は、基板３１０の表面上のバイレベル突起を定める。厚さｔ5は、残留厚さと呼ばれる。厚さ「ｔ3」、「ｔ4」、「ｔ5」は、用途に応じて、所望するどの様な厚さでもよい。
下記でさらに詳しく述べるが、パターン層３２２の逆形状が基板３１０上に転写されてビア部分（図には示されていない）を、そしてトレンチ部分（図には示されていない）をその中に形成する。この方法において、ビア部分（図には示されていない）の寸法は、突起の寸法の関数として確立され、トレンチ部分（図には示されていない）の寸法は、ショルダーの寸法の関数として確立される。そのために、基板３１０は、エッチングストップ層３１６、３１７、３１８で分離された層３１４、３１５として示されているように、ウェーハ３１２上に配置された幾つかの予め設けた層を含む。エッチング差層３２４が、パターン層３２２に隣接して配置される。基板３１０、パターン層３２２、エッチング差層３２４は、多層構造物３３８となっている。
図１１、１２において、エッチング差層３２４の部分を除去して、クラウン面３４４を有する多層３３８構造物とするためにブランケット・エッチングを使用する。クラウン面３４４は、各突起３３０の露出したクラウン面３３４とブランケット・エッチング後のエッチング差層３２４の残部である領域３４６によって形成される。
図１２、１３において、クラウン面３４４に異方性エッチングが施される。異方性エッチングの化学エッチングは、突起３３０とこれに重なっているパターン層３２２の部分のエッチングを最大化し、一方領域３４６のエッチングを最小化するよう選択される。本実施例においては、先に領域４６とパターン層２２に関して図２と図３で説明したように、パターン層３２２と領域３４６との間のシリコン含有量の区別をうまく利用して、基板３１０の領域３５０を露出させた。
図１３、１４において、領域３５０の露光後、上で説明したプロセスを含む適切なエッチング・プロセスを使用して、領域３４６と領域３４６に重なっている多層構造物３３８の部分を除去し、領域３５４、３５６を露出させた。領域３５４、３５６は、トレンチ部分３５８とビア部分３６０となる。続いて、エッチング・プロセスまたはリフトオフ・プロセスを使用して層３２２、３２４の残留部分を除去する。その後、ビア部分３６０とトレンチ部分３５８は、そこにアルミニウム、銅、タングステン、チタン、ｔｉ−タングステンまたはこれらの組合せなどの導電性材料を同時に充填することで、図１５に示すように、接触子３６２と導電線３６４を形成する。
図２、１３、１４において、本プロセスの利点は多様性である。例えば、自己整合型のビアとトレンチを、一方ではこれらの寸法を正確にコントロールしながら、基板３１０中に形成することもできる。これは、転写の歪みを小さくし、平面性乱れにも寄与する。
上記では、ドロップ・ディスペンス技術を使用するエッチング差層２４の形成に関して説明したが、エッチング差層２４は、２００４年２月２７日出願、名称「ＣＯＭＰＯＳＩＴＩＯＮ ＦＯＲ ＡＮ ＥＴＣＨＩＮＧ ＭＡＳＫ ＣＯＭＰＲＩＳＩＮＧ Ａ ＳＩＬＩＣＯＮ−ＣＯＮＴＡＩＮＩＮＧ ＭＡＴＥＲＩＡＬ」として米国特許出願公開第１０／７８９３１９号で説明されているようなスピンオン技術を使用して形成することもできる。そのためには、以下の組成物を使用することもできる。
組成物４
ヒドロキシル−機能性ポリシロキサンヘキサメトキシメチルメラミン
トルエンスルホン酸
メチルアミルケトン
組成物５
ヒドロキシル−機能性ポリシロキサンヘキサメトキシメチルメラミン
ガンマ−グリシドキシプロピルトリメトキシシラン
トルエンスルホン酸
メチルアミルケトン
組成物４において、ヒドロキシル−機能性ポリシロキサンは組成物の約４％を、ヘキサメトキシメチルメラミンは約０．９５％を、トルエンスルホン酸は約０．０５％を、メチルアミルケトンは約９５％を構成する。組成物５において、ヒドロキシル−機能性ポリシロキサンは組成物の約４％を、ヘキサメトキシメチルメラミンは約０．７％を、ガンマ−グリシドキシプロピルトリメトキシシランは約０．２５％を、トルエンスルホン酸は約０．０５％を、メチルアミルケトンは約９５％を構成する。
組成物４
ヒドロキシル−機能性ポリシロキサンヘキサメトキシメチルメラミン
トルエンスルホン酸
メチルアミルケトン
組成物５
ヒドロキシル−機能性ポリシロキサンヘキサメトキシメチルメラミン
ガンマ−グリシドキシプロピルトリメトキシシラン
トルエンスルホン酸
メチルアミルケトン
組成物４において、ヒドロキシル−機能性ポリシロキサンは組成物の約４％を、ヘキサメトキシメチルメラミンは約０．９５％を、トルエンスルホン酸は約０．０５％を、メチルアミルケトンは約９５％を構成する。組成物５において、ヒドロキシル−機能性ポリシロキサンは組成物の約４％を、ヘキサメトキシメチルメラミンは約０．７％を、ガンマ−グリシドキシプロピルトリメトキシシランは約０．２５％を、トルエンスルホン酸は約０．０５％を、メチルアミルケトンは約９５％を構成する。
組成物４、５は、両方とも少なくとも４％のシリコン樹脂で作られている。また一方、硬化の際に、エッチング差層２４、１２４、２２４、３２４に存在するシリコンの量は、重量で少なくとも１０％であり、一般的には２０％以上の範囲である。具体的に言えば、組成物４、５に存在する溶媒の量と組成は、組成物４または５をスピンコーティングでパターン層２２、１２２、３２２上に適用する間に、溶媒の大部分が蒸発するように選択される。本実施例における典型的なシリコン含有材料は、スピンコーティング中に約９０％の溶媒が蒸発する。シリコン含有材料を、熱エネルギーに露出すると、残りの１０％の溶媒は蒸発し、重量で約２０％のシリコンを含有するエッチング差層２４、１２４、２２４、３２４が残る。
エッチング差層２４、１２４、２２４、３２４の典型的な形成方法には、以前に堆積した層の中心部に連接して堆積させた約４ｍｌのシリコン含有材料をスピニングすることが含まれる。そのためには、基板１０、１１０または３１０を、ホットプレート上に置くことによって、基板１０、１１０または３１０を、１０００ｒｅｖ／分で１分間スピンさせる。その後、１５０℃で１分間ベーキングし、シリコン含有材料に熱エネルギーを与える。これによって、シリコン含有材料が作成され、これから厚さの変化が２０ｎｍ以下のエッチング差層２４、１２４、２２４、３２４が形成される。例えば厚さが２００ｎｍの固形化したシリコン含有層を形成するなど、固形化したシリコン含有層の厚さを増加させることを所望する場合は、上記のスピンコーティングと硬化プロセスを単純に繰り返す。そのためには、使用する溶媒は、十分に硬化したエッチング差層中のシリコン含有材料を、除去（「洗い流し」）しないように選択する。
図１〜１４において、組成物１、２の混合物よりなる改質された組成からのパターン層２２、１２２、３２２の形成は、組成物４、５の１つから形成されたエッチング差層２４、１２４、２２４、３２４とそれぞれ接近して使用する場合、記録パターン中のくぼみの異方性について優れた制御性を提供することが確認された。改質された組成物は、重量で約２〜６％のシリコンを含む層２２、１２２、３２２を備えている。そのため、典型的な改質組成物は、２０〜７０％の組成物２と残りは組成物１で構成される。これは、パターン層２２、１２２、３２２の１つと、エッチング差層２４、１２４、２２４、３２４の１つの間のシリコン含有量の差をもたらしている。具体的に言うと、低濃度のシリコンを含むシリル化したパターン層２２、１３３、３２２によって、例えばくぼみ３２、１３２、１３７、２３２などのくぼみの曲がりが、避けられなくとも、低減する。更に、上記くぼみの形成の制御は、基板１０、１１０、３１０を、約摂氏０°に冷却し、エッチングの間に上記の酸化化学作用に代えて還元化学作用を使用することによって達成された。典型的な化学作用には、Ｈ2／Ｎ2、ＣＯ／Ｎ2、ＣＨ4／Ｎ2などが含まれる。
更に、状況が許すならば、上記のプロセスを変更して、その上にパターンが作られる層の材料をうまく利用することもできる。例えば、エッチング差層２４、１２４、２２４、３２４を組成物１から形成し、パターン層２２、１２２、３２２を組成物２、４または５から形成することが可能である。この形態で、プライマー層１８を、組成物２〜５から形成する、すなわち、プライマー層１８が配置される表面がシリコンを含まない有機材料から形成されるならば、利益があるであろう。更に、プライマー層１８を組成物１から形成することが可能である。使用されるエッチング・プロセスは、上で説明したのと類似の方法で、所望のエッチング選択性を備えるために確立できる。
図１６において、有機パターン層が犠牲パターン層として機能する他のプロセスには、金属ラインの形成を含む。そのためには、パターン層４２２を、既知の堆積方法のいずれかを使用して、基板４１０上に堆積する。本実施例では、パターン層４２２は、距離をおいている複数の突起４３０とくぼみ４３２から作られたインプリント・リソグラフィを使用して、組成物１から形成される。くぼみ４３２の底部分４３６は、残留厚さｔ6を有する。
図１６、１７において、パターン層４２２に、上で説明したＲＩＥ酸素エッチングなどのエッチング・プロセスを施して、底部分４３６を除去する。このプロセス結果、パターン４３３が基板４１０上に形成される。底部分４３６の除去中に起こる悪影響は、突起４３０のそれぞれの頂上面４３４が、ファセット形状をとることである。
図１７、１８において、導電性材料を堆積して、頂上面４３４を含むパターン４３３をカバーして、適合側面を有する導電性層４２４を形成し、パターン４３３の形状および適合側面の反対側に設置された正規化面４４０に適合させる。正規化面４４０は、突起４３０から距離をおいている。典型的な導電性材料は銅であるが、上で述べた導電性材料のいずれも含むこともできる。
図１８、１９において、導電性層４２４の堆積に引き続いて、正規化面４４０に適切なプロセスを施して、多層構造物４３８を形成する。適切なプロセスには、導電性層４２４が金属から形成されるならば、化学的機械的研磨／平坦化（ＣＭＰ）プロセスが、または導電性ポリマーから形成される導電性層４２４ならば、ブランケット・エッチングが含まれる。本実施例では、ＣＭＰプロセスを使用して、平面ではなくても、実質上滑らかなクラウン面４４４の形成を達成する。そのために、ＣＭＰプロセスは、頂上面４３４が実質上平面性のプロフィールを有する正規化表面中で露出されるように、パターン層４２２と導電性層４２４が形成される材料に基づき選択される。具体的に言えば、頂上面のファセット形状が除去され、一方では、平面ではなくても実質上滑らかなクラウン面４４４が備えられる。
図１９、２０において、クラウン面４４４の形成に引き続いて、多層構造物４３８に、上で説明したように、ＲＩＥプロセスと酸素ベースの化学作用を施す。エッチング・プロセスは、突起４３０を除去し、距離をおいた複数の金属ライン４５０を残す。これと同じプロセスが、例えば、図２１に示す頂上面５３０と基板５１０の間に配置された距離をおいた一対のショルダー５５２など、ステップ形状の金属ライン５５０の形成に使用することもできることが理解されなければならない。
図１７、２２において、突起４３０は、例えば誘電材料などの非導電性材料でカバーし、誘電層６２４を形成することもできる。この目的に適用できる典型的な誘電材料には、シルセスキオキサンおよびメチル−シルセスキオキサンが含まれ、従来の堆積技術を使用してスピンオン・ガラスが適用される。誘電層６２４は、頂上面４３４を含むパターン４３３をカバーする。結果として、誘電層は適合面を含む。適合面はパターン４３３の形状と適合面の反対側に配置された正規化面６４０に対して適合する。正規化面６４０は、突起６３０から隔置されている。
図２２、２３において、誘電層６２４の堆積に引き続いて、正規化面６４０に、ＣＦ4／Ｏ2プラズマまたはＣＨＦ3／Ｏ2プラズマ・エッチングなどのブランケット・エッチングを施し、突起４３０の頂上面４３４を露出させ、クラウン面６４４を有する多層構造物６３８を形成する。クラウン面６４４は、平面でなければ、実質上滑らかに形成される。
図２３、２４において、クラウン面６４４の形成に引き続いて、多層構造物６３８に、上で説明したような酸素プラズマ化学作用のＲＩＥを含むエッチング・プロセスを施す。エッチング・プロセスは突起４３０を除去し、距離をおいた複数の誘電ピラー６５０を残す。同じプロセスが、上で説明したように、ステップ形状を持った誘電ピラーを形成するのに使用することもできることが理解されなければならない。
図２５において、多層構造物７００が、基板７０２、プライマー層７０４、パターン層７０６、エッチング差層７０８を有していることが示される。パターン層７０６は突起７１０を含み、突起７１０は弓形の形状をしている。多層構造物７００は、上で図４〜９に関して説明したプロセスを施すことができ、したがって、図２６、２７にそれぞれ示す多層構造物７１２、７１４を形成する結果となる。第１実施形態において、エッチングの化学作用は、パターン層７０６とエッチング差層７０８の間に、低いエッチング選択性が達成されるようにする。第２実施形態においては、エッチングの化学作用は、パターン層７０６とエッチング差層７０８の間に、高いエッチング選択性が達成されるようにする。異なるパターンが基板７０２の中にエッチングされるようにする更なるプロセスを行うことができ、これは光学的素子を作り出すのに有用であろう。特に、相対的エッチング速度を調節し、さらに差層７０８、パターン層７０６、プライマー層７０４の相対的厚さを調節することによって、記録パターンがパターン層７０６中のパターンと実質上異なるように、ＥＰＣを変えることもできる。プライマー層７０４のエッチング特性は、パターン層７０６のエッチング特性と類似であることが理解されなければならない。更に、プライマー層７０４は任意であり、適用に応じて省略することもできる。
上で説明した本発明の実施形態は例示的なものである。上記において引用した開示に対する多くの変更および改変は、本発明の範囲内である。したがって、本発明の範囲は、上記説明を参照にして確定されるべきものではなく、均等物の包括的範囲と共に、添付の特許請求範囲を参照にして確定されるべきものである。
＜付記１＞
基板に配置された第１の材料によって、複数の突起を含む初期パターンを有する第１フィルムを形成ステップであって、その突起のサブセットは底面から伸びて頂上面で終わりそれらの間の高さを定め、底部分を決める前記底面に重なっている前記第１フィルムの部分を備えた前記第１フィルムを形成するステップと、
複数の除去するステップがを形成し、前記底部分と重なり合う前記基板の領域を露光させるために、前記底部分を除去するステップと、
前記複数の突起の前記頂上面から距離をおいた表面を有する第２フィルムを形成するために、前記第１フィルム上に第２の材料を配置するステップ、及び多層フィルムスタックを形成するために前記複数の除去するステップがを充填するステップと、
前記第１フィルムと前記第２フィルムの部分を除去し、前記第２の材料の距離をおいた複数の突起を前記基板上に作るステップと
を含む、基板のパターニング方法。
＜付記２＞
前記形成するステップが、有機アクリレート塩から前記第１フィルムを形成することをを更に含み、前記配置するステップが、スピンオン誘電材料から前記第２のフィルムを形成することを更に含む付記１に記載の方法。
＜付記３＞
前記配置するステップが、基本的にシルセスキオキサン、メチル−シルセスキオキサン、スピンオン・ガラスからなる誘電材料のセットから選択される前記スピンオン誘電材料からの前記第２フィルムを形成すること更に含む付記２に記載の方法。
＜付記４＞
前記形成するステップが、有機アクリレート塩からの前記第１フィルムを形成すること更に含み、配置するステップが導電性材料からの前記第２フィルムを形成すること更に含む付記１に記載の方法。
＜付記５＞
前記配置するステップが、基本的に銅、タングステン、チタン、Ｔｉ−タングステン、導電性ポリマーからなる導電性材料のセットから選択される誘電材料からの前記第２フィルムを形成すること更に含む付記２に記載の方法。
＜付記６＞
前記形成するステップが、前記頂上面と前記底面との間に配置されたショルダーをもつ突起の前記サブセットを備える前記第１フィルムを形成すること更に含む付記１に記載の方法。
＜付記７＞
前記第１フィルムの除去するステップが、前記第１と第２フィルムの部分を選択的に除去して前記突起に重なっている前記基板の部分を露光させ、一方前記部分外の前記基板の区域は露光することを避けることを更に含む付記１に記載の方法。
＜付記８＞
基板のパターニング方法であって、
関連する第１エッチング速度を有する複数の第１部分と関連する第２エッチング速度を有する第２部分とを有する接合部を形成する多層フィルムを前記基板上に形成するステップであって、隣接する前記第１部分が前記第２部分によって分離させられている、前記形成するステップと、
前記接合部によって部分的に定められたパターンを、前記基板中に転写するステップであって、前記第１と第２エッチング速度の差が、前記パターン中に形成されるくぼみフィーチャの曲がりを最小化するように選択されることを含む、パターニング方法。
＜付記９＞
前記基板を、周囲温度未満の所定の温度に冷却することを更に含む付記８に記載の方法。
＜付記１０＞
前記転写するステップが、還元化学を使用して前記接合を除去することを更に含む付記８に記載の方法。
＜付記１１＞
前記転写するステップが、前記第１と第２の部分を、その容積にわたって均一に連続的に除去することを更に含む付記８に記載の方法。
＜付記１２＞
前記形成するステップが、前記複数の第１部分をシリコンの第１量でもって形成し、前記第２部分をシリコンの第２量でもって形成し、前記第１部分から相違させ、所定の化学的エッチングのために前記複数の第１部分の１つと第２部分の間の差を定めることを更に含む付記８に記載の方法。
＜付記１３＞
前記形成するステップが、前記複数の第１部分を重量で２から６％の範囲の量のシリコンで形成し、前記第２部分を重量で少なくとも１０％の量のシリコンで形成することを更に含む付記８に記載の方法。
＜付記１４＞
前記形成するステップが、前記基板上に、イソボニルアクリレート、ｎ−アクリレートヘキシル、エチレングリコールジアクリレート、２−ヒドロキシ−２−メチル−ｌ−フェニル−プロパン−ｌ−オン、アクリルオキシメチルペンタメチルジシロキサンと界面活性剤を含む第１層を堆積させ、前記第１層に、ヒドロキシル−官能基ポリシロキサン、ヘキサメトキシメチルメラミン、トルエンスルホン酸とメチルアミルケトンを含む第２層を堆積させることを更に含む付記８に記載の方法。
＜付記１５＞
前記第１層への堆積が、前記第２層をガンマ−グリシドキシプロピルトリメトキシシランでもって供給することを更に含む付記１４に記載の方法。
＜付記１６＞
平面性乱れを有する基板のパターニング方法であって、
前記基板上に、複数の突起を含む初期パターンを有する第１フィルムを形成するステップであって、前記突起のサブセットは底面から伸びて頂上面で終わりそれらの間の高さを決める、前記形成するステップと、
前記第１フィルム上に、前記複数の突起の前記頂上面から距離をおいた正規化表面を形成させる第２フィルムを配置するステップであって、前記複数の突起のいずれか１つの前記頂上面と、前記正規化表面との距離の変化が所定の範囲内である、前記配置するステップと、
前記基板上に、前記初期パターンに対応する記録パターンを転写するステップであって、前記所定の範囲が前記記録パターン中のパターン歪みが最小になるように選択される、前記転写するステップと
を含むパターニング方法。
＜付記１７＞
前記形成するステップが、前記高さの１／２未満の前記変化を提供する前記第２部分の形成を更に含む付記１６に記載の方法。
＜付記１８＞
前記形成するステップが、前記頂上面と前記底面の間に配置されたショルダーを持つ突起の前記サブセットを提供する前記第１フィルムを形成すること更に含む付記１６に記載の方法。
＜付記１９＞
前記形成するステップが、前記第１フィルムを、底領域にその底面に重なって前記高さとほぼ同じである関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２０＞
前記形成するステップが、前記第１フィルムを、底領域にその底面に重なって前記高さより大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２１＞
前記形成するステップが、前記第１フィルムを底領域にその底面に重なって前記高さより２倍大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２２＞
前記形成するステップが、前記第１フィルムを底領域にその底面に重なって前記高さより１０倍大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２３＞
基板のパターニング方法であって、
支配的粘性力によって、前記基板上に残留厚さを持っている第１パターンを有する第１層を形成するステップであって、その残留厚さは、前記第１層を形成するために使用された圧縮力に実質的に無関係である、前記形成するステップと、
第１層中に、前記第１パターンと逆の形状を有する第２パターンを作るステップと
を含むパターニング方法。
＜付記２４＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより大きな関連する厚さを有する付記２３に記載の方法。
＜付記２５＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより２倍大きな関連する厚さを有する付記２３に記載の方法。
＜付記２６＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより１０倍大きな関連する厚さを有する付記２３に記載の方法。
＜付記２７＞
基板のパターニング方法であって、
前記基板上に、第１パターンを有する第１層を形成するステップと、
前記第１層中に、前記第１パターンと逆の形状を有し、第１方向に沿って移相させる第２パターンを作るステップと、
第３パターンを前記第１層の中に転写するステップであって、前記第３パターンは、前記第２パターンの前記形状に対して逆の形状を有し、第２の方向に沿って移相させる、前記転写するステップと
を含む、パターニング方法。
＜付記２８＞
前記転写するステップが、前記第１の方向とは逆の、前記第２方向に沿った前記第３パターンの転写を更に含む付記２７に記載の方法。
＜付記２９＞
前記第１パターンが複数の突起を含み、突起のペアーがくぼみによって分離され、前記転写するステップが、複数の追加の突起を持っている前記第３パターンを提供することを更に含み、前記第１と追加の突起が、前記基板の共通領域と重なっている付記２７に記載の方法。
＜付記３０＞
前記形成するステップが、頂上面と底面の間に配置されたショルダーを持った複数の突起を含む前記第１層の形成を更に含む付記２９に記載の方法。
＜付記３１＞
前記第１パターンが複数の突起を含み、突起のペアーが底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面との間に広がり、前底領域は、前記高さより大きな関連する厚さを有する付記２７に記載の方法。
＜付記３２＞
前記形成するステップが、前記第１層を、実質上シリコンを含まない第１材料で形成することを更に含み、前記作るステップが、第２層を前記第１層上に第１量のシリコンでもって堆積させ、クラウン面を形成し、前記クラウン面を酸素リッチのエッチング・プロセスで露光して、エッチング・パターンを作るステップを含む付記２７に記載の方法。
＜付記３３＞
露光に続いて、実質上全ての前記第２層を除去することを更に含み、ここで前記形成するステップが、第３層を前記エッチング・パターン上に堆積させることを更に含み、前記第３層がシリコンの第２量を有し、追加のクラウン面を形成して、前記追加の頂上面を追加の酸素リッチ・エッチング・プロセスで露光して前記エッチング・パターンを作る付記３２に記載の方法。
＜付記３４＞
基板のパターニング方法であって、
前記基板上に、表面とエッチング差界面を持つ多層フィルムを形成するステップであって、前記エッチング速度界面が、前記表面と前記基板の間に配置され、前記および形状を有する、前記形成するステップと、
記録パターンを、部分的に前記形状によって定められた前記基板上に転写するステップと
を含むパターニング方法。
＜付記３５＞
前記形成するステップが、前記多層フィルムを、レリーフフィーチャを有する第１層で形成することを更に含む付記３４に記載の方法。
＜付記３６＞
前記形成するステップが、前記多層フィルムを、アーチ形形状を有する複数のレリーフフィーチャを有する第１層で形成することを更に含む付記３４に記載の方法。
＜付記３７＞
基板のパターニング方法であって、
前記基板上に、レリーフ構造物を有するパターン層を形成するステップと、
前記レリーフ構造物と界面の反対側に配置された表面とで前記界面を形成し、エッチング差界面を形成するためにエッチング差層を堆積するステップと、
記録パターンを、前記エッチング差界面によって定められた前記パターンで、前記基板上に転写するステップと
を含む、パターニング方法。
＜付記３８＞
前記形成するステップが、アーチ形形状を有するパターニングした複数のレリーフフィーチャの形成を更に含み、前記転写するステップが、乾式エッチング・プロセスを使用する前記記録パターンを、前記初期パターンと相違し、前記乾式エッチング・プロセスと前記界面によって形成される、前記記録パターンの形状で形成することを更に含む付記３７に記載の方法。
＜付記３９＞
堆積が、前記エッチング差層を、滑らかなプロフィールを有する前記表面で形成することを更に含む付記３７に記載の方法。
＜付記４０＞
堆積が、前記エッチング差層を、平面的プロフィールを有する前記表面で形成することを更に含む付記３８に記載の方法。
＜付記４１＞
前記形成するステップが、前記エッチング差層の部分の除去によるクラウン面を形成することを更に含み、前記クラウン面は関連する第１エッチング速度を有する第１部分と関連する第２エッチング速度を有する第２部分を有し、前記転写するステップが、前記第１と第２部分の１つをその容積にわたって均一に除去することを更に含む付記３７に記載の方法。
＜付記４２＞
前記形成するステップが、前記パターン層を関連するシリコン量で形成することを更に含み、堆積するステップが、実質的にシリコンを含まない前記エッチング差層の形成を更に含む付記３７に記載の方法。
＜付記１＞
基板に配置された第１の材料によって、複数の突起を含む初期パターンを有する第１フィルムを形成ステップであって、その突起のサブセットは底面から伸びて頂上面で終わりそれらの間の高さを定め、底部分を決める前記底面に重なっている前記第１フィルムの部分を備えた前記第１フィルムを形成するステップと、
複数の除去するステップがを形成し、前記底部分と重なり合う前記基板の領域を露光させるために、前記底部分を除去するステップと、
前記複数の突起の前記頂上面から距離をおいた表面を有する第２フィルムを形成するために、前記第１フィルム上に第２の材料を配置するステップ、及び多層フィルムスタックを形成するために前記複数の除去するステップがを充填するステップと、
前記第１フィルムと前記第２フィルムの部分を除去し、前記第２の材料の距離をおいた複数の突起を前記基板上に作るステップと
を含む、基板のパターニング方法。
＜付記２＞
前記形成するステップが、有機アクリレート塩から前記第１フィルムを形成することをを更に含み、前記配置するステップが、スピンオン誘電材料から前記第２のフィルムを形成することを更に含む付記１に記載の方法。
＜付記３＞
前記配置するステップが、基本的にシルセスキオキサン、メチル−シルセスキオキサン、スピンオン・ガラスからなる誘電材料のセットから選択される前記スピンオン誘電材料からの前記第２フィルムを形成すること更に含む付記２に記載の方法。
＜付記４＞
前記形成するステップが、有機アクリレート塩からの前記第１フィルムを形成すること更に含み、配置するステップが導電性材料からの前記第２フィルムを形成すること更に含む付記１に記載の方法。
＜付記５＞
前記配置するステップが、基本的に銅、タングステン、チタン、Ｔｉ−タングステン、導電性ポリマーからなる導電性材料のセットから選択される誘電材料からの前記第２フィルムを形成すること更に含む付記２に記載の方法。
＜付記６＞
前記形成するステップが、前記頂上面と前記底面との間に配置されたショルダーをもつ突起の前記サブセットを備える前記第１フィルムを形成すること更に含む付記１に記載の方法。
＜付記７＞
前記第１フィルムの除去するステップが、前記第１と第２フィルムの部分を選択的に除去して前記突起に重なっている前記基板の部分を露光させ、一方前記部分外の前記基板の区域は露光することを避けることを更に含む付記１に記載の方法。
＜付記８＞
基板のパターニング方法であって、
関連する第１エッチング速度を有する複数の第１部分と関連する第２エッチング速度を有する第２部分とを有する接合部を形成する多層フィルムを前記基板上に形成するステップであって、隣接する前記第１部分が前記第２部分によって分離させられている、前記形成するステップと、
前記接合部によって部分的に定められたパターンを、前記基板中に転写するステップであって、前記第１と第２エッチング速度の差が、前記パターン中に形成されるくぼみフィーチャの曲がりを最小化するように選択されることを含む、パターニング方法。
＜付記９＞
前記基板を、周囲温度未満の所定の温度に冷却することを更に含む付記８に記載の方法。
＜付記１０＞
前記転写するステップが、還元化学を使用して前記接合を除去することを更に含む付記８に記載の方法。
＜付記１１＞
前記転写するステップが、前記第１と第２の部分を、その容積にわたって均一に連続的に除去することを更に含む付記８に記載の方法。
＜付記１２＞
前記形成するステップが、前記複数の第１部分をシリコンの第１量でもって形成し、前記第２部分をシリコンの第２量でもって形成し、前記第１部分から相違させ、所定の化学的エッチングのために前記複数の第１部分の１つと第２部分の間の差を定めることを更に含む付記８に記載の方法。
＜付記１３＞
前記形成するステップが、前記複数の第１部分を重量で２から６％の範囲の量のシリコンで形成し、前記第２部分を重量で少なくとも１０％の量のシリコンで形成することを更に含む付記８に記載の方法。
＜付記１４＞
前記形成するステップが、前記基板上に、イソボニルアクリレート、ｎ−アクリレートヘキシル、エチレングリコールジアクリレート、２−ヒドロキシ−２−メチル−ｌ−フェニル−プロパン−ｌ−オン、アクリルオキシメチルペンタメチルジシロキサンと界面活性剤を含む第１層を堆積させ、前記第１層に、ヒドロキシル−官能基ポリシロキサン、ヘキサメトキシメチルメラミン、トルエンスルホン酸とメチルアミルケトンを含む第２層を堆積させることを更に含む付記８に記載の方法。
＜付記１５＞
前記第１層への堆積が、前記第２層をガンマ−グリシドキシプロピルトリメトキシシランでもって供給することを更に含む付記１４に記載の方法。
＜付記１６＞
平面性乱れを有する基板のパターニング方法であって、
前記基板上に、複数の突起を含む初期パターンを有する第１フィルムを形成するステップであって、前記突起のサブセットは底面から伸びて頂上面で終わりそれらの間の高さを決める、前記形成するステップと、
前記第１フィルム上に、前記複数の突起の前記頂上面から距離をおいた正規化表面を形成させる第２フィルムを配置するステップであって、前記複数の突起のいずれか１つの前記頂上面と、前記正規化表面との距離の変化が所定の範囲内である、前記配置するステップと、
前記基板上に、前記初期パターンに対応する記録パターンを転写するステップであって、前記所定の範囲が前記記録パターン中のパターン歪みが最小になるように選択される、前記転写するステップと
を含むパターニング方法。
＜付記１７＞
前記形成するステップが、前記高さの１／２未満の前記変化を提供する前記第２部分の形成を更に含む付記１６に記載の方法。
＜付記１８＞
前記形成するステップが、前記頂上面と前記底面の間に配置されたショルダーを持つ突起の前記サブセットを提供する前記第１フィルムを形成すること更に含む付記１６に記載の方法。
＜付記１９＞
前記形成するステップが、前記第１フィルムを、底領域にその底面に重なって前記高さとほぼ同じである関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２０＞
前記形成するステップが、前記第１フィルムを、底領域にその底面に重なって前記高さより大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２１＞
前記形成するステップが、前記第１フィルムを底領域にその底面に重なって前記高さより２倍大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２２＞
前記形成するステップが、前記第１フィルムを底領域にその底面に重なって前記高さより１０倍大きい関連する厚さを有するように堆積させることを更に含む付記１６に記載の方法。
＜付記２３＞
基板のパターニング方法であって、
支配的粘性力によって、前記基板上に残留厚さを持っている第１パターンを有する第１層を形成するステップであって、その残留厚さは、前記第１層を形成するために使用された圧縮力に実質的に無関係である、前記形成するステップと、
第１層中に、前記第１パターンと逆の形状を有する第２パターンを作るステップと
を含むパターニング方法。
＜付記２４＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより大きな関連する厚さを有する付記２３に記載の方法。
＜付記２５＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより２倍大きな関連する厚さを有する付記２３に記載の方法。
＜付記２６＞
前記形成するステップが、複数の突起を持った前記第１層の堆積を更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより１０倍大きな関連する厚さを有する付記２３に記載の方法。
＜付記２７＞
基板のパターニング方法であって、
前記基板上に、第１パターンを有する第１層を形成するステップと、
前記第１層中に、前記第１パターンと逆の形状を有し、第１方向に沿って移相させる第２パターンを作るステップと、
第３パターンを前記第１層の中に転写するステップであって、前記第３パターンは、前記第２パターンの前記形状に対して逆の形状を有し、第２の方向に沿って移相させる、前記転写するステップと
を含む、パターニング方法。
＜付記２８＞
前記転写するステップが、前記第１の方向とは逆の、前記第２方向に沿った前記第３パターンの転写を更に含む付記２７に記載の方法。
＜付記２９＞
前記第１パターンが複数の突起を含み、突起のペアーがくぼみによって分離され、前記転写するステップが、複数の追加の突起を持っている前記第３パターンを提供することを更に含み、前記第１と追加の突起が、前記基板の共通領域と重なっている付記２７に記載の方法。
＜付記３０＞
前記形成するステップが、頂上面と底面の間に配置されたショルダーを持った複数の突起を含む前記第１層の形成を更に含む付記２９に記載の方法。
＜付記３１＞
前記第１パターンが複数の突起を含み、突起のペアーが底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記第１層は、前記基板と前記底面との間に広がり、前底領域は、前記高さより大きな関連する厚さを有する付記２７に記載の方法。
＜付記３２＞
前記形成するステップが、前記第１層を、実質上シリコンを含まない第１材料で形成することを更に含み、前記作るステップが、第２層を前記第１層上に第１量のシリコンでもって堆積させ、クラウン面を形成し、前記クラウン面を酸素リッチのエッチング・プロセスで露光して、エッチング・パターンを作るステップを含む付記２７に記載の方法。
＜付記３３＞
露光に続いて、実質上全ての前記第２層を除去することを更に含み、ここで前記形成するステップが、第３層を前記エッチング・パターン上に堆積させることを更に含み、前記第３層がシリコンの第２量を有し、追加のクラウン面を形成して、前記追加の頂上面を追加の酸素リッチ・エッチング・プロセスで露光して前記エッチング・パターンを作る付記３２に記載の方法。
＜付記３４＞
基板のパターニング方法であって、
前記基板上に、表面とエッチング差界面を持つ多層フィルムを形成するステップであって、前記エッチング速度界面が、前記表面と前記基板の間に配置され、前記および形状を有する、前記形成するステップと、
記録パターンを、部分的に前記形状によって定められた前記基板上に転写するステップと
を含むパターニング方法。
＜付記３５＞
前記形成するステップが、前記多層フィルムを、レリーフフィーチャを有する第１層で形成することを更に含む付記３４に記載の方法。
＜付記３６＞
前記形成するステップが、前記多層フィルムを、アーチ形形状を有する複数のレリーフフィーチャを有する第１層で形成することを更に含む付記３４に記載の方法。
＜付記３７＞
基板のパターニング方法であって、
前記基板上に、レリーフ構造物を有するパターン層を形成するステップと、
前記レリーフ構造物と界面の反対側に配置された表面とで前記界面を形成し、エッチング差界面を形成するためにエッチング差層を堆積するステップと、
記録パターンを、前記エッチング差界面によって定められた前記パターンで、前記基板上に転写するステップと
を含む、パターニング方法。
＜付記３８＞
前記形成するステップが、アーチ形形状を有するパターニングした複数のレリーフフィーチャの形成を更に含み、前記転写するステップが、乾式エッチング・プロセスを使用する前記記録パターンを、前記初期パターンと相違し、前記乾式エッチング・プロセスと前記界面によって形成される、前記記録パターンの形状で形成することを更に含む付記３７に記載の方法。
＜付記３９＞
堆積が、前記エッチング差層を、滑らかなプロフィールを有する前記表面で形成することを更に含む付記３７に記載の方法。
＜付記４０＞
堆積が、前記エッチング差層を、平面的プロフィールを有する前記表面で形成することを更に含む付記３８に記載の方法。
＜付記４１＞
前記形成するステップが、前記エッチング差層の部分の除去によるクラウン面を形成することを更に含み、前記クラウン面は関連する第１エッチング速度を有する第１部分と関連する第２エッチング速度を有する第２部分を有し、前記転写するステップが、前記第１と第２部分の１つをその容積にわたって均一に除去することを更に含む付記３７に記載の方法。
＜付記４２＞
前記形成するステップが、前記パターン層を関連するシリコン量で形成することを更に含み、堆積するステップが、実質的にシリコンを含まない前記エッチング差層の形成を更に含む付記３７に記載の方法。
Claims (4)
- 基板のパターニング方法であって、
複数の突起と残留厚さを含む第１パターンを有するパターン層を、支配的な粘着力によって前記基板上に形成するステップであって、その残留厚さは、前記パターン層を形成するために使用された圧縮力とは無関係である、前記形成するステップと、
前記パターン層中に、前記第１パターンと逆の形状を有する第２パターンを生成するステップであって、前記パターン層から距離をおいた平滑または平らな表面を有するエッチング差層を前記パターン層上に形成し、前記エッチング差層をエッチングして前記突起の露光した頂上面によって定められるクラウン面を形成し、前記突起をエッチングすることにより前記パターン層に第１パターンの逆の形状を生成する、前記生成するステップと、
を含むパターニング方法。 - 前記形成するステップが、複数の突起を持った前記パターン層を堆積させることを更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記パターン層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより大きな厚さを有する請求項１に記載の方法。
- 前記形成するステップが、複数の突起を持った前記パターン層を堆積させることを更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記パターン層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより２倍大きな厚さを有する請求項１に記載の方法。
- 前記形成するステップが、複数の突起を持った前記パターン層を堆積させることを更に含み、複数の突起のペアーは底面を有するくぼみによって分離され、前記複数の突起は前記底面から伸びて頂上面で終わり、それらの間の高さを定め、底領域を有する前記パターン層は、前記基板と前記底面の間に広がり、前記底領域は、前記高さより１０倍大きな厚さを有する請求項１に記載の方法。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/946,574 US7205244B2 (en) | 2004-09-21 | 2004-09-21 | Patterning substrates employing multi-film layers defining etch-differential interfaces |
| US10/946,565 US7252777B2 (en) | 2004-09-21 | 2004-09-21 | Method of forming an in-situ recessed structure |
| US10/946,565 | 2004-09-21 | ||
| US10/946,566 | 2004-09-21 | ||
| US10/946,577 US7241395B2 (en) | 2004-09-21 | 2004-09-21 | Reverse tone patterning on surfaces having planarity perturbations |
| US10/946,159 | 2004-09-21 | ||
| US10/946,159 US7041604B2 (en) | 2004-09-21 | 2004-09-21 | Method of patterning surfaces while providing greater control of recess anisotropy |
| US10/946,574 | 2004-09-21 | ||
| US10/946,566 US7547504B2 (en) | 2004-09-21 | 2004-09-21 | Pattern reversal employing thick residual layers |
| US10/946,577 | 2004-09-21 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007532387A Division JP2008513229A (ja) | 2004-09-21 | 2005-09-12 | インサイチュ嵌込み構造物形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014150263A true JP2014150263A (ja) | 2014-08-21 |
| JP5848386B2 JP5848386B2 (ja) | 2016-01-27 |
Family
ID=36090466
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007532387A Pending JP2008513229A (ja) | 2004-09-21 | 2005-09-12 | インサイチュ嵌込み構造物形成方法 |
| JP2014042722A Active JP5848386B2 (ja) | 2004-09-21 | 2014-03-05 | インサイチュ嵌込み構造物形成方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007532387A Pending JP2008513229A (ja) | 2004-09-21 | 2005-09-12 | インサイチュ嵌込み構造物形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (3) | EP2146370A3 (ja) |
| JP (2) | JP2008513229A (ja) |
| KR (2) | KR101243646B1 (ja) |
| SG (4) | SG147418A1 (ja) |
| WO (1) | WO2006033872A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018513565A (ja) * | 2015-04-20 | 2018-05-24 | ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム | 大面積多層ナノ構造体の加工 |
| US11029597B2 (en) | 2016-02-29 | 2021-06-08 | Fujifilm Corporation | Method for producing pattern laminate, method for producing reversal pattern, and pattern laminate |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7244660B2 (en) * | 2005-10-31 | 2007-07-17 | Spansion Llc | Method for manufacturing a semiconductor component |
| JP2009105252A (ja) * | 2007-10-24 | 2009-05-14 | Cheil Industries Inc | 微細パターンの製造方法および光学素子 |
| US9378974B2 (en) * | 2013-11-08 | 2016-06-28 | Tokyo Electron Limited | Method for chemical polishing and planarization |
| US9514950B2 (en) * | 2013-12-30 | 2016-12-06 | Canon Nanotechnologies, Inc. | Methods for uniform imprint pattern transfer of sub-20 nm features |
| JP2023125842A (ja) * | 2022-02-28 | 2023-09-07 | キヤノン株式会社 | パターン形成方法、及び物品製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214532A (ja) * | 1984-04-11 | 1985-10-26 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成方法 |
| JP2001343757A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | レジストパターンの形成方法 |
| JP2006514428A (ja) * | 2002-12-12 | 2006-04-27 | モレキュラー・インプリンツ・インコーポレーテッド | 液体の形状を使用して基板の特性を求める方法及びシステム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450425A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Formation of fine pattern |
| US6482742B1 (en) * | 2000-07-18 | 2002-11-19 | Stephen Y. Chou | Fluid pressure imprint lithography |
| EP1003078A3 (en) * | 1998-11-17 | 2001-11-07 | Corning Incorporated | Replicating a nanoscale pattern |
| US6334960B1 (en) * | 1999-03-11 | 2002-01-01 | Board Of Regents, The University Of Texas System | Step and flash imprint lithography |
| US7071088B2 (en) * | 2002-08-23 | 2006-07-04 | Molecular Imprints, Inc. | Method for fabricating bulbous-shaped vias |
| US6936194B2 (en) | 2002-09-05 | 2005-08-30 | Molecular Imprints, Inc. | Functional patterning material for imprint lithography processes |
| US6762094B2 (en) * | 2002-09-27 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Nanometer-scale semiconductor devices and method of making |
| US8349241B2 (en) | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US20040065252A1 (en) | 2002-10-04 | 2004-04-08 | Sreenivasan Sidlgata V. | Method of forming a layer on a substrate to facilitate fabrication of metrology standards |
-
2005
- 2005-09-12 JP JP2007532387A patent/JP2008513229A/ja active Pending
- 2005-09-12 EP EP09173416A patent/EP2146370A3/en not_active Withdrawn
- 2005-09-12 WO PCT/US2005/032276 patent/WO2006033872A2/en active Application Filing
- 2005-09-12 KR KR1020077006500A patent/KR101243646B1/ko active IP Right Grant
- 2005-09-12 SG SG200807516-0A patent/SG147418A1/en unknown
- 2005-09-12 EP EP09173395A patent/EP2146369A3/en not_active Withdrawn
- 2005-09-12 SG SG200807515-2A patent/SG147417A1/en unknown
- 2005-09-12 EP EP05796480A patent/EP1794099A4/en not_active Withdrawn
- 2005-09-12 SG SG200807517-8A patent/SG147419A1/en unknown
- 2005-09-12 KR KR1020117030614A patent/KR101262730B1/ko active IP Right Grant
- 2005-09-12 SG SG200807518-6A patent/SG147420A1/en unknown
-
2014
- 2014-03-05 JP JP2014042722A patent/JP5848386B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214532A (ja) * | 1984-04-11 | 1985-10-26 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成方法 |
| JP2001343757A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | レジストパターンの形成方法 |
| JP2006514428A (ja) * | 2002-12-12 | 2006-04-27 | モレキュラー・インプリンツ・インコーポレーテッド | 液体の形状を使用して基板の特性を求める方法及びシステム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018513565A (ja) * | 2015-04-20 | 2018-05-24 | ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム | 大面積多層ナノ構造体の加工 |
| US11029597B2 (en) | 2016-02-29 | 2021-06-08 | Fujifilm Corporation | Method for producing pattern laminate, method for producing reversal pattern, and pattern laminate |
Also Published As
| Publication number | Publication date |
|---|---|
| SG147420A1 (en) | 2008-11-28 |
| WO2006033872A2 (en) | 2006-03-30 |
| KR20070065334A (ko) | 2007-06-22 |
| SG147419A1 (en) | 2008-11-28 |
| KR101262730B1 (ko) | 2013-05-09 |
| SG147418A1 (en) | 2008-11-28 |
| EP2146370A3 (en) | 2010-03-31 |
| EP2146369A2 (en) | 2010-01-20 |
| EP2146370A2 (en) | 2010-01-20 |
| KR20120013447A (ko) | 2012-02-14 |
| KR101243646B1 (ko) | 2013-03-25 |
| EP1794099A4 (en) | 2008-12-17 |
| JP2008513229A (ja) | 2008-05-01 |
| EP2146369A3 (en) | 2010-03-31 |
| EP1794099A2 (en) | 2007-06-13 |
| SG147417A1 (en) | 2008-11-28 |
| JP5848386B2 (ja) | 2016-01-27 |
| WO2006033872A3 (en) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547504B2 (en) | Pattern reversal employing thick residual layers | |
| JP5848386B2 (ja) | インサイチュ嵌込み構造物形成方法 | |
| JP5563544B2 (ja) | 表面にリセスを形成する方法 | |
| US7041604B2 (en) | Method of patterning surfaces while providing greater control of recess anisotropy | |
| US7241395B2 (en) | Reverse tone patterning on surfaces having planarity perturbations | |
| US7396475B2 (en) | Method of forming stepped structures employing imprint lithography | |
| US7357876B2 (en) | Eliminating printability of sub-resolution defects in imprint lithography | |
| US8012394B2 (en) | Template pattern density doubling | |
| TWI279850B (en) | Patterning substrates employing multi-film layers defining etch-differential interfaces | |
| US7323417B2 (en) | Method of forming a recessed structure employing a reverse tone process | |
| TWI272649B (en) | Method of forming an in-situ recessed structure | |
| EP1614004B1 (en) | Positive tone bi-layer imprint lithography method and compositions therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150406 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5848386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |