JPH05166805A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH05166805A JPH05166805A JP33537091A JP33537091A JPH05166805A JP H05166805 A JPH05166805 A JP H05166805A JP 33537091 A JP33537091 A JP 33537091A JP 33537091 A JP33537091 A JP 33537091A JP H05166805 A JPH05166805 A JP H05166805A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- pattern
- wiring
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は，パターン形成方法に関し，半導体
基板上の配線パターン等の平坦化を目的とする。 【構成】 半導体基板１の被エッチング膜２上にネガ型
レジスト膜３を塗布し,ネガ型レジスト膜３上に, ネガ
型レジスト膜３より高い感度のポジ型レジスト膜４を積
層して塗布する工程と, 電子ビーム５をポジ型レジスト
膜４及びネガ型レジスト膜３の被エッチング膜２の配線
パターン形成領域６に露光する工程と, ポジ型レジスト
膜４を現像して, 配線パターン形成領域６より広い開口
部７をポジ型レジスト膜４に形成する工程と, ネガ型レ
ジスト膜３を現像して, 配線形成パターン８を形成する
工程と, 配線形成パターン８及び, ポジ型レジスト膜４
をマスクとして, 被エッチング膜２をエッチングして,
半導体基板１上に配線パターン９及び, 配線パターン９
の外縁部10を残して, 半導体基板１上を埋めるダミーパ
ターン11を形成する工程とを含むように構成する。
基板上の配線パターン等の平坦化を目的とする。 【構成】 半導体基板１の被エッチング膜２上にネガ型
レジスト膜３を塗布し,ネガ型レジスト膜３上に, ネガ
型レジスト膜３より高い感度のポジ型レジスト膜４を積
層して塗布する工程と, 電子ビーム５をポジ型レジスト
膜４及びネガ型レジスト膜３の被エッチング膜２の配線
パターン形成領域６に露光する工程と, ポジ型レジスト
膜４を現像して, 配線パターン形成領域６より広い開口
部７をポジ型レジスト膜４に形成する工程と, ネガ型レ
ジスト膜３を現像して, 配線形成パターン８を形成する
工程と, 配線形成パターン８及び, ポジ型レジスト膜４
をマスクとして, 被エッチング膜２をエッチングして,
半導体基板１上に配線パターン９及び, 配線パターン９
の外縁部10を残して, 半導体基板１上を埋めるダミーパ
ターン11を形成する工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明はパターン形成方法に関す
る。近年の半導体装置には，高集積化，多層化，微細化
が進み，それに伴って，半導体基板上のパターン形成に
おいても，基板の平坦化が重要な課題となってきてい
る。
る。近年の半導体装置には，高集積化，多層化，微細化
が進み，それに伴って，半導体基板上のパターン形成に
おいても，基板の平坦化が重要な課題となってきてい
る。
【０００２】
【従来の技術】図５は従来例の説明図である。図におい
て，30は基板, 31は配線パターン, 32はカバー膜, 33は
ダミーパターンである。
て，30は基板, 31は配線パターン, 32はカバー膜, 33は
ダミーパターンである。
【０００３】半導体装置は集積度の増大や，動作速度の
改善が要求される中で，配線の多層化や微細パターン形
成技術の開発が進められてきた。配線の多層化において
は，基板の平坦性が問題であり，これが悪化すると配線
のカバレッジ不良等，断線障害を引き起こす。
改善が要求される中で，配線の多層化や微細パターン形
成技術の開発が進められてきた。配線の多層化において
は，基板の平坦性が問題であり，これが悪化すると配線
のカバレッジ不良等，断線障害を引き起こす。
【０００４】そのため，従来技術においては，バイアス
スパッタやエッチバック方式による配線パターンの平坦
化が行われていた。ところが，図５（ａ）に示すよう
に，配線パターン31の粗密による差異により，図５
（ａ）のＡ−Ａ’ラインでカットした図５（ｂ）の断面
図で示すように，配線パターン31の粗のところは，配線
パターン31の厚さ等の影響を受けて，カバー膜32におい
て，十分な平坦性を確保するまでには至っていない。
スパッタやエッチバック方式による配線パターンの平坦
化が行われていた。ところが，図５（ａ）に示すよう
に，配線パターン31の粗密による差異により，図５
（ａ）のＡ−Ａ’ラインでカットした図５（ｂ）の断面
図で示すように，配線パターン31の粗のところは，配線
パターン31の厚さ等の影響を受けて，カバー膜32におい
て，十分な平坦性を確保するまでには至っていない。
【０００５】このため，図５（ｃ）に示すように，配線
パターン31間に疎の部分が多い時には面積が許す限り，
電子ビームのショット露光を用いて, 図５（ｄ）に示す
ように，配線のダミーパターン33を配置する試みが成さ
れている。
パターン31間に疎の部分が多い時には面積が許す限り，
電子ビームのショット露光を用いて, 図５（ｄ）に示す
ように，配線のダミーパターン33を配置する試みが成さ
れている。
【０００６】
【発明が解決しようとする課題】しかし，電子線露光の
場合には，ダミーパターンの形成は，それだけ，露光時
間の増大となり，実用化に対して，スループットの悪化
等，問題となっていた。
場合には，ダミーパターンの形成は，それだけ，露光時
間の増大となり，実用化に対して，スループットの悪化
等，問題となっていた。
【０００７】本発明は, 以上の点を鑑み，電子線露光に
おける配線パターンの平坦性の確保のため，ダミーパタ
ーンの形成において，露光時間の増加を最小限度に抑
え，露光時間の短縮を図るパターン形成方法を提案す
る。
おける配線パターンの平坦性の確保のため，ダミーパタ
ーンの形成において，露光時間の増加を最小限度に抑
え，露光時間の短縮を図るパターン形成方法を提案す
る。
【０００８】
【課題を解決するための手段】図１，図２は本発明の原
理説明図である図において，１は半導体基板，２は被エ
ッチング膜，３はネガ型レジスト膜，４はポジ型レジス
ト膜，５は電子ビーム，６は配線パターン形成領域，７
は開口部，８は配線形成パターン，９は配線パターン，
10は外縁部, 11はダミーパターン，12は外縁部抜きパタ
ーン形成領域, 13は電子ビームである。
理説明図である図において，１は半導体基板，２は被エ
ッチング膜，３はネガ型レジスト膜，４はポジ型レジス
ト膜，５は電子ビーム，６は配線パターン形成領域，７
は開口部，８は配線形成パターン，９は配線パターン，
10は外縁部, 11はダミーパターン，12は外縁部抜きパタ
ーン形成領域, 13は電子ビームである。
【０００９】上記の問題点を解決するための方法は，ダ
ミーパターン露光に際して，半導体基板上の被エッチン
グ膜に，感度の異なるネガ型レジスト膜とポジ型レジス
ト膜を二層に塗布し，電子線露光を用いて，二層レジス
ト膜に配線パターンのみ，或いは配線パターンの外周パ
ターン露光を併用し，二層のレジスト膜をそれぞれ現像
して，配線パターンとダミーパターンを同時に形成する
ものである。
ミーパターン露光に際して，半導体基板上の被エッチン
グ膜に，感度の異なるネガ型レジスト膜とポジ型レジス
ト膜を二層に塗布し，電子線露光を用いて，二層レジス
ト膜に配線パターンのみ，或いは配線パターンの外周パ
ターン露光を併用し，二層のレジスト膜をそれぞれ現像
して，配線パターンとダミーパターンを同時に形成する
ものである。
【００１０】即ち，本発明の目的は，図１（ａ）に示す
ように，半導体基板１の被エッチング膜２上にネガ型レ
ジスト膜３を塗布し, 該ネガ型レジスト膜３上に, 該ネ
ガ型レジスト膜３より高い感度のポジ型レジスト膜４を
積層して塗布する工程と,続いて, 電子ビーム５を該ポ
ジ型レジスト膜４，及び, 該ネガ型レジスト膜３の該被
エッチング膜２の配線パターン形成領域６に露光する工
程と,その後，図１（ｂ）に示すように，該ポジ型レジ
スト膜４を現像して, 少なくとも該配線パターン形成領
域６より広い開口部７を該ポジ型レジスト膜４に形成す
る工程と,次に，図１（ｃ）に示すように，該ネガ型レ
ジスト膜３を現像して, 配線形成パターン８を形成する
工程と,しかる後，図１（ｄ）に示すように，該配線形
成パターン８，及び, 該ポジ型レジスト膜４をマスクと
して, 該被エッチング膜２をエッチングして, 該半導体
基板１上に配線パターン９，及び, 該配線パターン９の
外縁部10を残して, 該半導体基板１上を埋めるダミーパ
ターン11を形成する工程とを含むことにより，或いは，
前記電子ビーム露光に際して，図１（ａ')に示すよう
に，該被エッチング膜２の該配線パターン形成領域６の
該ポジ型レジスト膜４及び, 該ネガ型レジスト膜３に該
電子ビーム５を露光すると同時に，該配線パターン形成
領域６の該外縁部抜きパターン形成領域12の該ポジ型レ
ジスト膜４及び, 該ネガ型レジスト膜３に, 該ネガ型レ
ジスト膜３に感光せず, 該ポジ型レジスト膜４のみに感
光する程度の露光量で, 該電子ビーム13を露光すること
により達成される。
ように，半導体基板１の被エッチング膜２上にネガ型レ
ジスト膜３を塗布し, 該ネガ型レジスト膜３上に, 該ネ
ガ型レジスト膜３より高い感度のポジ型レジスト膜４を
積層して塗布する工程と,続いて, 電子ビーム５を該ポ
ジ型レジスト膜４，及び, 該ネガ型レジスト膜３の該被
エッチング膜２の配線パターン形成領域６に露光する工
程と,その後，図１（ｂ）に示すように，該ポジ型レジ
スト膜４を現像して, 少なくとも該配線パターン形成領
域６より広い開口部７を該ポジ型レジスト膜４に形成す
る工程と,次に，図１（ｃ）に示すように，該ネガ型レ
ジスト膜３を現像して, 配線形成パターン８を形成する
工程と,しかる後，図１（ｄ）に示すように，該配線形
成パターン８，及び, 該ポジ型レジスト膜４をマスクと
して, 該被エッチング膜２をエッチングして, 該半導体
基板１上に配線パターン９，及び, 該配線パターン９の
外縁部10を残して, 該半導体基板１上を埋めるダミーパ
ターン11を形成する工程とを含むことにより，或いは，
前記電子ビーム露光に際して，図１（ａ')に示すよう
に，該被エッチング膜２の該配線パターン形成領域６の
該ポジ型レジスト膜４及び, 該ネガ型レジスト膜３に該
電子ビーム５を露光すると同時に，該配線パターン形成
領域６の該外縁部抜きパターン形成領域12の該ポジ型レ
ジスト膜４及び, 該ネガ型レジスト膜３に, 該ネガ型レ
ジスト膜３に感光せず, 該ポジ型レジスト膜４のみに感
光する程度の露光量で, 該電子ビーム13を露光すること
により達成される。
【００１１】
【作用】本発明では，上記のように，ネガ型レジストと
高感度のポジ型レジストを併用することにより，同時露
光で，ネガ型レジストのパターン幅より，高感度ポジ型
レジストの方が開口部が広く形成される。
高感度のポジ型レジストを併用することにより，同時露
光で，ネガ型レジストのパターン幅より，高感度ポジ型
レジストの方が開口部が広く形成される。
【００１２】これにより，ネガ型レジスト膜の配線パタ
ーンとポジ型レジスト膜のダミーパターンとが同時に形
成できる。
ーンとポジ型レジスト膜のダミーパターンとが同時に形
成できる。
【００１３】
【実施例】図２，図３は本発明の実施例の工程順模式断
面図，図４は本発明の実施例のレジストパターン形成図
である。
面図，図４は本発明の実施例のレジストパターン形成図
である。
【００１４】図において，14は二酸化シリコン(SiO2)
膜, 15はアルミニウム(Al)膜, 16はネガ型レジスト膜,1
7はポリビニールアルコール（ＰＶＡ）膜，18はポジ型
レジスト膜, 19は配線パターン形成領域, 20は電子ビー
ム (30μＣ／cm2), 21は外縁部抜きパターン形成領域,
22は電子ビーム (５μＣ／cm2), 23は開口部, 24は配線
形成パターン, 25はダミーパターン形成パターン, 26は
外縁部, 27は配線パターン, 28はダミーパターン, 29は
外縁部抜きパターンである。
膜, 15はアルミニウム(Al)膜, 16はネガ型レジスト膜,1
7はポリビニールアルコール（ＰＶＡ）膜，18はポジ型
レジスト膜, 19は配線パターン形成領域, 20は電子ビー
ム (30μＣ／cm2), 21は外縁部抜きパターン形成領域,
22は電子ビーム (５μＣ／cm2), 23は開口部, 24は配線
形成パターン, 25はダミーパターン形成パターン, 26は
外縁部, 27は配線パターン, 28はダミーパターン, 29は
外縁部抜きパターンである。
【００１５】図２，３により，先ず，Alの配線パターン
形成のための本発明の第１の実施例について説明する。
図２（ａ）に示すように，Si基板のSiO2膜上に電極配線
用のAl膜15をスパッタ法により 8,000Åの厚さに被覆す
る。
形成のための本発明の第１の実施例について説明する。
図２（ａ）に示すように，Si基板のSiO2膜上に電極配線
用のAl膜15をスパッタ法により 8,000Åの厚さに被覆す
る。
【００１６】次に, 被エッチング膜であるAl膜15上にネ
ガ型レジスト膜16として, シップレイ社のＳＡＬを１μ
ｍの厚さに塗布する。その上に, ポリビニールアルコー
ル（ＰＶＡ）膜17を 1,000Åの厚さに塗布する。これ
は, ポジ型レジスト膜とネガ型レジスト膜の二層塗布の
場合に両方の溶剤の種類によっては, レジスト材が混合
するのを防止するためである。
ガ型レジスト膜16として, シップレイ社のＳＡＬを１μ
ｍの厚さに塗布する。その上に, ポリビニールアルコー
ル（ＰＶＡ）膜17を 1,000Åの厚さに塗布する。これ
は, ポジ型レジスト膜とネガ型レジスト膜の二層塗布の
場合に両方の溶剤の種類によっては, レジスト材が混合
するのを防止するためである。
【００１７】従って, 相互溶解のない溶剤を用いたレジ
スト膜同士ではＰＶＡ膜を使用する必要はない。このＰ
ＶＡ膜17の上に, ポジ型レジスト膜18として, 東レ社製
電子ビーム用レジストＥＢＲ−９を 5,000Åの厚さに塗
布する。
スト膜同士ではＰＶＡ膜を使用する必要はない。このＰ
ＶＡ膜17の上に, ポジ型レジスト膜18として, 東レ社製
電子ビーム用レジストＥＢＲ−９を 5,000Åの厚さに塗
布する。
【００１８】続いて, 図２（ｂ）に示すように，電子ビ
ーム19をポジ型レジスト膜16のＥＢＲ−９及び, ネガ型
レジスト膜18のＳＡＬッチング膜２の配線パターン形成
領域19のみに30μＣ／cm2 の露光量で露光する。
ーム19をポジ型レジスト膜16のＥＢＲ−９及び, ネガ型
レジスト膜18のＳＡＬッチング膜２の配線パターン形成
領域19のみに30μＣ／cm2 の露光量で露光する。
【００１９】その後，図２（ｃ）に示すように，ポジ型
レジスト膜18のＥＢＲ−９をメチルイソブチルケトンで
現像すると，ポジ型高感度のため，露光領域の外縁部26
まで, 僅かの幅ながら露光されて, ポジ型レジスト膜18
が溶解して, ポジ型レジスト膜18の開口部23が配線形成
パターン24より大きく形成される。
レジスト膜18のＥＢＲ−９をメチルイソブチルケトンで
現像すると，ポジ型高感度のため，露光領域の外縁部26
まで, 僅かの幅ながら露光されて, ポジ型レジスト膜18
が溶解して, ポジ型レジスト膜18の開口部23が配線形成
パターン24より大きく形成される。
【００２０】残ったポジ型レジスト膜18はダミーパター
ン形成パターンとなる。次に，図２（ｄ）に示すよう
に，ネガ型レジスト膜18の下のＰＶＡ膜17を水で溶解
し, 続いて, ネガ型レジスト膜16のＳＡＬをＮＭＤによ
り現像して，露光部分に配線形成パターン24を形成す
る。現像の際, ネガ型レジスト膜16の未露光の部分は開
口部23より溶解するが, ポジ型レジスト膜25の下側が残
るように現像条件を選択する。
ン形成パターンとなる。次に，図２（ｄ）に示すよう
に，ネガ型レジスト膜18の下のＰＶＡ膜17を水で溶解
し, 続いて, ネガ型レジスト膜16のＳＡＬをＮＭＤによ
り現像して，露光部分に配線形成パターン24を形成す
る。現像の際, ネガ型レジスト膜16の未露光の部分は開
口部23より溶解するが, ポジ型レジスト膜25の下側が残
るように現像条件を選択する。
【００２１】その結果, 図４に平面図で示すように，Al
膜エッチング用のレジストパターンとして, ネガ型レジ
スト膜16の配線形成パターン24とポジ型レジスト膜18の
ダミーパターン形成パターン25が得られ，その間の外縁
部26が, 外縁部抜きパターン29となる。
膜エッチング用のレジストパターンとして, ネガ型レジ
スト膜16の配線形成パターン24とポジ型レジスト膜18の
ダミーパターン形成パターン25が得られ，その間の外縁
部26が, 外縁部抜きパターン29となる。
【００２２】しかる後，図３（ｅ）に示すように，ネガ
型レジスト膜16の配線形成パターン24，及び, ポジ型レ
ジスト膜18のダミーパターン形成パターン25をマスクと
して, Al膜15をＲＩＥ装置により，塩素(Cl2),或いは,
三塩化硼素(BCl3)等によりエッチングする。
型レジスト膜16の配線形成パターン24，及び, ポジ型レ
ジスト膜18のダミーパターン形成パターン25をマスクと
して, Al膜15をＲＩＥ装置により，塩素(Cl2),或いは,
三塩化硼素(BCl3)等によりエッチングする。
【００２３】更に，図３（ｆ）に示すように，ポジ型レ
ジスト膜18, ＰＶＡ膜17, ネガ型レジスト膜16をアッシ
ャー或いはレジスト剥離液で除去すると, Si基板のSiO2
膜14上にAl膜15の配線パターン27と, 配線パターン27の
外縁部26を残して, Al膜15のダミーパターン28が形成で
きる。
ジスト膜18, ＰＶＡ膜17, ネガ型レジスト膜16をアッシ
ャー或いはレジスト剥離液で除去すると, Si基板のSiO2
膜14上にAl膜15の配線パターン27と, 配線パターン27の
外縁部26を残して, Al膜15のダミーパターン28が形成で
きる。
【００２４】本発明の第２の実施例においては，ポジ型
レジストに電子ビーム露光用に多く用いられるＰＭＭＡ
を使用し，図２（ｂ）に示すように，配線パターン形成
領域19を30μＣ／cm2 の露光量で露光すると同時に，外
縁部抜きパターン形成領域21を５μＣ／cm2の露光量で
露光する。
レジストに電子ビーム露光用に多く用いられるＰＭＭＡ
を使用し，図２（ｂ）に示すように，配線パターン形成
領域19を30μＣ／cm2 の露光量で露光すると同時に，外
縁部抜きパターン形成領域21を５μＣ／cm2の露光量で
露光する。
【００２５】この後の現像処理は，第１の実施例と同様
にすれば，同様なAl膜15の配線パターン27, 及び, ダミ
ーパターン28が得られる。
にすれば，同様なAl膜15の配線パターン27, 及び, ダミ
ーパターン28が得られる。
【００２６】
【発明の効果】本発明によれば，以上説明したように，
Si基板上のAl配線膜等の平坦製を確保するために, ダミ
ーパターンを設ける場合に, 従来例では，図５（ｄ）に
示すように，電子ビーム露光の場合多数のダミーパター
ンを必要としたが，本発明では，特に，ダミーパターン
の露光は必要とせず，大幅に露光時間の短縮が可能とな
り，電子ビーム露光のスループットの向上に寄与すると
ころが大きい。
Si基板上のAl配線膜等の平坦製を確保するために, ダミ
ーパターンを設ける場合に, 従来例では，図５（ｄ）に
示すように，電子ビーム露光の場合多数のダミーパター
ンを必要としたが，本発明では，特に，ダミーパターン
の露光は必要とせず，大幅に露光時間の短縮が可能とな
り，電子ビーム露光のスループットの向上に寄与すると
ころが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施例の工程順模式断面図（その
１）
１）
【図３】 本発明の実施例の工程順模式断面図（その
２）
２）
【図４】 本発明の実施例のレジストパターン形成図
【図５】 従来例の説明図
１ 半導体基板 ２ 被エッチング膜 ３ ネガ型レジスト膜 ４ ポジ型レジスト膜 ５ 電子ビーム ６ 配線パターン形成領域 ７ 開口部 ８ 配線形成パターン ９ 配線パターン 10 外縁部 11 ダミーパターン 14 SiO2膜 15 Al膜 16 ネガ型レジスト膜 17 ＰＶＡ膜 18 ポジ型レジスト膜 19 配線パターン形成領域 20 電子ビーム (30μＣ／cm2) 21 外縁部抜きパターン形成領域 22 電子ビーム (５μＣ／cm2) 23 開口部 24 配線形成パターン 25 ダミーパターン形成パターン 26 外縁部 27 配線パターン 28 ダミーパターン 29 外縁部抜きパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7353−4Ｍ 21/88 Ｋ
Claims (2)
- 【請求項１】 半導体基板(1) の被エッチング膜(2) 上
にネガ型レジスト膜(3) を塗布し, 該ネガ型レジスト膜
(3) 上に, 該ネガ型レジスト膜(3) より高い感度のポジ
型レジスト膜(4) を積層して塗布する工程と, 続いて, 電子ビーム（5)を該ポジ型レジスト膜(4) 及
び, 該ネガ型レジスト膜(3) の該被エッチング膜(2) の
配線パターン形成領域(6) に露光する工程と, その後，該ポジ型レジスト膜(4) を現像して, 少なくと
も該配線パターン形成領域(6) より広い開口部(7) を該
ポジ型レジスト膜(4) に形成する工程と, 次に，該ネガ型レジスト膜(3) を現像して, 配線形成パ
ターン(8) を形成する工程と, しかる後，該配線形成パターン(8) 及び, 該ポジ型レジ
スト膜(4) をマスクとして, 該被エッチング膜(2) をエ
ッチングして, 該半導体基板(1) 上に配線パターン(9)
及び, 該配線パターン(9) の外縁部(10)を残して, 該半
導体基板(1) 上を埋めるダミーパターン(11)を形成する
工程とを含むことを特徴とするパターン形成方法。 - 【請求項２】 前記電子ビーム露光に際して， 該被エッチング膜(2) の該配線パターン形成領域(6) の
該ポジ型レジスト膜(4) 及び, 該ネガ型レジスト膜(3)
に該電子ビーム(5) を露光すると同時に，該配線パター
ン形成領域(7) の該外縁部抜きパターン形成領域(12)の
該ポジ型レジスト膜(4) 及び, 該ネガ型レジスト膜(3)
に, 該ネガ型レジスト膜(4) に感光せず, 該ポジ型レジ
スト膜(4) のみに感光する程度の露光量で, 該電子ビー
ム(5)を露光することを特徴とする請求項１記載のパタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33537091A JPH05166805A (ja) | 1991-12-19 | 1991-12-19 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33537091A JPH05166805A (ja) | 1991-12-19 | 1991-12-19 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166805A true JPH05166805A (ja) | 1993-07-02 |
Family
ID=18287778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33537091A Withdrawn JPH05166805A (ja) | 1991-12-19 | 1991-12-19 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166805A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152415A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 液晶表示素子 |
| JP2006030971A (ja) * | 2004-06-15 | 2006-02-02 | Techno Network Shikoku Co Ltd | フォトリソグラフィー方法 |
-
1991
- 1991-12-19 JP JP33537091A patent/JPH05166805A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152415A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 液晶表示素子 |
| JP2006030971A (ja) * | 2004-06-15 | 2006-02-02 | Techno Network Shikoku Co Ltd | フォトリソグラフィー方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| JPS6211068B2 (ja) | ||
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JPH05166805A (ja) | パターン形成方法 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JPH05217834A (ja) | マスク上のｌｓｉチップレイアウト方法 | |
| JPH08272107A (ja) | レジストパターンの形成方法 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| JPH0458167B2 (ja) | ||
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| JP2930604B2 (ja) | レジストパターンの形成方法 | |
| JPS5898924A (ja) | 微細パタ−ン形成方法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| JPH01258420A (ja) | マークの保護方法 | |
| JPH05129196A (ja) | 半導体装置の製造方法 | |
| JPS6236823A (ja) | レジストパタ−ン形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH1020500A (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |