JPH01118126A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH01118126A
JPH01118126A JP62274669A JP27466987A JPH01118126A JP H01118126 A JPH01118126 A JP H01118126A JP 62274669 A JP62274669 A JP 62274669A JP 27466987 A JP27466987 A JP 27466987A JP H01118126 A JPH01118126 A JP H01118126A
Authority
JP
Japan
Prior art keywords
resist
layer
aromatic vinyl
electron beam
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62274669A
Other languages
English (en)
Inventor
Shuzo Oshio
大塩 修三
Koichi Kobayashi
孝一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62274669A priority Critical patent/JPH01118126A/ja
Priority to DE3853906T priority patent/DE3853906T2/de
Priority to EP88310136A priority patent/EP0315375B1/en
Priority to US07/265,405 priority patent/US4968583A/en
Priority to KR8814253A priority patent/KR910009612B1/ko
Publication of JPH01118126A publication Critical patent/JPH01118126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 電子ビームリソグラフィを用いた多層レジストプロセス
によりレジストパターンを形成する方法に関し、 チャージアップを防止しかつ低温での処理を可能とする
ことを目的とし、 下層レジストとして、芳香族ビニル化合物であって、そ
の一部が塩素を含む分子で塩素置換率に換算して50%
以上で置換されておりかつ分子量が13000以下であ
るものを使用するように、構成する。
〔産業上の利用分野〕
本発明はパターン形成方法に関し、さらに詳しく述べる
と、電子ビームリソグラフィを用いた多層レジストプロ
セスによりレジストパターンを形成する方法に関する。
本発明方法は、例えば集積回路、バブルメモリー素子等
の半導体装置、その他の製造において有利に使用するこ
とができる。
〔従来の技術〕
半導体装置等の製造において、高度に微細なレジストパ
ターンを形成するために、電子ビームリソグラフィと多
層レジストプロセスの組み合せが積極的に用いられてい
ることは周知の通りである。
かかる多層レジストプロセスでは、通常、耐ドライエツ
チング性の大きな下層レジストと電子ビーム露光に感度
を有する上層レジストからなる二層構造レジスト、二層
構造レジストの下層と上層の間に中間層を介在せしめた
三層構造レジストなどが用いられている。二層構造レジ
ストを用いた例で説明すると、基板上に例えばノボラッ
ク系のレジスト材料、例えば東京応化■製の0FPR系
レジストを塗布して下層レジストを形成する。この下層
レジストは、上層レジスト塗布時の溶解を防止するため
に、200℃前後の高温度での熱処理により不溶化させ
ておくのが一般的である。引き続いて、この下層レジス
ト上に例えばシリコーン系のレジスト材料、例えばシリ
ル系ポリメチルシルセスキオキサン(PMSS)を塗布
して上層レジストを形成する。レジスト膜の形成が完了
した後、上層レジストを電子ビーム露光によってパター
ニングし、現像する。次いで、得られた上層レジストパ
ターンをマスクとして、下層レジストを酸素プラズマで
エツチングする。微細な上層レジストパターンがそのま
\下層レジストに転写されろことの結果、微細で厚膜な
、すなわち、高アスペクト比のレジストパターンが最終
的に得られる。このように、レジストに必要とされる機
能を二層もしくはそれ以上のレジストに分離してもたせ
ると、単層レジストで屡々問題となった下地段差の問題
や解像性及び耐ドライエツチング性の問題を解決するこ
とができる。
ところで、電子ビーム露光により上層レジストや中間レ
ジストのパターニングを行った場合には、レジストの帯
電(チャジ−アップ)現象が新たな問題として発生する
。すなわち、上記したようなノボラック系のレジスト材
料等に電子ビームを照射してパターニングを行う際には
、照射されたビームの電荷がレジスト膜に残存し、新た
に照射されてくるビームに斥力を与える結果、電子ビー
ムが曲げられ、位置合せマーク検出の不良や重ね合せの
ズレ、パターンの位置ズレ等が生じる。
パターンの精度低下をひきおこすチャージアップを防止
するために、現在いくつかの方法が提案されている。例
えば、研究実用化報告第33巻第4号(1984)、P
、 655−663には、チャージアップ防止技術とし
て下層レジスト上に導電性金属であるモリブデン(Mo
)を蒸着し、Mo蒸着層上に上層レジストを形成するこ
とが提案されている。また、84年秋季応物学会、12
p −T−12には、フェニルメタクリレート−メタク
リル酸共重合体レジスト上にアルミニウム(/l )を
蒸着することが提案されている。しかし、このように金
属の蒸着を行うことには工程の複雑さがあり、また、金
属が層間にあることにより、電子の透過率が低くなるの
で位置合せマークの検出が困難になる。さらにまた、8
6年春季応物学会、1p−Z−13には、三層レジスト
の下層の0FPR−800(東京応化■製のノボラック
系レジスト)上に導電性ITO膜を形成することが、そ
して同1p−Z−10には、導電性カーボン膜を二層レ
ジストの下層に用いることが、それぞれ提案されている
。しかし、このように塗布導電膜を中間層に用いる方法
や導電性カーボン膜を用いる方法では、約300℃以上
の高温度で処理を行うことが必須であって、それに原因
するところの、基板へのダメージといった不都合が発生
する。さらに、中間層塗布型導電膜では、必ず三層以上
の層梼成としなければならない、下層レジストについて
も高温処理が必要であり、膜の除去が困難である、とい
った不都合が存在し、一方、導電性カーボン膜では成膜
の複雑さが存在する。
〔発明が解決しようとする問題点〕
本発明の目的は、従来の技術の項において説明したよう
な問題点を解決して、電子ビームリソグラフィを用いた
多層レジストプロセスにおい 、チャージアップを防止
しかつ低温での処理を可能とすることにある。
〔問題点を解決するための手段〕
本発明者らは、電子ビームリソグラフィを用いた多層レ
ジストプロセスによりレジストパターンを形成するに当
って、下層レジストとして、芳香族ビニル化合物であっ
て、その一部が塩素を含む分子で塩素置換率に換算して
50%以上で置換されており、かつ分子量が13000
以下であるものを使用することによって、上記した目的
を達成し得るということを見い出した。
本発明の実施において下層レジストとして用いられる芳
香族ビニル化合物は、好ましくは、ベンゼン、トルエン
、キシレン、エチルベンゼン、ジフェニルメタン、スチ
レン、プロピルベンゼン、安息香酸などとビニルとの重
合体であって、かがる重合体は、前記した通り、例えば
クロロメチルのような塩素を含む分子で塩素置換率に換
算して50%以上、殊に70%以上で置換されており、
かつ分子量が13000以下、特に1oooo以下であ
る。
また、かかる重合体の分子量の下限は特に限定されない
というものの、一般には、製膜性や耐熱温度等の観点か
ら、2000以上であることが好ましい。
有用な下層レジスト−形成用芳香族ビニル化合物として
は、例えば、CMS (クロロメチル化ポリスチレン)
、PC3(ポリ4−クロロスチレン)、αCMS (ポ
リα−メチルスチレン)、PVB(ポリベンジルクロラ
イド)などをあげることができる。
上記したような部分塩素化芳香族ビニル化合物は、通常
、それを下地上に塗布した後に加熱して、該下層レジス
ト上に形成されるべき層に対して不溶化するのが好まし
い。この不溶化処理のため、遠紫外線、電子ビーム、X
線、イオンビーム等の電離放射線の照射を有利に用いる
ことができる。
下層レジスト上に形成されるべきレジスト膜は、多層レ
ジストプロセスにおいて通常用いられている中間レジス
ト、上層レジストであることができる。例えば、二層レ
ジストの場合の上層レジストとしては、シリル化ポリメ
チルシルセスキオキサン(PMSS) 、クロロメチル
化ポリジフェニルシロキサン、その他をあげることがで
きる。これらの上層レジストは、電子ビーム露光に対す
る感度ばかりでなく、X線、遠紫外線、イオンビーム等
の露光に対しても感度を有し、したがって、本願明細書
では、゛電子ビーム”とは、広く電離放射線を指すこと
を理解されたい。
本発明を三層レジストに適用する場合には、中間レジス
トとして酸化珪素(SiO□)膜等を、また、上層レジ
ストとして前記二層レジストの場合と同°じものを、そ
れぞれ有利に使用することができる。
〔作 用〕 本発明によるパターン形成方法においては、下層レジス
トとして用いられる部分塩素化芳香族ビニル化合物の分
子量と塩素置換量とが重要な役割を果す。これらのファ
クターがチャージアップの ・防止等にいかに作用する
のか、その正確なメカニズムは判明していないけれども
、本発明者らの今までの研究の成果から、次のような点
にあるものと解される:塩素を置換することにより、イ
オン伝導性を持たせることができ、これによりチャージ
アンプの防止をはかることができ、また、さらに分子量
が小さくなった場合には、分子配列の乱れが押えられる
ことにより、チャージアップの防止へ作用するのではな
いかと考えられる。
〔実施例〕
クロロメチル化率及び分子量を異にする種々のCMS 
(クロロメチル化ポリスチレン)のキシレン溶液をアル
ミニウム基板上に2.0μmの厚さに塗布し、100℃
で20分間ベータした。この0MS膜に遠紫外線(Xe
 −Hg ラップ、500 W >を40秒間照射した
。引き続いて、末端ヒドロキシル基をトリメチルクロロ
シランでシリル化したシリル化ポリメチルシルセスキオ
キサン(PMSS)のn−ブチルエーテル溶液を先に形
成したCMS膜上に0.2μmの厚さに塗布し、80’
Cで20分間ベークした。目的とする二層レジストが得
られた。
次いで、得られた二層レジスト付きのアルミニウム基板
を1子ビーム露光装置に収容し、加速電圧20kV及び
露光量2 X 10−’C/cdで所定のパターンで電
子ビーム露光を行った。露光の完了後、基板をMiBK
(メチルイソブチルケトン)中に1分間浸漬して現像を
行い、さらにIPA(イソプロピルアルコール)中に3
0秒間浸漬してすすぎを行った。
次いで、上層レジスト現像後のアルミニウム基板をプラ
ズマエツチング装置(rfパワー:300W% Oz:
loosccm 、圧カニ 0.02Torr)に収容
し、残留せる上層レジスト(PMSS)のパターンをマ
スクとしてかつカーボンターゲットを用いて、酸素プラ
ズマで下層レジスト(CMS)をエツチングした。エツ
チングの結果として、上層レジストのパターンがそのま
一下層しシストに転写され、0.3μmライン&0.3
μmスペースを解像した。また、その際、各試料につい
て次表のようなチャージアップ量が測定された。なお、
チャージアンプ量は、基準パターンからのずれ(μm)
で評価した。
1        0       13000   
   2.02       15       13
000      1.33       30   
     13000      0.84     
  50       13000      0.5
5       90       13000   
   0.26        0        7
500      2.0?        30  
      7500      0.58     
  50         ?500      0.
19      100        7500  
    0.1これらの結果をもとに、チャージアップ
量に及ぼすクロロメチル化率の影響をプロットしたもの
が添付の第1図、そしてチャージアップ量に及ぼす分子
量の影響をプロットしたものが第2図である。
懇」二1111 前記例1に記載の手法を繰り返した。但し、本例の場合
、下層レジストとして、CMSO代に0FPR−800
(ノボラック系レジスト、商品名)を使用し、これを2
.0μmの厚さに塗布し、250℃で1時間にわたって
ベータした。測定されたチャージアップ量は2.4μm
であった。
〔発明の効果〕
本発明によれば、多層レジストプロセスによるパターン
形成において、チャージアップを防止し、よって、高精
度のパターンを形成することができ1、 また、低温で
の処理が可能となるので、作業性を著しく高めることが
できる。
【図面の簡単な説明】
第1図はチャージアップ量に対するクロロメチル化率の
影響を示したグラフ、そして第2図はチャージアップ量
に対する分子量の影響を示したグラフである。 第1面 チャージアップ量に対する分子量の影響焔2T21

Claims (1)

  1. 【特許請求の範囲】 1、電子ビームリソグラフィを用いた多層レジストプロ
    セスによりレジストパターンを形成する方法であって、
    下層レジストとして、芳香族ビニル化合物であって、そ
    の一部が塩素を含む分子で塩素置換率に換算して50%
    以上で置換されており、かつ分子量が13000以下で
    あるものを使用することを特徴とするパターン形成方法
    。 2、前記部分塩素化芳香族ビニル化合物をその塗布後に
    加熱して不溶化せしめる、特許請求の範囲第1項に記載
    のパターン形成方法。 3、前記部分塩素化芳香族ビニル化合物がクロロメチル
    化ポリスチレンであり、これに遠紫外線を照射して不溶
    化せしめる、特許請求の範囲第2項に記載のパターン形
    成方法。
JP62274669A 1987-10-31 1987-10-31 パターン形成方法 Pending JPH01118126A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62274669A JPH01118126A (ja) 1987-10-31 1987-10-31 パターン形成方法
DE3853906T DE3853906T2 (de) 1987-10-31 1988-10-28 Mehrschichtresistmaterial und Bildaufzeichnungsverfahren damit.
EP88310136A EP0315375B1 (en) 1987-10-31 1988-10-28 Multilayer resist material and pattern forming method using the same
US07/265,405 US4968583A (en) 1987-10-31 1988-10-31 Pattern forming method employing electron beam lithography
KR8814253A KR910009612B1 (en) 1987-10-31 1988-10-31 Patterning method using multi-layer resist subject

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62274669A JPH01118126A (ja) 1987-10-31 1987-10-31 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH01118126A true JPH01118126A (ja) 1989-05-10

Family

ID=17544908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62274669A Pending JPH01118126A (ja) 1987-10-31 1987-10-31 パターン形成方法

Country Status (5)

Country Link
US (1) US4968583A (ja)
EP (1) EP0315375B1 (ja)
JP (1) JPH01118126A (ja)
KR (1) KR910009612B1 (ja)
DE (1) DE3853906T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3903421A1 (de) * 1989-02-06 1990-08-09 Hoechst Ag Elektrisch leitfaehige resistmasse, verfahren zu ihrer herstellung und ihre verwendung
JP3001607B2 (ja) * 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
US5252430A (en) * 1989-10-25 1993-10-12 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
JPH03261953A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd 微細パターンの形成方法
JP2586692B2 (ja) * 1990-05-24 1997-03-05 松下電器産業株式会社 パターン形成材料およびパターン形成方法
DE69233232T2 (de) * 1991-02-22 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
KR940010315B1 (ko) * 1991-10-10 1994-10-22 금성 일렉트론 주식회사 반도체 소자의 미세 패턴 형성 방법
JPH05343308A (ja) * 1992-06-09 1993-12-24 Mitsubishi Electric Corp 半導体装置の製造方法
KR960015788B1 (ko) * 1993-06-15 1996-11-21 엘지반도체 주식회사 위상반전 마스크의 제조방법
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3892565B2 (ja) * 1997-02-28 2007-03-14 株式会社東芝 パターン形成方法
JP3955148B2 (ja) * 1998-04-13 2007-08-08 富士通株式会社 レジスト組成物およびパターン形成方法
US6586158B2 (en) 2001-05-25 2003-07-01 The United States Of America As Represented By The Secretary Of The Navy Anti-charging layer for beam lithography and mask fabrication
CN1290156C (zh) * 2001-08-20 2006-12-13 东京毅力科创株式会社 干式显影方法
WO2007148160A2 (en) * 2006-06-20 2007-12-27 Freescale Semiconductor, Inc. Method of multi-layer lithography
CN101622580B (zh) * 2007-02-27 2013-12-25 日产化学工业株式会社 形成电子束光刻用抗蚀剂下层膜的组合物
TWI507044B (zh) * 2008-09-24 2015-11-01 United Microelectronics Corp 產生一影像畫面增益的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL131627C (ja) * 1960-02-15
JPH0629968B2 (ja) * 1982-02-08 1994-04-20 日本電信電話株式会社 パタ−ン形成法
US4464460A (en) * 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
JPS60214532A (ja) * 1984-04-11 1985-10-26 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
EP0163538B1 (en) * 1984-05-30 1989-11-23 Fujitsu Limited Pattern-forming material and its production and use
EP0215069B1 (en) * 1985-03-07 1991-04-10 Hughes Aircraft Company Polysiloxane resist for ion beam and electron beam lithography
US4702993A (en) * 1985-11-25 1987-10-27 Rca Corporation Treatment of planarizing layer in multilayer electron beam resist
JPS6356655A (ja) * 1986-08-27 1988-03-11 Fujitsu Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
KR910009612B1 (en) 1991-11-23
EP0315375A2 (en) 1989-05-10
DE3853906T2 (de) 1995-10-12
EP0315375B1 (en) 1995-05-31
DE3853906D1 (de) 1995-07-06
US4968583A (en) 1990-11-06
EP0315375A3 (en) 1991-03-13
KR890007401A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
JPH01118126A (ja) パターン形成方法
KR930000293B1 (ko) 미세패턴형성방법
JPH02115853A (ja) 半導体装置の製造方法
JPH0722156B2 (ja) 半導体デバイスのパタ−ン形成方法
JPH01118127A (ja) パターン形成方法
JP2502564B2 (ja) レジストパタ−ンの形成方法
JP2516968B2 (ja) 二層構造電子線レジスト用平坦化材料
JPH03261953A (ja) 微細パターンの形成方法
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
JP2555657B2 (ja) 二層構造電子線レジスト用下層レジスト
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JP2549317B2 (ja) レジストパターンの形成方法
JPS6360893B2 (ja)
JPS6013432B2 (ja) Al又はAl合金パタ−ンの形成方法
JPS63181428A (ja) レジストパタ−ンの形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPH02174216A (ja) 半導体装置の製造方法
JP2738693B2 (ja) 微細パターン形成方法
JPH0511431A (ja) マスク用基板
JPS6356655A (ja) パタ−ン形成方法
JPH0318179B2 (ja)
TW457400B (en) Modified positive electron-beam resists
JPS6074521A (ja) パタ−ン形成方法
JP2697739B2 (ja) パターン形成方法
JPS62113135A (ja) レジスト組成物