JP2502564B2 - レジストパタ−ンの形成方法 - Google Patents
レジストパタ−ンの形成方法Info
- Publication number
- JP2502564B2 JP2502564B2 JP62038498A JP3849887A JP2502564B2 JP 2502564 B2 JP2502564 B2 JP 2502564B2 JP 62038498 A JP62038498 A JP 62038498A JP 3849887 A JP3849887 A JP 3849887A JP 2502564 B2 JP2502564 B2 JP 2502564B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- thin film
- polymer thin
- resist pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターン
の形成方法に関するものである。
の形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて、電子
ビーム露光がパターン形成に採用されるようになった。
また、解像度の向上および基板の凹凸の影響の軽減を意
図し、レジストを多層構造とする配慮も払われている。
さらに、多層構造レジスト膜を使用した電子ビーム露光
においては下層レジストの膜厚が大であると入射電子に
より下層レジストが帯電し、電子ビームが曲げられて描
画パターンの位置ずれが発生するため、レジスト間に導
電性を持つシリコン（Si）薄膜を配置し、下層レジスト
の帯電を防止する対策が講じられている。
ビーム露光がパターン形成に採用されるようになった。
また、解像度の向上および基板の凹凸の影響の軽減を意
図し、レジストを多層構造とする配慮も払われている。
さらに、多層構造レジスト膜を使用した電子ビーム露光
においては下層レジストの膜厚が大であると入射電子に
より下層レジストが帯電し、電子ビームが曲げられて描
画パターンの位置ずれが発生するため、レジスト間に導
電性を持つシリコン（Si）薄膜を配置し、下層レジスト
の帯電を防止する対策が講じられている。
発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に
本来は不必要である導電性のSi薄膜を形成しなければな
らず、また、Si薄膜の形成のためにプラズマCVDあるい
は蒸着などの処理を施す必要があり、これらの工程が、
塗布、熱処理工程などからなるホトレジスト工程とは異
質なものであるため工程が複雑化する問題があった。
本来は不必要である導電性のSi薄膜を形成しなければな
らず、また、Si薄膜の形成のためにプラズマCVDあるい
は蒸着などの処理を施す必要があり、これらの工程が、
塗布、熱処理工程などからなるホトレジスト工程とは異
質なものであるため工程が複雑化する問題があった。
問題点を解決するための手段 本発明は、このような問題点の排除を意図してなされ
たものであり、基板上にポリスチレンスルホン酸のアニ
オン基と正電荷を帯びた基との塩からなる高分子薄膜を
塗布する工程と、前記高分子薄膜を熱処理する工程と、
前記高分子薄膜上にレジストを形成する工程と、前記レ
ジストを熱処理する工程と、前記レジストに電子ビーム
を照射する工程と、前記レジストを現像して所定のパタ
ーンを形成し前記高分子薄膜を露出させる工程と、前記
露出した高分子薄膜をイオンエッチングする工程とから
なるレジストパターンの形成方法である。
たものであり、基板上にポリスチレンスルホン酸のアニ
オン基と正電荷を帯びた基との塩からなる高分子薄膜を
塗布する工程と、前記高分子薄膜を熱処理する工程と、
前記高分子薄膜上にレジストを形成する工程と、前記レ
ジストを熱処理する工程と、前記レジストに電子ビーム
を照射する工程と、前記レジストを現像して所定のパタ
ーンを形成し前記高分子薄膜を露出させる工程と、前記
露出した高分子薄膜をイオンエッチングする工程とから
なるレジストパターンの形成方法である。
作用 本発明のレジストパターンの形成方法によれば、Si薄
膜を用いることなく塗布による方法でレジストの帯電を
防止することが可能になる。
膜を用いることなく塗布による方法でレジストの帯電を
防止することが可能になる。
実 施 例 以下に第１図〜第３図を参照して本発明のレジストパ
ターンの形成方法について詳しく説明する。
ターンの形成方法について詳しく説明する。
第１図（ａ）〜（ｂ）は、本発明のレジストパターン
の形成方法によりレジストパターンが形成される過程を
説明する工程図であり、まず、〔第１図（ａ）〕で示す
ように、Si基板１の表面上にポリスチレンスルホン酸の
アニオン基と正電荷を帯びた基との塩からなる高分子薄
膜２、たとえば、ポリスチレンスルホン酸アンモニウム
（AmSS）薄膜２を約２μｍの厚さに塗布したのち、200
℃、30分の熱処理を施す。次いで、Si系レジスト層３、
例えば、クロロメチル化ポリジフェニールシロキサン層
を塗布により形成し、さらに、80℃、30分の熱処理を施
すことによって２層構造のレジスト膜を形成する。とこ
ろで、ポリスチレンスルホン酸アンモニウムは、導電性
を有し、しかも、水溶性である。このため、塗布前の管
理が容易であるとともに、塗布も容易である。また、帯
電することのない膜としても作用する。
の形成方法によりレジストパターンが形成される過程を
説明する工程図であり、まず、〔第１図（ａ）〕で示す
ように、Si基板１の表面上にポリスチレンスルホン酸の
アニオン基と正電荷を帯びた基との塩からなる高分子薄
膜２、たとえば、ポリスチレンスルホン酸アンモニウム
（AmSS）薄膜２を約２μｍの厚さに塗布したのち、200
℃、30分の熱処理を施す。次いで、Si系レジスト層３、
例えば、クロロメチル化ポリジフェニールシロキサン層
を塗布により形成し、さらに、80℃、30分の熱処理を施
すことによって２層構造のレジスト膜を形成する。とこ
ろで、ポリスチレンスルホン酸アンモニウムは、導電性
を有し、しかも、水溶性である。このため、塗布前の管
理が容易であるとともに、塗布も容易である。また、帯
電することのない膜としても作用する。
このようにして、２層構造のレジスト膜を形成したの
ち、露光量30μC/cm2で電子ビーム露光処理を施し、さ
らに、ジイソブチルケトン：エチルクロヘキサン＝5:1
の現像液で１分間現像することによって、第１図（ｂ）
に示すように高分子薄膜２が露出したSi系レジストのパ
ターン４を形成する。
ち、露光量30μC/cm2で電子ビーム露光処理を施し、さ
らに、ジイソブチルケトン：エチルクロヘキサン＝5:1
の現像液で１分間現像することによって、第１図（ｂ）
に示すように高分子薄膜２が露出したSi系レジストのパ
ターン４を形成する。
最後に、酸素（O2）ガスを用いた反応性イオンエッチ
ングによりポリスチレンスルホン酸アンモニウム薄膜を
エッチングして第１図（ｃ）で示す高分子薄膜パターン
５を形成する。
ングによりポリスチレンスルホン酸アンモニウム薄膜を
エッチングして第１図（ｃ）で示す高分子薄膜パターン
５を形成する。
以上の過程を経て形成されたレジストパターンでは、
±0.1μｍ（３σ）の高い重ね合わせ精度が得られた。
なお、高分子薄膜２の部分を通常のホトレジスト、例え
ば、ノボラック系ポジ形ホトレジスト膜とした場合、形
成されたレジストパターンの重ね合わせ精度は、帯電に
よる位置ずれのために、±0.7μｍ（３σ）の低い精度
であった。
±0.1μｍ（３σ）の高い重ね合わせ精度が得られた。
なお、高分子薄膜２の部分を通常のホトレジスト、例え
ば、ノボラック系ポジ形ホトレジスト膜とした場合、形
成されたレジストパターンの重ね合わせ精度は、帯電に
よる位置ずれのために、±0.7μｍ（３σ）の低い精度
であった。
ところで、上記のポリスチレンスルホン酸アンモニウ
ムは、第２図にその構造を示すように、ポリスチレンス
ルホン酸のアニオン基と正電荷を帯びた基との塩とから
なるもので、イオン伝導性を有する。また、アンモニウ
ム基は窒素と水素とから構成され、金属を含まないた
め、半導体基板を汚染するおそれがなく、半導体装置の
製造工程におけるレジストパターンの形成に特に好適で
ある。勿論、アンモニウム基以外の他の正電荷を帯びた
基を用いることもできる。
ムは、第２図にその構造を示すように、ポリスチレンス
ルホン酸のアニオン基と正電荷を帯びた基との塩とから
なるもので、イオン伝導性を有する。また、アンモニウ
ム基は窒素と水素とから構成され、金属を含まないた
め、半導体基板を汚染するおそれがなく、半導体装置の
製造工程におけるレジストパターンの形成に特に好適で
ある。勿論、アンモニウム基以外の他の正電荷を帯びた
基を用いることもできる。
第３図は、熱処理温度を変化させた場合のポリスチレ
ンスルホン酸アンモニウム膜のシート抵抗の変化とスパ
ッタ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニュウム膜のシート抵抗は、熱処理温度の上昇
につれて高くなる。しかしながら、200℃の熱処理温度
では、６×107Ω／□のシート抵抗が得られており、ス
パッタ蒸着で形成したSi膜のシート抵抗よりもわずかに
大きい程度である。したがって、電子ビーム露光時に入
射する電子を放電させるのに十分な低い抵抗値が得られ
ており、入射電子が帯電することはない。
ンスルホン酸アンモニウム膜のシート抵抗の変化とスパ
ッタ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニュウム膜のシート抵抗は、熱処理温度の上昇
につれて高くなる。しかしながら、200℃の熱処理温度
では、６×107Ω／□のシート抵抗が得られており、ス
パッタ蒸着で形成したSi膜のシート抵抗よりもわずかに
大きい程度である。したがって、電子ビーム露光時に入
射する電子を放電させるのに十分な低い抵抗値が得られ
ており、入射電子が帯電することはない。
なお、以上説明した実施例では、上層がSi系レジスト
層、下層が高分子薄膜の２層レジスト構造を例示した
が、この例に限られるものではなく、例えば、下層と上
層との間に塗布酸化膜の中間層を形成して３層構造とす
るなどの多層レジスト構造であってもよい。
層、下層が高分子薄膜の２層レジスト構造を例示した
が、この例に限られるものではなく、例えば、下層と上
層との間に塗布酸化膜の中間層を形成して３層構造とす
るなどの多層レジスト構造であってもよい。
発明の効果 以上の説明から明らかなように、本発明のレジストパ
ターンの形成方法によれば、入射電子によるレジスト膜
の帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。
ターンの形成方法によれば、入射電子によるレジスト膜
の帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。
また、高分子被膜が水溶性であるため、塗布前の管理
および塗布が容易であること、Si膜等の導電性薄膜を使
用する必要がないことなどにより、工程を簡略化する効
果が奏される。
および塗布が容易であること、Si膜等の導電性薄膜を使
用する必要がないことなどにより、工程を簡略化する効
果が奏される。
第１図（ａ）〜（ｃ）は本発明のレジストパターンの形
成方法によりレジストパターンが形成される過程を示す
図、第２図はポリスチレンスルホン酸アンモニウムの構
造を示す図、第３図は、熱処理温度を変化させた場合の
ポリスチレンスルホン酸アンモニウム膜シート抵抗の変
化とスパッタ蒸着で形成したSi膜のシート抵抗とを示し
た図である。 １……Si基板、２……高分子薄膜（ポリスチレンスルホ
ン酸アンモニウム膜）、３……Si系レジスト層（クロロ
メチル化ポリジフェニールシロキサン層）、４……Si系
レジストパターン、５……高分子薄膜パターン。
成方法によりレジストパターンが形成される過程を示す
図、第２図はポリスチレンスルホン酸アンモニウムの構
造を示す図、第３図は、熱処理温度を変化させた場合の
ポリスチレンスルホン酸アンモニウム膜シート抵抗の変
化とスパッタ蒸着で形成したSi膜のシート抵抗とを示し
た図である。 １……Si基板、２……高分子薄膜（ポリスチレンスルホ
ン酸アンモニウム膜）、３……Si系レジスト層（クロロ
メチル化ポリジフェニールシロキサン層）、４……Si系
レジストパターン、５……高分子薄膜パターン。
フロントページの続き (72)発明者 長谷川 正積 新南陽市大字富田4560番地 東洋曹達工 業株式会社内 (72)発明者 福田 三寿 新南陽市大字富田4560番地 東洋曹達工 業株式会社内 (56)参考文献 特開 昭57−96333（ＪＰ，Ａ) 特開 昭59−173742（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上にポリスチレンスルホン酸のアニオ
ン基と正電荷を帯びた基との塩からなる高分子薄膜を塗
布する工程と、前記高分子薄膜を熱処理する工程と、前
記高分子薄膜上にレジストを形成する工程と、前記レジ
ストを熱処理する工程と、前記レジストに電子ビームを
照射する工程と、前記レジストを現像して所定のパター
ンを形成し前記高分子薄膜を露出させる工程と、前記露
出した高分子薄膜をイオンエッチングする工程とからな
ることを特徴とするレジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038498A JP2502564B2 (ja) | 1987-02-20 | 1987-02-20 | レジストパタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038498A JP2502564B2 (ja) | 1987-02-20 | 1987-02-20 | レジストパタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204724A JPS63204724A (ja) | 1988-08-24 |
| JP2502564B2 true JP2502564B2 (ja) | 1996-05-29 |
Family
ID=12526927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038498A Expired - Fee Related JP2502564B2 (ja) | 1987-02-20 | 1987-02-20 | レジストパタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502564B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583986B2 (ja) * | 1988-07-19 | 1997-02-19 | 松下電子工業株式会社 | レジストパターンの形成方法 |
| JPH02103547A (ja) * | 1988-10-13 | 1990-04-16 | Fujitsu Ltd | 導電性層の形成方法 |
| JPH03139650A (ja) * | 1989-10-25 | 1991-06-13 | Matsushita Electric Ind Co Ltd | 微細パターン形成材料及びパターン形成方法 |
| JP2902727B2 (ja) * | 1990-05-30 | 1999-06-07 | 株式会社日立製作所 | 荷電粒子線照射方法及び観察方法 |
| JPH04204848A (ja) * | 1990-11-30 | 1992-07-27 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| TWI233769B (en) * | 1998-11-26 | 2005-06-01 | Kansai Paint Co Ltd | Method of forming conductive pattern |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5796333A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Production of substrate for exposure of charged beam |
| JPS589056A (ja) * | 1981-07-08 | 1983-01-19 | Sharp Corp | 感湿抵抗素子 |
| JPS59173742A (ja) * | 1983-03-22 | 1984-10-01 | Sharp Corp | 温湿度センサ− |
| JPS613146A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 静電記録体 |
| JPS613147A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 静電記録体 |
-
1987
- 1987-02-20 JP JP62038498A patent/JP2502564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204724A (ja) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| US4259369A (en) | Image hardening process | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| JPS63181428A (ja) | レジストパタ−ンの形成方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JP2610898B2 (ja) | 微細パターン形成方法 | |
| JPH01118127A (ja) | パターン形成方法 | |
| JPH0812842B2 (ja) | レジストパターンの形成方法 | |
| JPS5937494B2 (ja) | 薄膜のパタ−ン形成法 | |
| Muller et al. | Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing | |
| JP4425720B2 (ja) | パターン形成方法 | |
| JPH0748468B2 (ja) | パタ−ン形成方法 | |
| JPH0774076A (ja) | 導電性レジスト膜及び半導体装置の製造方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 | |
| JP2506800B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH04152514A (ja) | 半導体素子の製造方法 | |
| JPS61114527A (ja) | パタ−ン形成方法 | |
| JPH025408A (ja) | 半導体装置の製造方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| JP2000260775A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |