JPH025408A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既　　要〕 半導体装置の製造方法に係り、特に電子ビーム縮小転写
法を用いてパターンを形成する技術に関し、 電子ビーム縮小転写技術を利用して多層レジストを形成
する際に、チャージ・アンプや下地ふらの反射電子の悪
影響を除去して、より優れた線幅制御性を得ることを目
的とし、 半導体基板表面に形成された処理対象の薄層上に、下層
レジスト膜とその上に前記薄層に対するエッチャントに
対してマスク性を有する材料からなる中間層とその上に
上層レジスト膜を積層した多層レジスト膜を形成し、該
多層レジスト膜を電子ビーム縮小転写法でパターニング
するに際し、前記下層レジスト膜と中間層との間、また
は中間層と上層レジスト膜との間に導電性材料からなる
導電性膜を介挿し、次いで前記上層レジスト膜に電子ビ
ームを照射して所望のパターンを形成し、これをマスク
として前記中間層及び導電性膜の露出部を除去し、次い
で残留した上層レジスト膜。

中間層、導電性膜をマスクとして下層レジスト膜をパタ
ーニングすることにより、前記薄層のエツチングに対す
るマスクパターンを形成する構成とした。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係り、特に電子ビー
ム縮小転写法を用いてパターンを形成する技術に関する
。

超ＬＳＩの集積化が進むにつれて、次世代デバイスは０
．５μｍルールで設計される趨性にある。

そのためには、優れた解像力が得られる電子ビーム縮小
転写法を利用した多層レジスト形成法を用いることが必
要となる。

しかし、電子ビーム縮小転写技術にも課題点がいくつか
ある。即ち、 ■　電子ビーム照射時に中層、下層に電子がたまること
により、パターン精度２重ね合わせ精度が低下する。

■　電子ビーム照射時に下地から電子が反射することに
より、パターン精度１重ね合わせ精度が低下する。

従って、本技術を利用して多層レジストを形成するには
、上記２点を改善する必要がある。

〔従来の技術〕

電子ビーム縮小転写技術を用いて多層レジストを形成す
る際に、従来は電子のチャージアップが及ぼす線幅制御
性に対する影響はそれほど問題とされなかった。

ところが次世代デバイス等の０．５μｍルールを採用し
たデバイスを製造するためのプロセスでは、転写時の電
子チャージアップや下地からの反射により、パターン精
度１重ね合わせ精度が０．０５〜０．１μｍずれると、
プロセス管理上深刻な問題となる。第３図（ａ）、　（
ｂ）に典型的な例を示す。

先ず同図（ａｌに示すように、Ｋ点を最初に電子ビーム
を照射すると、中間層（４）及び下層レジスト膜（２）
に電子がチャージアップし、これのクーロン斥力によっ
て電子の入射行路が妨げられ、得られた露光パターン１
５は、点線で示す本来のマスクパターン１３よりΔｌだ
け広がったものとなってしまう。

また同図（ｂ）に示すように、既に露光されたパターン
１４が存在する場合には、被露光部１０にチャージアッ
プした電子１１のクーロン斥力によって、入射電子の行
路１２が一方向に曲げられ、露光パターン１５が全体に
移動してしまう場合もある。

更に入射した電子のうち、中間層４を通り抜けて下層レ
ジスト膜２中を廻り込んで行く電子が、未露光部のＬ点
にたまることによって、チャージアップがより強まり、
パターン精度を一層悪くする。

〔発明が解決しようとする課題〕

従って、電子ビーム縮小転写技術により、０．５μｍル
ール等のサブミクロンルールで設計されたデバイスパタ
ーンのよう゛な、微細パターンを描画するには線幅制御
性を向上させる必要がある。

本発明は、電子ビーム縮小転写技術を利用して多層レジ
スト膜を形成する際に、チャージ・アップや下地からの
反射電子の悪影響を除去して、より優れた線幅制御性を
得ることを目的とする。

〔課題を解決するための手段〕 第１図により本発明の詳細な説明する。

同図に見られる如く、下層レジスト膜２の上に中間層４
とその上に上層レジスト膜５を積層した多層レジスト膜
を、電子ビーム縮小転写法でパタニングするに際し、上
記下層レジスト膜２と中間層４との間、または中間層４
と上層レジスト膜５との間に導電性膜３を介挿する。

次いで上記上層レジスト膜５に電子ビームを照射して所
望のパターンを形成し、これをマスクとして中間層４及
び導電性膜３の露出部を除去し、次いで残留した上層レ
ジスト膜５．中間層４．導電性膜３をマスクとして、下
層レジスト膜２をパターニングする。

〔作　用〕

上記構成の多層レジスト膜は中間層４の上または下に導
電性膜３が接しているので、電子ビームを照射を受けて
中間層４にたまる電子は、上記導電性膜３に吸収される
。導電性膜３中では電子は局在することなく一様に分布
するので、入射電子の行路が曲げられることがなく、従
って線幅制御性が向上する。

更に一ヒ記導電性膜３を基板に対して十電位に保てば、
電子を導電性膜３に一層吸収しやすくなり、中間層４や
下層レジスト膜２のチャージアップを効果的に防止する
ことが可能となる。

更に導電性膜３の膜厚を、５ｐｕｔｔｅｒ−３ｉで１０
０Å以上、ＴｉＮでは４００人とすると、電子ビームに
て転写する時の反射防止膜として機能させることができ
る。但し導電性膜３を厚くするのは、他の製造工程に影
響があるので、導電性膜３の厚さはそれらを考慮して選
択する。

以上の如く本発明では、中間層４の上か下に導′セ性膜
３を介挿することによって電子のチャージアンプを防ぐ
ことができ、従って、パターン精度。

重ね合わせ精度を向上させることができる。

〔実　施　例〕

以下本発明の一実施例を図面により説明する。

第２図（ａｌ〜（ｅ）は上記一実施例を製造工程の順に
示す図である。

上記第２図（ａ）に示す如く、Ｓｉ基板１上に下層レジ
スト膜２を、回転塗布法により約２．０〜３．０μｍの
厚さに形成し、１５０〜３００℃の温度でベークする。

なお上述の下層レジスト膜２の厚さは、Ｓｉ基板１表面
に形成されているステップ状の段差６を考慮したもので
あって、必ずしも上記寸法に限定されるものではない。

なお、図示の符号７は処理対象の薄層を示す。

次いで同図（ｂ）に見られるように、上記下層レジスト
膜２の上に導電性膜３としてＳｉ膜或いはＴｉＮ膜を、
Ｐ　Ｖ　Ｄ　（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅ
ｐｏｓｉｔｉｏｎ）法により成長させる。なお導電性膜
としては上記のほか、ＣＶ　Ｄ　（ＣｈｅｍｉｃａｌＶ
ａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法で形成したＷ
膜やＷＳｉ、膜を用いることもできる。

この導電性膜３の上に中間層４を形成する。この中間層
４を形成するに際し、処理対象の薄層７に対して、エツ
チングの選択比を大きく取れる材質を選ぶことは既に周
知のことであり、例えば、５ｐｕｔｔｅｒ−３ｉ膜やＴ
ｉＮ膜等を用いることができる。これらの膜の厚さを、
５ｐｕｔｔｅｒ−３ｉ膜の場合は凡そ１００人、ＴｉＮ
膜の場合は約４００人とすると、後述の電子ビーム照射
時に、電子の反射防止膜として作用させることができる
。またこれらの膜の形成法は、ＰＶＤ法あるいはＣＶＤ
法を用いることができる。

次いで同図（Ｃ）に示す如く、上記中間層４の上に上層
レジスト膜５を形成する。この上層レジスト膜５及び下
層レジスＩ−ＩＩＩ　２は、ポジ型及びネガ型のいずれ
をも使用できるが、本実施例ではネガ型を用いた例を説
明する。

次いで上記上層レジスト膜５に電子ビームを照射して、
上層レジスト膜５のパターニングを行う。

その際に、導電性膜３には＋１〜＋３Ｖ、Ｓｉ基板ｌに
はＯ〜−３Ｖ程度の電圧を印加しておく。

このようにしておくと、中間層４に到達した電子は、中
間層４に接する導電性膜３に吸収されるので、中間Ｍ３
にチャージアップすることが防止される。また、導電性
膜３を上述のように厚くしておくと、これを貫通する電
子は著しく減少し、たとえ貫通しても導電性膜３の十電
位に引かれて導電性膜３に吸収されるので、この効果に
よっても中間層４および下層レジスト膜２に電子がチャ
ージアップしない。従って従来の如く中間層４にチャー
ジアップした電子のクーロン斥力により電子ビームの入
射行路が妨げられることがないので、パターン精度およ
び重ね合わせ精度が向上し、サブミクロン・ルールの微
細パターンを精度よく描画できる。

次いで同図（ｄ）に示すように、上記上層レジスト膜５
を現像した後、フレオン系ガスを用いてリアクティブイ
オンエツチングを行なって、中間層４および導電性膜３
の露出部を除去する。

なお上記中間層４と導電性膜３のエツチング方法は膜の
材質によって異なるが、線幅制御を精度よく行うために
は、異方性エツチングであることを要する。

次いで同図（１１りに示す如く、０！　（酸素）雰囲気
中で、反応圧力０．０１〜０．　ＩＴｏｒｒ、　　ＲＦ
　（高周波）パワー凡そ３００〜５００　Ｗにてリアク
ティブ・イオン・エツチングを行って、下層レジスト膜
２の不要部を除去する。

以上のようにして形成された多層レジスト膜は、本実施
例では従来のように中間層４にチャージアップした電子
のクーロン斥力による行路の乱れがないので、パターン
精度および重ね合わせ精度ともに良好である。従ってこ
の多層レジスト膜をマスクとして、その下層の処理対象
の薄層７をエツチングした際に、得られた薄層７のパタ
ーン精度も、重ね合わせ精度も良好なものとなる。

〔発明の効果〕

以上説明した如く本発明によれば、電子ビーム縮小転写
技術において、サブミクロン・ルールのパターン精度１
重ね合わせ精度を向上させることができるという効果を
有し、次世代デバイスのフォトリソグラフィープロセス
の制御に寄与する′ところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図（ａｌ〜（ｅ）は本発明の詳細な説明図、第３図
（ａ）、　（ｂ）は従来の多層レジスト膜形成法の問題
点説明図である。 図において、ｌは半導体基板（Ｓｉ基板）、２は下層レ
ジスト膜、３は導電性膜、４は中間層、５は上層レジス
ト膜、７は処理対象の薄層を示す。 手発明＾厘理説明１！ 第１図

Claims (3)

【特許請求の範囲】
1. （１）半導体基板（１）表面に形成された処理対象の薄
   層（７）上に、下層レジスト膜（２）とその上に前記薄
   層に対するエッチャントに対してマスク性を有する材料
   からなる中間層（４）とその上に上層レジスト膜（５）
   を積層した多層レジスト膜を形成し、該多層レジスト膜
   を電子ビーム縮小転写法でパターニングするに際し、 前記下層レジスト膜（２）と中間層（４）との間、また
   は中間層（４）と上層レジスト膜（５）との間に導電性
   材料からなる導電性膜（３）を介挿し、 次いで前記上層レジスト膜（５）に電子ビームを照射し
   て所望のパターンを形成し、これをマスクとして前記中
   間層（４）及び導電性膜（３）の露出部を除去し、 次いで残留した上層レジスト膜、中間層（４）及び導電
   性膜（３）をマスクとして下層レジスト膜（２）をパタ
   ーニングすることにより、前記薄層（７）のエッチング
   に対するマスクパターンを形成することを特徴とする半
   導体装置の製造方法。
2. （２）前記導電性膜（３）がシリコン、窒化チタン、タ
   ングステン、珪化シリコンのうちから選ばれた一つから
   なることを特徴とする請求項（１）記載の半導体装置の
   製造方法。
3. （３）前記多層レジスト膜に電子ビーム照射を行うに際
   して、前記半導体基板（１）の電位に対して正の電圧を
   前記導電性膜（３）に印加しておくことを特徴とする半
   導体装置の製造方法。