JPS60120526A - 微細パタン形成法 - Google Patents

微細パタン形成法

Info

Publication number
JPS60120526A
JPS60120526A JP22693683A JP22693683A JPS60120526A JP S60120526 A JPS60120526 A JP S60120526A JP 22693683 A JP22693683 A JP 22693683A JP 22693683 A JP22693683 A JP 22693683A JP S60120526 A JPS60120526 A JP S60120526A
Authority
JP
Japan
Prior art keywords
resist
thin film
layer
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22693683A
Other languages
English (en)
Inventor
Akio Sugita
彰夫 杉田
Makoto Hikita
疋田 真
Toshiaki Tamamura
敏昭 玉村
Koji Takei
武井 弘次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP22693683A priority Critical patent/JPS60120526A/ja
Publication of JPS60120526A publication Critical patent/JPS60120526A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カーボン膜をレジストとして用いて、ドライ
エツチング法により微細バタンを形成する方法に関する
〔従来技術〕
従来のドライエツチング法(よる微細バタン形成法を第
1図に基づいて説明する。すなわち第1図は、従来の単
層レジストを用いたエッチフグ法による微細バタン形成
法の工程図であり、符号1はレジスト、2は被加工基板
を意味する。
そして(a)は被加工基板上にレジストを塗布した試料
、(b)は露光、現像後のレジストバタン、(C)は被
加工基板をエツチングした後のバタンを示す。
ドライエツチング法では、被加工基板と共にレジスト自
体もエツチングされるので、エツチング前のレジストバ
タン寸法と被加工基板のバタン寸法とでは差が生じる。
このため、生じる寸法差の詳細な検討と、これを考慮し
た設計が必要であるのみならず、レジストがエツチング
される寸法以下のバタン形成はできない。このため、よ
りドライエツチング耐性の高いレジスト材料が要求され
ている。
また、光(紫外線)による露光に比べ、微細化可能な電
子線あるいはイオンビームによる露光はいずれも荷電ビ
ームであるため、LSIを始めとする素子の高性能化が
期待されるGa As、光回路に用いられる石英、ガラ
スなどの絶縁物では、チャージアップが生じるため、露
光が困難であった。このため基板表面を金属膜等でコー
ティングして露光を行うのが通常であるが、プロセス工
程が煩雑になるという問題点があった。レジスト膜を導
電性にできれば、この問題点を解決できるが、ドライエ
ツチング耐性と導電性とを合せ持つレジストを得ること
は困難なことであった。
〔発明の目的〕
本発明の目的は、ドライエツチング法によシ高精度な微
細バタンを形成することができる微細バタン形成法を提
供することにある。
〔発明の構成〕
本発明を概説すれば、木兄り」は微細バタン形成法に関
する発明であって、その第1の発明は、被加工基板上に
、酸素ガスプラズマエツチングによシエッチングできる
薄膜を下層に設け、その上層に酸素ガスプラズマエツチ
ングに耐性を有するレジスト層を設け、高エネルギー線
によりレジスト層を露光した後レジスト層を現像し、こ
のレジスト層をマスクとして用いて下層の該薄膜を酸素
ガスプラズマエツチングによシエッチンクし、この下層
薄膜をマスクとして被加工基板をドライエツチングする
ことにより構成される微細バタン形成法において、該下
層薄膜としてカーボン薄膜を用いることを特徴とする。
また第2の発明は、被加工基板上に、酸素ガスプラズマ
エツチングによりエツチングできる薄膜を下層に設け、
その上に中間ノ4として酸素ガスプラズマエツチングに
耐性を有する薄膜を設け、更にその上にレジスト層を設
け、高エネルギー線によりレジスト層を露光した後レジ
スト層を現像し、このレジスト層をマスクとして用いて
中間層の薄膜をプラズマエツチングし、更にこの中間層
薄膜をマスクとして用いて下層薄膜を酸素ガスプラズマ
エツチングし、更にこの下層薄膜をマスクとして用いて
被加工基板をドライエツチングすることによシ構成され
る微細バタン形成法において、該下層薄膜としてカーボ
ン薄膜を用いることを特徴とする。
カーボンは、プラズマCVD、光CVD、イオンビーム
スパッタリング法等でダイヤモンド状に近い著しく硬く
てち密な薄膜にすることが可能になっている。このカー
ボン薄膜はスノくツタリング耐性が高いため、各種のド
ライエツチング、特に物理的なドライエツチングを行う
際のレジストマスクとして用いると非常に有効であるこ
とが予想される。しかしながらカーボン薄膜自体にレジ
ストとしての機能を付与することは困難である。このた
め、一旦しシストを用いてバタンを描画し、これをマス
クにカーボン薄膜をバタン化することが必要であるが、
カーボン薄膜がドライエツチング耐性に優れているため
、カーボン薄膜に高#&度のパクノを形成するには厚い
レジスト膜を必要とする。他方厚いレジスト膜を使用す
るとノ(タニングの際に解像度の低下が生じるため、高
い解像度の)くタンを形成できない。
しかしながら、本発明者等は、このような硬質でち密な
カーボン7薄膜も、酸素ガスの反応性イオンエツチング
によシ比較的容易にエツチングすることができ、酸素ガ
ス反応性イオンエツチングに著しく耐性の高いレジスト
糸と組合せることにより、薄膜のレジストを用いて高解
像度のカーボン薄膜バタンか形成できることを見出した
このカーボン薄膜は、リンやボロン等のドーパ/1・を
使用することにより電気伝導度を制御できることが知ら
れている。したがって、本発明によるカーボン微細バタ
ン形成法は、従来の絶縁基板上での電子ビームやイオン
ビーム無光においても、余分の導電層を設ける必要なく
応用することができる。
以下、本発明の工程の1例を第2図に基づいて説明する
。すなわち第2図は、本発明方法の1例による5層レジ
ストを用いた微細バタン形成法の工程図である。第2図
において、符号1及び2は第1図と同義であシ、6は中
間層膜、4はカーボン膜を意味する。
工程1 被加工基板2上にイオンビームスパッタ、プラ
ズマCVD、光CVD等の方法でカーボン膜4を堆積さ
せる。
工程2 上記カーボン膜4上に蒸着又はスパッタリング
によって、中間層の非有機物膜3t−コーティングする
工程3 更に上層のレジスト1を塗布する。0)工程4
 高エネルギー線例えば紫外線、電子線、X線又はイオ
ンビームを照射しり後、現像し、レジストバタンを形成
する。(b)工程5 レジストバタンをマスクとして、
プラズマエツチングにより中間層にバタンを転写する。
(C) 工程6 レジストバタンあるいは中間層のバタンをマス
クとして、酸素ガスプラズマエッチンクニより下層のカ
ーボン薄膜バタングする。(d) 工程7 カーボン膜パタンをマスクとして、被加工基板
をドライエツチングによりパタニングする。(e) 但し、上記工程において、上層に酸素カスプラズマエッ
チング耐性を有するレジストを使用する場合には、工程
2及び5を省略することができる。
本発明は、以上のような構成、プロセスになっているの
で、下記のような各利点がある:(1) カーボン膜は
、有機物の膜としては著しく高いドライエツチング耐性
を持ち、スパッタエツチング特にAr、Neによるスパ
ッタエツチングでは、金属や半導体薄膜と比べても、最
も耐性が高い。
(2) カーボン膜は、酸素ガスによればドライエツチ
ングすることができる。
(3) カーボン薄膜は、ドーピングにより導電性を大
幅に制御することができ、高い導電性を実現することが
できる。したがって、高導電性カーボンを使用すること
により、G a A s基板あるいはガラス基板のよう
な絶縁性物に電子線又はイオンビームで露光する際に生
じるチャージアップを防止することができる。
(4) カーボンは原子番号6と小さいため、電子線露
光時の電子の後方散乱を増加させずに、高解像度の多層
レジストバタンを形成することができる。
〔実施例〕
以下、本発明方法を実施例によシ更に具体的に説明する
が、本発明はこれら実施例に限定されない。
実施例1 ガラス基板上に、イオンビームスパッタによシ02μm
厚のリンをドープしたカーホン膜(抵抗200Ω・cr
n)を堆積する。この上にシリコーン系ネガ型レジスト
(感度約80μC/cn?)を0.1μ惰厚に塗布した
。このレジストに20KVの電子線を0.3μmピッチ
で長さ0.4閣にわたって格子バタン状に照射した。ジ
イソブチルケトン−シクロヘキサン(1−1)の混合溶
媒に20秒浸して現像し、シクロヘキサン中で20秒リ
ンスすると、線幅約015μmのレジストバタンか得ら
れた。このレジストバタンをマスクとして、酸素ガスの
反応性イメンエツチング(酸素流量50 SCC:M 
、真空室圧力10ミリトル、RFパワー0. I W/
cm2)を5分行うと、線幅約0.15μmとサイドエ
ツチングのないカーボンll1Jのバタンか得られた。
このカーボン膜バタンをマスクとして、[、’F4+H
,ガスによりカラス基板をドライエツチング(ガス流量
20SCCM、真空室圧力60ミリトル、RFパワー0
、2 W/crn2)を10分行って深さ0.2μm1
幅約0.15μmのバタンを得た。
実施例2 ガラス基板上に、イオンビームスパッタによシロ。2μ
常厚のリンをドーグしたカーボン膜(抵抗200Ω・6
n)を堆積し、この上に蒸着によシフロム(Cr)をコ
ーティングする。更に、フェニルメタクリレート−ヌク
クリル酸共重合体ポジ型レジストを0.4μ情厚に塗布
し、プリベークした。このレジストに20KV の電子
線を04μmピッチ、長さ0.4 ranにわたって格
子バタン状に照射した。ジインブチルケトンとジオキサ
ン(85:15)の混合溶媒中に6分浸して現像後、ジ
イソブチルケトンで60秒リンスジ、ljl[0,2μ
mのレジスト膜くタンを得た。
このレジストバタンをマスクとして、CC1,+0、カ
スの反応性イオンエツチング(ガス流量2 0 SCC
M、 圧力 1 0 ミ リ ト ル、RF 〕く ワ
 −0.2W/cr++”)’t:5分行って、Or 
のノくタンを得た。このCr のバタンをマスクとして
、実施例1と同様にカラス基板をエツチングすると、深
さ0.2μ常、幅約0.2μmのノくタンを得た。
実施例6 Si基板上に、蒸着によシ20OA厚のCr、史に(1
,5μm厚のAu を堆積し、この上にイオンビームス
パッタによシ01μm厚のカーボン膜を堆積する。更に
、シリコーン糸ネガ型レジスト(感反約80μC/cm
” )をo、 iμm l’J−に塗布し、20 KV
の電子線を0.4μmピッチで長さ0、4 msにわた
って格子バタン状に照射した。ジインブチルケトン−シ
クロヘキサン(1+1)の混合溶媒に20秒浸し現像し
、シクロヘキサンで20秒リンスすると、線幅約0.2
μmのレジストパタンが得られた。このレジストパタン
をマスクとして、酸素ガスの反応性イオンエツチング(
ガス流量50 SCCM、真空室圧力10ミリトル、R
Fパワー0.IW/α2)を2分30秒、 Ar によ
るスパッタエツチング(ガス流量50 SCICM 、
圧力10ミリトル、RFパワー0、25 W/cm” 
)を10分、更に残ったカーボン膜を酵素ガスでアッシ
ングして、 線幅0..2μ常、厚ち05μ常の金のバ
タンを得た。
〔発明の効果〕
以上説明したように、カーボン薄膜はレジスト膜として
の耐ドライエツチング性が高いが、ra累カス反応性イ
オンエツチングによシエッチングが可能であるため、本
発明方法に従つで、耐酸素カス反応性イオンエツチング
性の高いレジスト系と組合せた多層し7スト系を用いる
ことにより高精度な微細バタン形成が可能となった。ま
たカーボン薄膜は、ドーピングに19容易に高導電性に
することができるため、本発明方法によれは、絶縁基板
上での電子ビームやイオンビーム露光を容易に行うこと
ができる利点があり、VLSIや光回路部品の作製に有
用であるという顕著な効果が奏せられる。
【図面の簡単な説明】
第1図は従来の単層レジストを用いたエツチング法によ
る微細バタン形成法の工程図、第2図は本発明方法の1
例による3層レジストを用いた微細バタン形成法の工程
図である。 1ニレジスト、2:被加工基板、3:中間層膜、4:カ
ーボン膜 特許出願人 日本電信電話公社 代理人 中 本 宏 同 井 上 昭 〜/ 第1図 似)(e) 〜2 〜2 (d)

Claims (1)

  1. 【特許請求の範囲】 1、 被加工基板上に、酸素ガスプラズマエツチングに
    よシエッチングできる薄膜を下層に設け、その上層に酸
    素ガスプラズマエツチングに耐性を有するレジスト層を
    設け、高エネルギー線によりレジスト層を露光した後レ
    ジスト層を現像し、このレジスト層をマスクトシて用−
    いて下層の該薄膜を酸素ガスプラズマエツチングにより
    エツチングし、この下層薄膜をマスクとして被加工基板
    をドライエツチングすることにより構成される微細バタ
    ン形成法において、該下層薄膜としてカーボン薄膜を用
    いることを特徴とする微細バタン形成法。 2 被加工基板上に、酸素ガスプラズマエツチングによ
    りエツチングできる薄膜を下層に設け、その上に中間層
    として酸素ガスグ2ズマエッチングに耐性を有する薄膜
    を設け、更にその上にレジスト層を設け、高エネルギー
    線によりレジスト層を露光した後レジスト層を現像し、
    このレジスト層をマスクとして用いて中間層の薄膜をプ
    ラズマエツチングし、更にこの中間層薄膜をマスクとし
    て用いて下層薄膜を酸素ガスプラズマエツチングし、更
    にこの下層薄膜をマスクとして用いて被加工基板をドラ
    イエツチングすることにより構成される微細バタン形成
    法において、該下層薄膜としてカーボン薄Mを用いるこ
    とを特徴とする微細バタン形成法。
JP22693683A 1983-12-02 1983-12-02 微細パタン形成法 Pending JPS60120526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22693683A JPS60120526A (ja) 1983-12-02 1983-12-02 微細パタン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22693683A JPS60120526A (ja) 1983-12-02 1983-12-02 微細パタン形成法

Publications (1)

Publication Number Publication Date
JPS60120526A true JPS60120526A (ja) 1985-06-28

Family

ID=16852924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22693683A Pending JPS60120526A (ja) 1983-12-02 1983-12-02 微細パタン形成法

Country Status (1)

Country Link
JP (1) JPS60120526A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376438A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd パタ−ン形成方法
US6884670B2 (en) 1993-07-16 2005-04-26 Fujitsu Limited Dry etching with reduced damage to MOS device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376438A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd パタ−ン形成方法
US6884670B2 (en) 1993-07-16 2005-04-26 Fujitsu Limited Dry etching with reduced damage to MOS device

Similar Documents

Publication Publication Date Title
JPS6037130A (ja) 薄膜のパタ−ニング方法
JPS5851412B2 (ja) 半導体装置の微細加工方法
US3772102A (en) Method of transferring a desired pattern in silicon to a substrate layer
JPS60120526A (ja) 微細パタン形成法
JPS6022340A (ja) 半導体装置の製造方法
JP3226250B2 (ja) 転写マスク
JPS63204724A (ja) レジストパタ−ンの形成方法
JPS58202526A (ja) X線露光用マスクの製造方法
JPS6237530B2 (ja)
JPS63181428A (ja) レジストパタ−ンの形成方法
JP2561511B2 (ja) マスクブランクス
JPH0469410B2 (ja)
JPH0748468B2 (ja) パタ−ン形成方法
JP2583986B2 (ja) レジストパターンの形成方法
JPH0247848B2 (ja)
JPH0258251A (ja) 半導体装置の製造方法
JPS6219053B2 (ja)
JPS5934632A (ja) X線マスクの製造方法
JPH04152514A (ja) 半導体素子の製造方法
JPS6074532A (ja) 微細パタ−ン形成方法
JPS62299033A (ja) 半導体装置の製造方法
JPS63140530A (ja) X線マスク
JPH0410211B2 (ja)
JPS61117829A (ja) コンタクト電極の形成方法
JPH0482049B2 (ja)