JPS61117829A - コンタクト電極の形成方法 - Google Patents
コンタクト電極の形成方法Info
- Publication number
- JPS61117829A JPS61117829A JP24006084A JP24006084A JPS61117829A JP S61117829 A JPS61117829 A JP S61117829A JP 24006084 A JP24006084 A JP 24006084A JP 24006084 A JP24006084 A JP 24006084A JP S61117829 A JPS61117829 A JP S61117829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposition
- deposited
- contact hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 18
- 238000007737 ion beam deposition Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 230000001133 acceleration Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- -1 molybdenum Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンタクト電極の製造方法に関するもので、
特に急峻な側面を持ち微細でアスペクト比の高いコンタ
クトホールのある基板表面に、段差被覆性の良いコンタ
クト電極を形成する方法に関するものである。
特に急峻な側面を持ち微細でアスペクト比の高いコンタ
クトホールのある基板表面に、段差被覆性の良いコンタ
クト電極を形成する方法に関するものである。
例えば、半導体装置において配線を行う場合には、表面
を保護する絶縁膜にコンタクトホールを開けて、その上
に導体膜を被着することによりなされる。最近のＬＳＩ
等におけるコンタクトホールの形成は、露光技術やドラ
イエツチング技術の進歩により、膜厚１〜２μｍの絶縁
膜に約１μｍ角程度のものが可能となっている。しかし
、そのようなコンタクトホールは側面が急峻で段差が大
きいため、従来の平行平板型のスバフタ法あるいは蒸着
法で導体膜を被着させると第２図に示すように、平坦な
表面を持つシリコン基板２０１の表面に被着された絶縁
膜２０２に形成されたコンタクトホール２０３の段差の
肩部分に多く被着された導体膜２０４自身のシャドー効
果のため段差被覆性が悪（なり、配線が切れたり薄くな
ったりし易く、ＬＳＩの製造歩留りや信頼性が著しく低
下していた。
を保護する絶縁膜にコンタクトホールを開けて、その上
に導体膜を被着することによりなされる。最近のＬＳＩ
等におけるコンタクトホールの形成は、露光技術やドラ
イエツチング技術の進歩により、膜厚１〜２μｍの絶縁
膜に約１μｍ角程度のものが可能となっている。しかし
、そのようなコンタクトホールは側面が急峻で段差が大
きいため、従来の平行平板型のスバフタ法あるいは蒸着
法で導体膜を被着させると第２図に示すように、平坦な
表面を持つシリコン基板２０１の表面に被着された絶縁
膜２０２に形成されたコンタクトホール２０３の段差の
肩部分に多く被着された導体膜２０４自身のシャドー効
果のため段差被覆性が悪（なり、配線が切れたり薄くな
ったりし易く、ＬＳＩの製造歩留りや信頼性が著しく低
下していた。
こうした欠点を防ぐため、微細なコンタクトホールの側
面をテーパー形状として傾斜を持たせ導体膜が均一に被
着するような形状が用いられるようになってきているが
、微細なコンタクトホールの側面に傾斜を持たせること
はＬＳＩの高集積化を阻害することになり、好ましい改
善法ではない。
面をテーパー形状として傾斜を持たせ導体膜が均一に被
着するような形状が用いられるようになってきているが
、微細なコンタクトホールの側面に傾斜を持たせること
はＬＳＩの高集積化を阻害することになり、好ましい改
善法ではない。
その為、急峻で高アスペクト比の溝あるいはコンタクト
ホールに対して段差被覆性の良い状態で導体膜を被着す
る方法が提案されており、そのうちの１つとしてプラネ
タリ−型の基板ホルダーを用いるスパッタ法がある。プ
ラネタリ−型のスパッタ法が平行平板型のスパッタ法に
比べて、段差被覆性の良い事は実験的に検証されている
。しかし、最近、プラネタリ−型のスパッタ法による微
細で深い溝の段差被覆性についてのシュミレーションと
実験との比較が Ａ、Ｒ，Ｎｅｕｒｅｕｔｈｅｒ氏らに
より［ＥＥＥ Ｔｒａｎｓ、ＥＤ、２７゜１４４９
（１９８０）に報告されている。その報告によれば幅２
μｍ、アスペクト比０．５の溝に対してプラネタリ−型
のスパッタ法で膜を堆積すると、シャドー効果のために
段差被覆性が極めて悪化することが述べられている。
ホールに対して段差被覆性の良い状態で導体膜を被着す
る方法が提案されており、そのうちの１つとしてプラネ
タリ−型の基板ホルダーを用いるスパッタ法がある。プ
ラネタリ−型のスパッタ法が平行平板型のスパッタ法に
比べて、段差被覆性の良い事は実験的に検証されている
。しかし、最近、プラネタリ−型のスパッタ法による微
細で深い溝の段差被覆性についてのシュミレーションと
実験との比較が Ａ、Ｒ，Ｎｅｕｒｅｕｔｈｅｒ氏らに
より［ＥＥＥ Ｔｒａｎｓ、ＥＤ、２７゜１４４９
（１９８０）に報告されている。その報告によれば幅２
μｍ、アスペクト比０．５の溝に対してプラネタリ−型
のスパッタ法で膜を堆積すると、シャドー効果のために
段差被覆性が極めて悪化することが述べられている。
本発明の目的は以上述べたごとき、従来のコンタクト電
極の形成方法の問題点に関して、特に高アスペクト比で
微細なコンタクトホールに導体膜を段差被覆性良く被着
する方法を提供することにある。
極の形成方法の問題点に関して、特に高アスペクト比で
微細なコンタクトホールに導体膜を段差被覆性良く被着
する方法を提供することにある。
本発明のコンタクト電極形成方法は、表面に被着された
絶縁膜に微細なコンタクトホールが形成された基板に対
してイオンビームデボジフション法を用いて、主に前記
絶縁膜の上部及び前記コンタクトホールの底部に被着物
が被着するデボシフジョン条件により、前記コンタクト
ホールの深さの一部を導電体で埋め込む工程と、主に前
記絶縁膜の上部および前記コンタクトホールの側面部に
被着物が被着するデボシソジョン条件により、前記コン
タクトホールの側面部に導電体を被着する工程匪を含む
ことを特徴とする。
絶縁膜に微細なコンタクトホールが形成された基板に対
してイオンビームデボジフション法を用いて、主に前記
絶縁膜の上部及び前記コンタクトホールの底部に被着物
が被着するデボシフジョン条件により、前記コンタクト
ホールの深さの一部を導電体で埋め込む工程と、主に前
記絶縁膜の上部および前記コンタクトホールの側面部に
被着物が被着するデボシソジョン条件により、前記コン
タクトホールの側面部に導電体を被着する工程匪を含む
ことを特徴とする。
本発明においては、従来イオンビームデポジッション法
において使用されていなかった大きなイオン加速電圧（
０，２〜１ｋＶ）即ち入射イオンエネルギー（０，２〜
１ｋｅＶ）の領域が使用されている。イオンビームデポ
ジッション法においては膜被着とスパッタエツチングが
同時進行していて、入射イオンエネルギーが０．２ｋ
ｅ Ｖ程度になると照射イオンの自己スパッタ効果が大
きくなり、膜の被着速度が遅くなる。例えばＷ、Ｈ，Ｈ
ａｗａｒｄ氏らによりジャーナル・オブ・アプライド・
フィツクス（Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ）誌第４０巻第７号２９１１頁〜２９１
６頁に示されているようにアルミニウムにおいては入射
イオンエネルギーが約０．５ｋ ｅ Ｖで照射イオンの
自己スパッタ率が１となり、それ以上の入射イオンエネ
ルギーを用いると実質的に被着膜のエツチングが生じて
しまう。
において使用されていなかった大きなイオン加速電圧（
０，２〜１ｋＶ）即ち入射イオンエネルギー（０，２〜
１ｋｅＶ）の領域が使用されている。イオンビームデポ
ジッション法においては膜被着とスパッタエツチングが
同時進行していて、入射イオンエネルギーが０．２ｋ
ｅ Ｖ程度になると照射イオンの自己スパッタ効果が大
きくなり、膜の被着速度が遅くなる。例えばＷ、Ｈ，Ｈ
ａｗａｒｄ氏らによりジャーナル・オブ・アプライド・
フィツクス（Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ）誌第４０巻第７号２９１１頁〜２９１
６頁に示されているようにアルミニウムにおいては入射
イオンエネルギーが約０．５ｋ ｅ Ｖで照射イオンの
自己スパッタ率が１となり、それ以上の入射イオンエネ
ルギーを用いると実質的に被着膜のエツチングが生じて
しまう。
よって、従来のイオンビームデポジッション法では、入
射イオンエネルギーが０．２〜１ｋｅＶ以上の領域は、
膜被着が極めて遅いか全く生じない実用性の低い領域と
考えられていた。しかしながら一般的に知られているよ
うに金属や半導体や絶縁体には第３図に示すようなイオ
ン入射角θに対するエツチング速度依存性があり、イオ
ンビームデポジッション法を用いて、表面に微細凹凸が
ある基板上に膜被着を行う場合には、基板表面凹凸の傾
斜面の入射イオンビームに対する角度によって、それぞ
れの傾斜面における膜のエツチング速度あるいは被着速
度が異なる。シリコン基板上の絶縁膜に高アスペクト比
で微細なコンタクトホールが形成された基板に対して、
平坦面の自己スパッタ率が０．４以下のイオンビームデ
ポジッションの場合には、コンタクトホール底部への堆
積膜の膜厚はコンタクトホール側面への堆積膜の膜厚よ
りも１０倍以上厚い。ところが平坦面の自己スパッタ率
が０．７以上の場合にはこの関係は逆になり、側面への
堆積膜の膜厚が底部への堆積膜の膜厚よりも１０倍以上
厚くなる。但し、この場合コンタクトホール底面は大き
くスパッタエツチングされ、ダメージが大きい。
射イオンエネルギーが０．２〜１ｋｅＶ以上の領域は、
膜被着が極めて遅いか全く生じない実用性の低い領域と
考えられていた。しかしながら一般的に知られているよ
うに金属や半導体や絶縁体には第３図に示すようなイオ
ン入射角θに対するエツチング速度依存性があり、イオ
ンビームデポジッション法を用いて、表面に微細凹凸が
ある基板上に膜被着を行う場合には、基板表面凹凸の傾
斜面の入射イオンビームに対する角度によって、それぞ
れの傾斜面における膜のエツチング速度あるいは被着速
度が異なる。シリコン基板上の絶縁膜に高アスペクト比
で微細なコンタクトホールが形成された基板に対して、
平坦面の自己スパッタ率が０．４以下のイオンビームデ
ポジッションの場合には、コンタクトホール底部への堆
積膜の膜厚はコンタクトホール側面への堆積膜の膜厚よ
りも１０倍以上厚い。ところが平坦面の自己スパッタ率
が０．７以上の場合にはこの関係は逆になり、側面への
堆積膜の膜厚が底部への堆積膜の膜厚よりも１０倍以上
厚くなる。但し、この場合コンタクトホール底面は大き
くスパッタエツチングされ、ダメージが大きい。
以上の実験事実から、表面に被着された絶縁膜に高アス
ペクト比で微細なコンタクトホールが形成された基板に
対してイオンビームデボジソション法を用いて膜堆積を
行う場合、デボシソジョン条件を適当に調節し、コンタ
クトホール底面の膜堆積と側面の膜堆積とを別々に行う
ことにより段差被覆性の良い膜堆積が可能になる。しか
しながら、平坦面の自己スパッタ率が０．７以上のデボ
シソジョン条件ではスパッタエツチングによるダメージ
が生じるので、膜堆積の初期においては、下地シリコン
基板にダメージの生じないデボシソジョン条件を用いる
ことが必要である。
ペクト比で微細なコンタクトホールが形成された基板に
対してイオンビームデボジソション法を用いて膜堆積を
行う場合、デボシソジョン条件を適当に調節し、コンタ
クトホール底面の膜堆積と側面の膜堆積とを別々に行う
ことにより段差被覆性の良い膜堆積が可能になる。しか
しながら、平坦面の自己スパッタ率が０．７以上のデボ
シソジョン条件ではスパッタエツチングによるダメージ
が生じるので、膜堆積の初期においては、下地シリコン
基板にダメージの生じないデボシソジョン条件を用いる
ことが必要である。
本発明の実施例について図面を参照して詳細に説明する
。第１図（ａ）〜（Ｃ）は一実施例を工程を追って順次
示した模式的断面図である。第１図（ａ）は平坦な表面
を持つシリコン基板１０１上にシリコン酸化膜１０２を
約２μｍの厚さにＣＶＤ法で被着した後、通常のフォト
レジスト工程とドライエツチング工程を経て直径１．５
μｍのコンタクトホール１０３を形成した状態を示す０
次いで第１図（ｂ）に示すように、イオンビームデボジ
フション法によりアルミニウム膜が主にコンタクトホー
ル１０３の底面とＣＶＤシリコン酸化膜１０２の水平面
上に堆積し、かつシリコン基板１０１にダメージを生じ
ないデボジンジョン条件（イオン加速電圧：５０Ｖ）で
アルミニウム膜１０４を、後にイオン加速電圧を上げた
時、下地シリコン基板１０１においてダメージを生じな
い厚さく約０．３μｍ）だけ被着する０次いで第１図（
Ｃ）に示すごとく、主にコンタクトホール１０３の側面
とＣＶＤシリコン酸化膜１０２上の水平面にアルミニウ
ム膜が被着するようなデボシソジョン条件（イオン加速
電圧： ０．４ｋＶ）１？７／ｌ／ミニウムＩ’ｊ！
１０４をコンタクトホール１０３の側面に約０．５μｍ
被着する。この条件ではコンタクトホール内には約０．
５μｍのアルミニウム膜が段差被覆性良く被着し、かつ
またコンタクトホール外の平坦面には約０．８μｍのア
ルミニウム膜が被着する。この結果、高アスペクト比（
〉１）で微細なコンタクトホールを有するシリコン酸化
膜上にもアルミニウム膜は、極めて段差被覆性良く堆積
される。
。第１図（ａ）〜（Ｃ）は一実施例を工程を追って順次
示した模式的断面図である。第１図（ａ）は平坦な表面
を持つシリコン基板１０１上にシリコン酸化膜１０２を
約２μｍの厚さにＣＶＤ法で被着した後、通常のフォト
レジスト工程とドライエツチング工程を経て直径１．５
μｍのコンタクトホール１０３を形成した状態を示す０
次いで第１図（ｂ）に示すように、イオンビームデボジ
フション法によりアルミニウム膜が主にコンタクトホー
ル１０３の底面とＣＶＤシリコン酸化膜１０２の水平面
上に堆積し、かつシリコン基板１０１にダメージを生じ
ないデボジンジョン条件（イオン加速電圧：５０Ｖ）で
アルミニウム膜１０４を、後にイオン加速電圧を上げた
時、下地シリコン基板１０１においてダメージを生じな
い厚さく約０．３μｍ）だけ被着する０次いで第１図（
Ｃ）に示すごとく、主にコンタクトホール１０３の側面
とＣＶＤシリコン酸化膜１０２上の水平面にアルミニウ
ム膜が被着するようなデボシソジョン条件（イオン加速
電圧： ０．４ｋＶ）１？７／ｌ／ミニウムＩ’ｊ！
１０４をコンタクトホール１０３の側面に約０．５μｍ
被着する。この条件ではコンタクトホール内には約０．
５μｍのアルミニウム膜が段差被覆性良く被着し、かつ
またコンタクトホール外の平坦面には約０．８μｍのア
ルミニウム膜が被着する。この結果、高アスペクト比（
〉１）で微細なコンタクトホールを有するシリコン酸化
膜上にもアルミニウム膜は、極めて段差被覆性良く堆積
される。
以上の実施例においてはアルミニウム膜を被着したが何
もこれに限る必要はなく、モリブデン等の他の金属、不
純物をドープした多結晶シリコン、シリサイド等の合金
も用いることができる。
もこれに限る必要はなく、モリブデン等の他の金属、不
純物をドープした多結晶シリコン、シリサイド等の合金
も用いることができる。
〔発明の効果〕
以上説明したごとく、本発明によれば、急峻な側面を持
ち高アスペクト比で微細なコンタクトホールにおいても
、シャドー効果を生じることな（膜を段差被覆性良く堆
積できる。その結果、２〜３層の多層配線構造において
配線の段切れや接触不良等を回避でき、それをＬＳＩに
使用した場合、信頼性、歩留りを飛躍的に向上すること
ができる。
ち高アスペクト比で微細なコンタクトホールにおいても
、シャドー効果を生じることな（膜を段差被覆性良く堆
積できる。その結果、２〜３層の多層配線構造において
配線の段切れや接触不良等を回避でき、それをＬＳＩに
使用した場合、信頼性、歩留りを飛躍的に向上すること
ができる。
第１図（ａ）〜（ｃ）は、本発明の方法の一実施例を説
明するための模式的断面図、 第２図は、従来の平行平板型のスパッタ法による膜堆積
の例を示した模式的断面図、 第３図は、金属や半導体や絶縁体におけるイオン入射角
に対するエツチング速度依存性の定性的関係を示す図で
ある。 １０１ ・・・・・シリコン基板 １０２ ・・・・・シリコン酸化膜 １０３ ・・・・・コンタクトホール１０４ ・・
・・・アルミニウム膜 第１図 （α） （ｂ） （０）ｔ（５：） 第２図 第３図 イ／Ｔ／入鼾肉θ 丁
明するための模式的断面図、 第２図は、従来の平行平板型のスパッタ法による膜堆積
の例を示した模式的断面図、 第３図は、金属や半導体や絶縁体におけるイオン入射角
に対するエツチング速度依存性の定性的関係を示す図で
ある。 １０１ ・・・・・シリコン基板 １０２ ・・・・・シリコン酸化膜 １０３ ・・・・・コンタクトホール１０４ ・・
・・・アルミニウム膜 第１図 （α） （ｂ） （０）ｔ（５：） 第２図 第３図 イ／Ｔ／入鼾肉θ 丁
Claims (1)
- （１）表面に被着された絶縁膜に微細なコンタクトホー
ルが形成された基板に対してイオンビームデポジッショ
ン法を用いて、主に前記絶縁膜の上部及び前記コンタク
トホールの底部に被着物が被着するデポジッション条件
により、前記コンタクトホールの深さの一部を導電体で
埋め込む工程と、主に前記絶縁膜の上部および前記コン
タクトホールの側面部に被着物が被着するデポジッショ
ン条件により、前記コンタクトホールの側面部に導電体
を被着する工程とを含むことを特徴とするコンタクト電
極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24006084A JPS61117829A (ja) | 1984-11-14 | 1984-11-14 | コンタクト電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24006084A JPS61117829A (ja) | 1984-11-14 | 1984-11-14 | コンタクト電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117829A true JPS61117829A (ja) | 1986-06-05 |
Family
ID=17053883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24006084A Pending JPS61117829A (ja) | 1984-11-14 | 1984-11-14 | コンタクト電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0262830A2 (en) * | 1986-10-03 | 1988-04-06 | THORN EMI plc | Method of ensuring contact in a deposited layer |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
-
1984
- 1984-11-14 JP JP24006084A patent/JPS61117829A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0262830A2 (en) * | 1986-10-03 | 1988-04-06 | THORN EMI plc | Method of ensuring contact in a deposited layer |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727984B2 (ja) | 半導体装置の製造方法 | |
| JPH0580140B2 (ja) | ||
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPS61117829A (ja) | コンタクト電極の形成方法 | |
| KR100200499B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| JPS62199033A (ja) | 薄膜形成方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPS61172327A (ja) | 導体膜の堆積方法 | |
| JPH0552057B2 (ja) | ||
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JP3694803B2 (ja) | 半導体装置のチタニウム膜の形成方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPS61120417A (ja) | コンタクト電極の形成方法 | |
| JPS5932151A (ja) | 半導体装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPS6130053A (ja) | 段差の被覆方法 | |
| JPH02271634A (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPS61179532A (ja) | コンタクト電極の形成方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH0569294B2 (ja) | ||
| JPS63186446A (ja) | アルミニウム系配線薄膜の形成方法 | |
| JPS63307271A (ja) | スパッタ装置 |