JPS61114527A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS61114527A
JPS61114527A JP23492084A JP23492084A JPS61114527A JP S61114527 A JPS61114527 A JP S61114527A JP 23492084 A JP23492084 A JP 23492084A JP 23492084 A JP23492084 A JP 23492084A JP S61114527 A JPS61114527 A JP S61114527A
Authority
JP
Japan
Prior art keywords
substrate
pattern
pattern forming
resin
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23492084A
Other languages
English (en)
Inventor
Takashi Nishida
西田 高
Shinji Okazaki
信次 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23492084A priority Critical patent/JPS61114527A/ja
Publication of JPS61114527A publication Critical patent/JPS61114527A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置などの電子回路部品の製造に有用な
パターン形成方法に係り、電子線描画法等の荷電ビーム
を用いた図形転写に特に好適なパターン形成方法に関す
る。
〔発明の背景〕
従来、電子線描画等の荷電ビームを用いたパターン形成
法では、基板が絶縁性または基板上に厚い絶縁膜が存在
する場合、電子または荷電粒子が捕えられたシ、二次電
子を放出することにより、いわゆるチャージアップと呼
ばれる現象が起とシこの電荷の形成する電界が荷電ビー
ムに影響を与え、正確なパターン転写ができないという
欠点があった。この檻のチャージアップによる問題は1
970年のJ、 J、 A、 P、誌9巻 1187頁
から1188頁に示されているが、この文献で示されて
いるような炭素の膜を表面に塗布するという方法はLS
IやVL8Iプロセスに導入することは塗布膜の欠陥密
度、厚さの制御性等から難かしい。
〔発明の目的〕
本発明の目的は前記した電荷の蓄積による絶縁性基板あ
るいは厚い絶縁性の膜の被着した基板上でもチャージア
ップを誘起することなく、正確なパターン転写が可能な
パターン形成方法を提供することにある。
〔発明の概要〕
チャージアップを防止するためには蓄積される電荷が逃
がれる導電路を形成すれば良い。しかし一般に電子線等
の荷電ビームに感応する樹脂は高分子化合物であり導電
性は極めて低い。ところでポリイミド系樹脂をはじめと
する耐熱性高分子樹脂は、その優れた平坦化性、耐熱性
、絶縁性に着目され多層配線構造の絶縁膜として利用さ
れている。この耐熱性樹脂もやはシ絶縁膜として利用さ
れるように導電性は極めて低い。しかしこれらの高分子
樹脂の主成分は炭素および水素でアシ、これVC1!!
素、窒素等が含まれている。これらの樹脂をいわゆる蒸
し焼きにすることによって炭化することができ、この炭
化した樹脂は導電性を示す。
−万年活性ガスプラズマで樹脂の表面を処理すると、炭
素が異常に多い層が表面に形成され、この層は導電性を
示し、先に述べた蓄積される電荷の逃げる経路となるこ
とがわかった。プラズマ処理する樹脂としては、荷電粒
子感応性樹脂を用いることも可能であるが、荷電ビーム
照射後の現像処理の際に表面導電層が障害になったり、
プラズマ処理中の温度上昇により感度低下の起こること
もあり、下の絶縁膜として使用する高分子樹脂を処理す
る方がよシ望ましい。
〔発明の実施例〕
以下本発明の詳細な説明する。
実施例1 83基板(101)上に厚さ4μmのポリイミドイソイ
ンドロキナゾリン樹脂(以下PIIと略記する)層(1
02)を形成する(第1図(a))。
この基板をアルゴンプラズマ中でスパッタエッチ処理し
表面を改質させる(同図(b) )。このときのAr圧
は5mtOrr、高周波電力は2 W / cm ”、
時間は7分間である。つぎに電子線レジストとしてポリ
メチルメタアクリレート樹脂(以下PMMAと略記)層
(104)を1μmの厚さに形成する(同図(C))。
つぎに電子線描画装置内で10keV。
100μC/cm”の照射量でパターンを描画する。
ついで現像処理としてメチルイソブチルケトンとイソプ
ロパツールの混液に浸し、電子線描画部分のPMMAを
除去する(同図(f))。本法によシ、従来は不可能で
あった厚い絶縁膜上でのパターン形成が可能となった。
実施例2 ガドリニウムガリウムガーネット基板(201)上に厚
さ0.8μmのポリイミド樹脂(以下PIと略記)層(
202)を形成L Z 5 kV 40 a A10n
”のアルゴンイオンビームで2分間処理した後、いわゆ
る塗布性ガラス層(204)を0.1μmの厚さに形成
した(第2図(a))。その後実施例1と同様にPMM
A (205)を塗布し、描画、現像を行ないパターン
を形成した同図(b)。本法によシ従来不可能であった
絶縁性基板上でのパターン形成が可能となった。
実施例3 島状の8i層(302)を有するサファイア基板(30
1)上に2μmのPII層(303)を形成し、l m
 torr 4W/crrI”のアルゴンプラズマ中で
1分間スパッタエッチ処理した後、0.2μmの5i0
1膜(305)を被着した(第3図(a))。ついで実
施例1と同様にPMMA (306)を塗布し、描画、
現像を行ないパターンを形成した(第3図(b))。
実施例4 Si基板(401)上に2μmの8iCh膜(402)
を形成し、更にその上にフェノールノボラック系の樹脂
層(403)を2μmの厚さに形成し200Cでベーク
した後1 kV 80μA/cm”のアルゴンビームで
2分間表面処理した(第4図(a))。その後塗布性ガ
ラス層(405)を0.2μmの厚さに形成した(同図
伽))。ついで以下同様にPMMA層(406)の形成
、描画、現像を行ないパターンを形成した。
眉間絶縁膜として使用する際に表面の導電層か障害とな
る場合は、この部分を醗素プラズマなどで除去しておけ
はよい。
〔発明の効果〕
本発明に依れば、従来困難であった厚い絶縁性樹脂上、
あるいは絶縁性基板上のパターン転写を行なうに荷電ビ
ームを用いる場合、電荷を逃がすことができるのでチャ
ージアップが防止でき微細パターンの形成に極めて有利
でおる。
【図面の簡単な説明】
第1図、第2図、第3図および第4図はそれぞれ本発明
の異なる実施例を説明するための図である。 101・・・3i基板、102・・・PII層、103
・・・改質層、104・・・PMMA、105・・・描
画部、106・・・開孔部、201・・・GGG基板、
202・・・PI層、203・・・改質層、204・・
・80G。 205・・・PMMA、  206・・・開孔部、30
1・・・サファイア基板、302・・・島状3i、30
3・・・PII。

Claims (1)

  1. 【特許請求の範囲】 1、基板上に形成された高分子樹脂層に不活性ガスイオ
    ンを照射する工程と、該基板上に電子線等の荷電ビーム
    に感応する性質を有する樹脂層を形成する工程と、上記
    樹脂層に電子線等の荷電ビームを照射する工程と、荷電
    ビーム上記樹脂層を現像する工程を含むことを特徴とす
    るパターン形成方法。 2、上記高分子樹脂層がポリイミド系の高分子樹脂であ
    ることを特徴とする特許請求の範囲第1項記載のパター
    ン形成方法。 3、上記ポリイミド系の高分子樹脂がポリイミドイソイ
    ンドロキナゾリンジオン樹脂であることを特徴とする特
    許請求の範囲第2項記載のパターン形成方法。 4、上記不活性ガスがArであることを特徴とする特許
    請求の範囲第1項、第2項もしくは第3項記載のパター
    ン形成方法。 5、上記基板が半導体基板であることを特徴とする特許
    請求の範囲第1項、第2項、第3項もしくは第4項記載
    のパターン形成方法。 6、上記半導体基板がSiであることを特徴とする特許
    請求の範囲第5項記載のパターン形成方法。 7、上記基板が表面の少なくとも一部分に半導体膜を有
    する絶縁物基板であることを特徴とする特許請求の範囲
    第1項、第2項、第3項もしくは第4項記載のパターン
    形成方法。 8、上記基板がガドリニウムガリウムガーネット基板で
    あることを特徴とする特許請求の範囲第1項、第2項、
    第3項もしくは第4項記載のパターン形成方法。
JP23492084A 1984-11-09 1984-11-09 パタ−ン形成方法 Pending JPS61114527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23492084A JPS61114527A (ja) 1984-11-09 1984-11-09 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23492084A JPS61114527A (ja) 1984-11-09 1984-11-09 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61114527A true JPS61114527A (ja) 1986-06-02

Family

ID=16978352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23492084A Pending JPS61114527A (ja) 1984-11-09 1984-11-09 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61114527A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218021A (ja) * 1988-02-26 1989-08-31 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JPH0463929A (ja) * 1990-07-03 1992-02-28 Kokusan Denki Co Ltd 燃料噴射装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218021A (ja) * 1988-02-26 1989-08-31 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JPH0463929A (ja) * 1990-07-03 1992-02-28 Kokusan Denki Co Ltd 燃料噴射装置

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
EP0165055B1 (en) Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge
JP3365320B2 (ja) レジストの処理方法
JPS61114527A (ja) パタ−ン形成方法
JPH0143451B2 (ja)
JPS5821808B2 (ja) 磁気バブルドメイン装置の製造方法
JPS63244844A (ja) イメージ形成方法
JP2502564B2 (ja) レジストパタ−ンの形成方法
US5186788A (en) Fine pattern forming method
US4647523A (en) Production of a resist image
JPS6053023A (ja) パタ−ン形成方法
JPH0442920A (ja) イオン注入法
JPS6376438A (ja) パタ−ン形成方法
JPS6360893B2 (ja)
JPH01118127A (ja) パターン形成方法
JPH1022270A (ja) 半導体装置の製造方法
JP2610898B2 (ja) 微細パターン形成方法
JPH01283825A (ja) ポジ型フォトレジスト
JPH02174216A (ja) 半導体装置の製造方法
JPH0229653A (ja) レジストパターンの形成方法
KR0177587B1 (ko) 반도체 소자의 미세패턴 형성방법
JPH0762228B2 (ja) 電子線レジスト及びその製造方法
JPS63278333A (ja) パタ−ン形成方法
JPH0774076A (ja) 導電性レジスト膜及び半導体装置の製造方法
JPS59155149A (ja) 集積回路装置の製造方法