JPS6053023A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS6053023A JPS6053023A JP58160356A JP16035683A JPS6053023A JP S6053023 A JPS6053023 A JP S6053023A JP 58160356 A JP58160356 A JP 58160356A JP 16035683 A JP16035683 A JP 16035683A JP S6053023 A JPS6053023 A JP S6053023A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- electron beam
- pmma
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のイリ用分野〕
本発明は牛得体装置などの製造に有用なパターン形成方
法に係り、特に電子線描画法等の荷電ビームを用いた図
形転写に好適なパターン形成法に関すの。
法に係り、特に電子線描画法等の荷電ビームを用いた図
形転写に好適なパターン形成法に関すの。
し発明の背足〕
匝米の電子線描画等の荷電ビーム會用いたパターン形Ｉ
Ｊ７．法では、基板が杷縁性又（ｌ−１，基板上に厚い
絶縁性の膜がある場合、電子又は荷電板子が、該絶縁性
の膜中に抽えられ、いわゆるチャージアップと呼ばれる
現象が起り、この電荷の形成する電界が電子又は荷電粒
子の軌道を曲げるため、正確なパターンの転写ができな
いという欠点があった。
Ｊ７．法では、基板が杷縁性又（ｌ−１，基板上に厚い
絶縁性の膜がある場合、電子又は荷電板子が、該絶縁性
の膜中に抽えられ、いわゆるチャージアップと呼ばれる
現象が起り、この電荷の形成する電界が電子又は荷電粒
子の軌道を曲げるため、正確なパターンの転写ができな
いという欠点があった。
本発明の目的は前記した′電荷の缶績を防ぎ、絶縁性の
Ｅ：坂又は厚い絶＃、性の膜の破着した基板上でもチャ
ージアンプが起ることなく、正確なパターン転写が可能
なパターン形成方法を提供することにある。
Ｅ：坂又は厚い絶＃、性の膜の破着した基板上でもチャ
ージアンプが起ることなく、正確なパターン転写が可能
なパターン形成方法を提供することにある。
′電子又は荷′社粒子ケ畜槓させないためにはこれ等の
電荷が逃げる経路全形成すれはよい。しかし一般に電子
線等に感応する樹脂は、−６分子化合吻であり４屯性は
極のて低い。しかしこれ等の樹脂の主成分は炭素と水系
および酸素である。従って水系および酸素を除去し炭素
たけ葡残ずことによりこれ等のＩｆ！脂に纏゛亀荘ケ持
たせることができる。
電荷が逃げる経路全形成すれはよい。しかし一般に電子
線等に感応する樹脂は、−６分子化合吻であり４屯性は
極のて低い。しかしこれ等の樹脂の主成分は炭素と水系
および酸素である。従って水系および酸素を除去し炭素
たけ葡残ずことによりこれ等のＩｆ！脂に纏゛亀荘ケ持
たせることができる。
−万年活性カスのプラズマ中で樹脂の表面を処理すると
、炭素が異常に多い層か表面に形成さ′ｉ上る。
、炭素が異常に多い層か表面に形成さ′ｉ上る。
この層は導電性があり先に述べた８：績をれた′［Ｌ６
仔の逃げる経路となる。
仔の逃げる経路となる。
以下本発明の詳細な説明する。
実施例１
３ｉ基根１上に厚で２μｍの５ｉＯｚ膜２を形成する（
第１図（ａ））。ついで電子線ポジ型レジストＰＭＭＡ
（ポリメチルメタアクリレイト）全１μｍ被着する（同
図（ｂ））。ＰＭＭＡの表面を０．００５Ｔｏｒｒ ５
００Ｗのアルゴンプラズマ中で５分スノくツタ処理し表
面層を改質させる（同図（Ｃ） ｌ 、つぎに′：ｔｉ
：ｆｉ描画装置内で１０ ＫｅＶ １’−００Ａｔ
Ｃ／ｃｎｒ２の照射量でパターンを描画する。ついで０
．１Ｔｏｒｒ１００Ｗの酸素プラズマ中で２分処理して
表面改質層全除去する。次いでメチルイソブチルケトン
とイングロビルアルコールの混液に浸し、電子線描画部
分のＰＭＭＡｅ除去する。不法により従来では不可１１
ヒであった絶縁性基板上のノ（ターン形成が可能になっ
た。
第１図（ａ））。ついで電子線ポジ型レジストＰＭＭＡ
（ポリメチルメタアクリレイト）全１μｍ被着する（同
図（ｂ））。ＰＭＭＡの表面を０．００５Ｔｏｒｒ ５
００Ｗのアルゴンプラズマ中で５分スノくツタ処理し表
面層を改質させる（同図（Ｃ） ｌ 、つぎに′：ｔｉ
：ｆｉ描画装置内で１０ ＫｅＶ １’−００Ａｔ
Ｃ／ｃｎｒ２の照射量でパターンを描画する。ついで０
．１Ｔｏｒｒ１００Ｗの酸素プラズマ中で２分処理して
表面改質層全除去する。次いでメチルイソブチルケトン
とイングロビルアルコールの混液に浸し、電子線描画部
分のＰＭＭＡｅ除去する。不法により従来では不可１１
ヒであった絶縁性基板上のノ（ターン形成が可能になっ
た。
実施例２
実施例１においてレジストの膜厚？０．５μｍとし２．
５ ＫＶ ４０μＡ／Ｃｒｎ２のアルゴンイオンビーム
で２分間表面処理した後再びレジストを被着し、レジス
トの中間に導電性Ｓを設け、以下、同様にしてパターン
を形成した。
５ ＫＶ ４０μＡ／Ｃｒｎ２のアルゴンイオンビーム
で２分間表面処理した後再びレジストを被着し、レジス
トの中間に導電性Ｓを設け、以下、同様にしてパターン
を形成した。
実施例３
実施例２で形成した膜の表面をでらに表面処理した膜を
用いてパターン形成した。
用いてパターン形成した。
本発明によれば従来絶縁性と考えられていた荷電粒子感
応性樹脂の表面層を導電性に変えることができるので、
厚い絶縁膜等の上のパターン転写し荷電ビームを用いる
場合、電荷を逃がすことができるのでチャージアップが
防止でき微細パターンの形成に極めて有効である。
応性樹脂の表面層を導電性に変えることができるので、
厚い絶縁膜等の上のパターン転写し荷電ビームを用いる
場合、電荷を逃がすことができるのでチャージアップが
防止でき微細パターンの形成に極めて有効である。
第１図は本発明の一実施例を説明するための工程図、第
２図および第３図はそれぞｎ本発明の異なる実施例を説
明するための断面図である。
２図および第３図はそれぞｎ本発明の異なる実施例を説
明するための断面図である。
Claims (1)
- １、半導体基板上に電子線等の荷電ビームに感応する性
質を有する樹脂層全形成する工程、該樹脂）−の表面を
不活性ガスのプラズマもしくは不活性ガスイオンビーム
にさらす工程、電子線等の荷電ビームを照射する工程、
該樹脂層の次面を酸素プラズマ中にさらす工程、該樹脂
層を現像する工程とからなることに０Ｍとするパターン
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160356A JPS6053023A (ja) | 1983-09-02 | 1983-09-02 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160356A JPS6053023A (ja) | 1983-09-02 | 1983-09-02 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053023A true JPS6053023A (ja) | 1985-03-26 |
Family
ID=15713200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58160356A Pending JPS6053023A (ja) | 1983-09-02 | 1983-09-02 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053023A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810617A (en) * | 1985-11-25 | 1989-03-07 | General Electric Company | Treatment of planarizing layer in multilayer electron beam resist |
| JPH01111324A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH01218021A (ja) * | 1988-02-26 | 1989-08-31 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
-
1983
- 1983-09-02 JP JP58160356A patent/JPS6053023A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810617A (en) * | 1985-11-25 | 1989-03-07 | General Electric Company | Treatment of planarizing layer in multilayer electron beam resist |
| JPH01111324A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH01218021A (ja) * | 1988-02-26 | 1989-08-31 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360891B2 (ja) | ||
| JPS6197930A (ja) | 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ | |
| EP0021719A2 (en) | Method for producing negative resist images, and resist images | |
| JPS6053023A (ja) | パタ−ン形成方法 | |
| US4405707A (en) | Method of producing relief structures for integrated semiconductor circuits | |
| JP3365320B2 (ja) | レジストの処理方法 | |
| JPS58124230A (ja) | 微細パタ−ン形成方法 | |
| JPS63244844A (ja) | イメージ形成方法 | |
| US4508813A (en) | Method for producing negative resist images | |
| JPS61114527A (ja) | パタ−ン形成方法 | |
| JPS6376438A (ja) | パタ−ン形成方法 | |
| JPH0241740B2 (ja) | ||
| JPS58116532A (ja) | パタ−ン形成方法 | |
| US4647523A (en) | Production of a resist image | |
| JPH0442920A (ja) | イオン注入法 | |
| JP3034259B2 (ja) | 有機化合物膜の除去方法 | |
| JPH0150894B2 (ja) | ||
| JPH04341555A (ja) | 蒸着により選択的に被覆された構造体の製造方法 | |
| JPH0762228B2 (ja) | 電子線レジスト及びその製造方法 | |
| JPS6360898B2 (ja) | ||
| JP2610898B2 (ja) | 微細パターン形成方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPH0475324A (ja) | レジスト膜の除去法 | |
| JPS58210621A (ja) | レジスト膜形成方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 |