JPS6197930A - 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ - Google Patents

重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ

Info

Publication number
JPS6197930A
JPS6197930A JP60157150A JP15715085A JPS6197930A JP S6197930 A JPS6197930 A JP S6197930A JP 60157150 A JP60157150 A JP 60157150A JP 15715085 A JP15715085 A JP 15715085A JP S6197930 A JPS6197930 A JP S6197930A
Authority
JP
Japan
Prior art keywords
layer
radiation
polymerizable oligomer
polymerizable
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60157150A
Other languages
English (en)
Other versions
JPH031826B2 (ja
Inventor
コンスタンス・ジヨーン・アラプス
ジヨージ・チヨーンニユ
スチーブン・エム・カンデツケ
マーク・アンソニー・タカクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6197930A publication Critical patent/JPS6197930A/ja
Publication of JPH031826B2 publication Critical patent/JPH031826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067—Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071—Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、重合可能なオリゴマを用いたパターン状重合
体誘電体層の形成方法、及び上記重合可能なオリゴマに
係る。 Ｂ、開示の概要 成る特定の群の重合可能なオリゴマの感光性は、放射に
よｐ誘起される重合を可能にする。従って、上記感光性
は、それらの重合可能なオリゴマがフオ、トレジストと
して用いられることを可能にし、それらのオリゴマが半
導体素子に分離のための層及び溝を形成するために用い
られるとき、その場での硬化を容易にする。更に、上記
感光性は、それらの重合可能なオリゴマが半導体構造体
及び集積回路構成素子の形成に於て用いられるとき、よ
り簡単な平坦化方法の使用を可能にする。それらの重合
可能なオリゴマは、Ｎ−置換されたアミック・アノラド
、アミツク・エステル、イソイミド、及びイミドの重合
体、並びにそれらの混合物より成る群から選択され、ビ
ニル又はアセチレンの末端基を有している。上記重合可
能なオリゴマを用いて、パターン状重合体誘電体層が形
成される。 Ｃ１従来技術 従来、ポリイミドは、半導体技術分野に於て、電子的構
成素子に於ける絶縁材料又は表面安定化材料として、広
く用いられている。例えば、米国特許第３７００４９７
号、第５８４６１６６号、第５４８６９５４号、第５５
１５５８５号、第６９８５５９７号、及び第４３６７１
１９号の明細書は、ポリイミド、ポリイミド−ポリアミ
　ド、又は同種の材料の使用について開示している。 高密度の電子的構成素子は、誘電体分離された半導体素
子の開発を必要とした。能動素子及び受動素子の間の分
離は、導体材料及び半導体材料の構造体領域内に誘電体
のポケット又は溝を用いて行われている。そのような構
造体については、例えば、米国特許第５７６６４”、８
号、第３７９６６１６号、第、５９６１３５５号、第５
９８５５９７号、第４１６０９９１号、及び第４３３５
７９４号の明細書に於て記載されている。ポリイミドは
、半導体構造体の溝に於ける誘電体材料として多く用い
られている。 ポリイミド誘電体材料を用いた、半導体構造体に於ける
ポケット又は溝の充填は、多数の被覆方法を用いて行わ
れることが多い。所望のポリイミド誘電体を溶液から被
覆する度に、その被覆された表面領域（溝だけでなく、
その溝の周囲の領域に於ける多数の幾可学的形状も含む
）を平坦化するために、それに続いてプラズマ・エツチ
ング・バック工程が行われる。そのような多数の被覆及
びエツチング・バック工程は、費用を要するだけでなく
、処理中に電子的構成素子が汚染される可能性を増す。 ポリイミド誘電体材料は、溶液から被覆されることによ
って半導体構造体の表面に付着されることが多く、その
場合には、ポリイミドが適当な溶媒中に溶解きれ、その
溶液が基板上に付着され、上記溶媒が蒸発されて、基板
表面上にポリイミド層が残される。しばしば、所望のポ
リイミドの溶液の粘度が高すぎて、基板上への適切な付
着を容易に行えないことがある。その問題は、その場で
（基板表面上で）反応して、所望のポリイミド誘電体を
形成することがでさる、重合可能なオリゴマを用いるこ
とによって解決された。その誘電体の電子的構成素子の
形成方法は、本出願人による日本特願昭５９−１４９８
１６号及び昭５９−１８８２８７号の明細書に於て記載
されている。硬化されたポリイミド層を形成する重合可
能なオリゴマの反応は、熱的硬化を用いて行われ、その
硬化の温度は、より低い温度に於ける反応速度を増すた
めに触媒が用いられるかどうかに依存する。 上記日本特願昭５９−１８８２８７号明細書は、放射を
補助的に用いた硬化が理論的に可能であり、感光性触媒
の反応を開始させるだめに放射を用いることができるこ
とを述べているが、重合可能なオリゴマを硬化させるだ
めに放射だけを用いることについては何ら示していない
。上記日本特願昭５９−１４９８１６号明細書は、１つ
の可能な硬化方法として、放射を補助的に用いた硬化又
は放射による硬化を挙げているが、いずれの場合でも、
簡単及び安価な熱的硬化の方が好ましいと述べている。 ビニル又はアセチレンの基を含む重合可能なオリゴマの
反応は、熱的（炉）硬化の代９に放射を用いて開始させ
ることもできることが認識されている。本明細書に於て
は、″放射”は、光子（１５０ｎｍ乃至６００　ｎｍの
紫外線）と、Ｘ線、電子ビーム、及びイオン・ビームの
如き放射源の両方を含むと考えるべきである。オリゴマ
に応じて、オリゴマの反応の速度及び確率を増すために
、放射に対して感応する反応物質を更に加える必要のあ
る場合がある。そのようなフオトイニシエートされる反
応については、例えば、米国特許第４１６４４５８号明
細書及びジャーナル・オプ・ポリマ・サイエンス−ポリ
マ・ケミストリ・エデイション、第２０巻、第１４７頁
乃至第１５７頁（１９８２年−の文献に記載されている
。上記米国特許第４１６４４５８号明細書は、ジアセチ
レンの単量体、オリゴマ及び／若しくは重合体の混合物
が熱可塑性の交叉結合可能な重合体と組合わされ、上記
混合物の種々の構成成分の間に相互反応を生せしめるた
めに、上記組合せが化学作用のある放射又は高エネルギ
のイオン化する放射に対して曝される方法を開示してい
る。上記ジャーナル・オブ・ポリマ・サイエンスに於け
る文献は、ベンゾフェノン・トリプレットによる重合体
の光化学的交叉結合、Ｉ）−（１）’−ビニルベンゾイ
ル）ペルオキ／安息香酸−Ｌ−ブチル・エステルのフォ
トイニンエータ（ＶＢＰＥ）の使用、及び低い百分率の
ＶＢＰＥフオトイニシェークを含むポリスチレンの光反
応性の研究について論じている。前述の日本特願昭５９
−１４９８１６号及び昭５９−１８８２８７号の明細書
は、放射による硬化が実際に試みられたこと又は効果的
に行われたことについては何ら述べておらず、放射によ
る硬化又は放射を補助的に用いた硬化の理論的可能性を
根拠としていると考えられる。 Ｄ１発明が解決しようとする問題点 本発明の目的は、前述の日本特願昭５９−１４９８１６
号及び昭５９−１８８２８７号の明細書に於て論じられ
ている型の誘電体即ち成る特定の群の重合可能なオリゴ
マを放射により重合させることを含むパターン状重合体
誘電体層の形成方法、及び上記重合可能なオリゴマを提
供することである。 Ｅ９問題点を解決するだめの手段 本発明は、前述の日本特願昭５９−１４９８１６号及び
昭５９−１８８２８７号の明細書に於て論じられている
型の誘電体即ち成る特定の群の重合可能なオリゴマを放
射により重合させることを含むパターン状重合体誘電体
層の形成方法、及び上記重合可能なオリゴマを提供する
。 本発明によるパターン状重合体誘電体層の形成方法は、
Ｎ−置換されたアミツク・アシッド、アミツク・エステ
ル、イソイミド、及びイミドの重合体、並びにそれらの
混合物より成る群から選択され、ビニル又はアセチレン
の末端基を有している、重合可能なオリゴマの層を基板
上に設け、上記層を放射に対してパターン状に曝して、
上記層の照射領域全結合及び交叉結合させることを含む
。 本発明による重合可能なオリゴマは、Ｎ−置換されたア
ミツク・アシッド、アミツク・エステル、イソイミド、
及びイミドの重合体、並びにそれらの混合物より成る群
から選択され、ビニル又はアセチレンの末端基を有し、
分子間に相互反応を開始させるために充分な放射に対し
て曝されて結合及び交叉結合する。 放射により誘起される硬化は、そのような重合体誘電体
がフォトレジストとして由いられることを可能にし、そ
れらの重合体誘電体が、多層素子に於ける分離層の形成
、半導体構造体内の分離用の溝の充填、及び同様な適用
例に用いられるとき、その場での硬化を容易にする。分
離用の溝の場合には、放射により誘起される重合？用い
ることにより、重合体誘電体を平坦化する方法が簡単に
なる。 本発明の方法に従って、Ｎ−置換されたアミツク・アシ
ッド、アミツク・エステル、イソイミド、及びイミドの
重合体、並びにそれらの混合物より成る群から選択され
、ビニル又はアセチレンの末端基を有している、重合可
能なオリゴマを、反応を開始させる方法として放射を用
いて、結合及び交叉結合させることができることが解つ
之。その方法は、次の工程を含む。 （ａｌ　　Ｎ−置換されたアミツク・アシッド、アミツ
ク・エステル、イソイミド、及びイミドの重合体、並び
にそれらの混合物より成る群から選択され、ビニル又は
アセチレンの末端基を有している、重合可能なオリゴマ
を設け、 （ｂ）　　上記重合可能なオリゴマを、その分子間に相
互反応を開始させるために充分な放射に対して曝す。 更に、上記の放射により誘起される反応は、ネガテイプ
型フォトレジストとしての上記重合可能なオリゴマの使
用を容易にする。その方法は、次の工程を含む。 （ａｌ　　Ｎ−置換されたアミツク・アシッド、アミツ
ク・エステル、インイミド、及びイミドの重合体、並び
にそれらの混合物より成る群から選択され、ビニル又は
アセチレンの末端基を有している、重合可能なオリゴマ
の層企設け、 （ｂ）　　上記層を放射に対してパターン状に曝して、
上記層の照射領域を結合及び交叉結合させる。 又、上記の放射により誘起される反応は、上記重合可能
なオリゴマの層の領域が選択的に反応することを可能に
するので、上記重合可能なオリゴマが半導体構造体内の
ポケット又は溝の領域を充填するために用いられるとき
に、平坦化方法を簡単にするために、上記現象を用いる
ことができる。 絶縁体分離領域が基板内のポケット又は溝に於ける重合
体誘電体より成る半導体構造体を形成するための簡単化
された平坦化方法は、次の工程を含む。 （ａ）　　Ｎ−置換されたアミツク・アシッド、アミツ
ク・エステル、イソイミド、及びイミドの重合体、並び
にそれらの混合物より成る群から選択され、ビニル又は
アセチレンの末端基？有している、重合可能なオリゴマ
の層を半導体構造体上に付着し且つ上記構造体の溝に充
填し、 （ｂ）　　上記層を上記溝の領域に於て放射に対してパ
ターン状に曝して、照射された上記溝の領域に於ける上
記重合可能なオリゴマを結合及び交叉結合させ、 （ｃ）　　上記層の非照射領域を除去するために上記層
を現像し、 （ｄｌ　　上記現像後に残された上記層の照射領域より
も上のレベル迄、上記半導体構造体をレジスト材料で被
覆する。 上記工程（ｄｌに於て付着されたレジスト材料、及び溝
の領域の上及び周囲に於て半導体構造体の表面上に残っ
ている重合体材料を除去して、導体接点を含む隣接する
領域を完全に露出させ、充填された溝の重合体誘電体表
面を上記半導体構造体内の所望のレベルに於て平坦化す
るために、単一の反応性イオン・エツチング・バノク工
程を更に用いてもよい。 Ｆ、実施例 成る特定の群の重合可能なオリゴマの感光性は、放射に
より誘起される重合を可能にする。それらの重合可能な
オリゴマは、Ｎ−置換されたアミツク・アシッド、アミ
ツク・エステル、イソイミド、及びイミドの重合体、並
びにそれらの混合物よシ成る群から選択され、ビニル又
はアセチレンの末端基を有している。その感光性は、そ
れらの重合可能なオリゴマが、高温で良好に働くフォト
レジストとして用いられることを可能にし、半導体素子
に）馬用されるとき、オリゴマのその場での反応即ち重
合を容易にする。 上述の型の重合可能なオリゴマの感光性は、最小線幅０
．５ミクロンのポジティブ型像パターンを形成するため
にポリイソイミドを用いたときに示された。 実施例ｒ ＩＰ−６００ポリイソイミド（ナショナル・スターチ社
の商品名）が、１〜メチル−２−ピロリドンの溶媒中に
３８．４重量％の固体の濃度で混合された。上記溶液が
、シリコン基板即ちウェハの表面全体に、上記溶媒が浣
去さｎた後に２４ミクロンの最終的な層の厚さが得られ
るように、回転被覆された。上記ポリイソイミドととも
に、増感剤は何ら用いられなかった。それから、上記溶
媒の除去を容易にするために、上記ウェハー；１６００
０のホット・プレート上で２０分間ベーキングされた。 次に、上記層で被覆されたウェハが、゛成子ビーム装置
に於て、感光材のための標準的な電子ビー射に曝された
。１００マイクロクどローンの全放射量で照射された後
、その放射によ逆誘起されたポリインイミドの重合によ
って形成された像が、２−メトキンエチル・エーテルを
用いて現１象された。 上記層の非照射領域が上記現像処理により除去された後
、最小線幅０５ミクロンのポジティブ型像パターンが得
られた。 上記実施例Ｉに於て用いられたＩＰ−１０’０ポリイソ
イミドは、次に示す構造を有した。 上記式に於て、ｎ＝ｏ乃至約５０であり、好ましくばｎ
−約５０である。 以上のことから、Ｎ−置換されたアミツク・アシッド、
アミツク・エステル、及びイミドの重合体の重合可能な
オリゴマも、放射により誘起される反応を当然生じるこ
とができる。それらの構造を次に示す。 体構造体１０に付着された。その付着は、１−メチル−
２−ピロリドンの溶媒中に約３８重量係の固体のａ度で
混合された溶液を回転被覆することにより行われた。上
記溶媒を除去するために１６０℃でベーキングされた後
の最終的な層の厚さは、半導体の上面に於て約２４ミク
ロンであり、溝の領域に於て約５乃至６ミクロンでめっ
た。その結果得られた構造体が第１図に示されておシ、
半導体構造体１０は重合可能なオリゴマの層１４で充填
されだ溝１２を有している。　　 次に、第２図に示されている如く、溝１２上の領域１６
が、溝１２内に反応を誘起させて重合体１８を形成する
ために適した放射に対して曝された。溝のマスク−を基
板上に所望の溝のパターンで設けた後に、上記マスク中
の開孔を経て紫外線、電子ビーム、又は他の高エネルギ
の放射源に対して曝すことができる。又は、オーバーレ
イ・マスクが不要であるように、照射すべき各領域を合
焦された電子ビーム又はイオン・ビームで直接照射する
こともできる。ＩＰ−６００ポリイミドの場合には、適
幽な重合を得るために充分な電子ビーム放射量は、約５
０乃至１００マイクロクーロノ／Ｃｍ２であった。その
重合は、照射されていないオリゴマ材料に関して、照射
された重合体材ｆ４ｆ効果的に不溶性にした。それから
、照射されていないオリゴマ材料が、ジグリム（２−メ
トキシエチル・エーテル）を用いて選択的に溶解されて
、第３図に示されている構造体が得られた。 非照射領域が現像処理により溶解された後、部分的に結
合及び交叉結合しているオリゴマが更に約４００°Ｃで
熱的に硬化された。その硬化に用いられた時間は、得ら
れるポリイミドに必要とされる特性に応じて、約６０分
乃至約４５時間であった。その結果、第４図に示されて
いる如く、より高度に結合及び交叉結合された重合体（
ポリイミド）誘電体２０が得られた。次に、半導体構造
体の表面が、重合可能なオリゴマのレジスト材料の層２
２で被覆された。レジスト材料の層２２ば、重合体誘電
体２０と同等のドライ・エツチング特性を示す、重合可
能なオリゴマ又は他の重合体より成ることができる。溶
媒を除去するためにベーキングされた後のレジスト材料
の層２２は、第４図に示されている如く、平坦な表面が
形成されるように充分な厚さを有した。 それから、更に平坦化が、単一のエツチング・バック工
程により行われた。その好ましいエツチング・バック方
法は反応性イオン・エツチングであり、その反応性イオ
ン・エツチングに於ては、等方性又は異方性の酸素プラ
ズマが用いられる。 第５図に示されている、最終的に平坦化された構造体は
、半導体の表面２６よりも低くエツチングされた表面２
４を有する、ポリイミド誘電体２０を有している。エツ
チングの深さは、そのエツチング・バンク方法及びエツ
チング時間によって制御することができる。そのエツチ
ング・バックの結果、半導体構造体１０の表面２６上の
重合体材料が１除去されて、半導体構造体内の接点領域
２８が露出された。 上記実施例は本発明を何ら限定するものではなく、例え
ばフォトレジスト、絶１嫌／分離層、誘電体による溝の
充填等の適用、並びに例えば放射源及び放射量、用いら
れる現像剤、時間一温度グロフィル、ドライ・エツチン
グ方法等の処理パラメータに於て容易に変更が可能であ
る。 Ｇ０発明の効果 本発明により、成る特定の群の重合可能なオリゴマを放
射により重合させることを含むパターン状重合体誘電体
層の形成方法、及び上記重合可能なオリゴマが得られる
。
【図面の簡単な説明】
第１図は、重合可能なオリゴマの層が基板を被覆し且つ
溝を充填するように付着されている、溝を含む半導体構
造体を示す断面図、第２図は上記オリゴマの層が溝の領
域に於て放射に対して曝された後の半導体構造体を示す
断面図、第６図は上記オリゴマの層が現像されて、非照
射領域が除去された後の半導体構造体を示す断面図、第
４図は現像後に残された上記オリゴマの層の照射領域二
りも上のレベル迄、レジスト材料の層が付着さｎた後の
半導体構造体を示す断面図、第５図は上記レジスト材料
の層及び溝の領域よりも上に残されている領域の上記オ
リゴマの層が除かれ、且つ隣接する導体接点領域が完全
に露出されるように、反応性イオン・エツチング・バッ
ク工程により平坦化された後の半導体構造体を示す断面
図である。 １０・・・・半導体構造体、１２・・・・溝、１４・・
・・重合可能なオリゴマの層、１６・・・・溝上の領域
、１８・・・重合体、２Ｄ・・・・より高度に結合及び
交叉結合された重合体（ポリイミド）誘電体、２２・・
・・レジスト材料の層、２４．２６・・・・表面、２８
・・・・接点領域。 出願人インターナンヨナノいビジネス・フシ−２ズ・コ
ゴゼレーション代理人　弁理士　　山　　　本　　　仁
　　　朗（外１名） 本発明苓用し・１；半導イ本槙墓体 ぬ形戒壇示オ図 第１図

Claims (2)

    【特許請求の範囲】
  1. （１）Ｎ−置換されたアミツク・アシッド、アミツク・
    エステル、イソイミド、及びイミドの重合体、並びにそ
    れらの混合物より成る群から選択され、ビニル又はアセ
    チレンの末端基を有している、重合可能なオリゴマの層
    を基板上に設け、 上記層を放射に対してパターン状に曝して、上記層の照
    射領域を結合及び交叉結合させることを含む、 パターン状重合体誘電体層の形成方法。
  2. （２）Ｎ−置換されたアミツク・アシッド、アミツク・
    エステル、イソイミド、及びイミドの重合体、並びにそ
    れらの混合物より成る群から選択され、ビニル又はアセ
    チレンの末端基を有し、分子間に相互反応を開始させる
    ために充分な放射に対して曝されて結合及び交叉結合す
    る、重合可能なオリゴマ。
JP60157150A 1984-10-19 1985-07-18 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ Granted JPS6197930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/663,017 US4568601A (en) 1984-10-19 1984-10-19 Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US663017 1991-03-01

Publications (2)

Publication Number Publication Date
JPS6197930A true JPS6197930A (ja) 1986-05-16
JPH031826B2 JPH031826B2 (ja) 1991-01-11

Family

ID=24660172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60157150A Granted JPS6197930A (ja) 1984-10-19 1985-07-18 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ

Country Status (4)

Country Link
US (1) US4568601A (ja)
EP (1) EP0178500B1 (ja)
JP (1) JPS6197930A (ja)
DE (1) DE3586231D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102742A (ja) * 1984-10-25 1986-05-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 誘導体分離用の溝の充填方法
US4665010A (en) * 1985-04-29 1987-05-12 International Business Machines Corporation Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
US4612210A (en) * 1985-07-25 1986-09-16 International Business Machines Corporation Process for planarizing a substrate
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JPH069222B2 (ja) * 1986-01-07 1994-02-02 日立化成工業株式会社 多層配線構造の製造法
DE3850809D1 (de) * 1987-05-18 1994-09-01 Siemens Ag Wärmebeständige Positivresists und Verfahren zur Herstellung wärmebeständiger Reliefstrukturen.
JP2643262B2 (ja) * 1988-03-23 1997-08-20 日本電気株式会社 半導体装置の製造方法
US4908096A (en) * 1988-06-24 1990-03-13 Allied-Signal Inc. Photodefinable interlevel dielectrics
DE3833437A1 (de) * 1988-10-01 1990-04-05 Basf Ag Strahlungsempfindliche gemische und deren verwendung
DE3833438A1 (de) * 1988-10-01 1990-04-05 Basf Ag Strahlungsempfindliche gemische und deren verwendung
EP0443352B1 (en) * 1990-02-20 1995-12-06 National Starch and Chemical Investment Holding Corporation Polyimides end-capped with diaryl substituted acetylene
US5242551A (en) * 1991-03-28 1993-09-07 International Business Machines Corporation Electron induced transformation of an isoimide to an n-imide and uses thereof
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
DE4300765C1 (de) * 1993-01-14 1993-12-23 Bosch Gmbh Robert Verfahren zum Planarisieren grabenförmiger Strukturen
US5777068A (en) * 1994-09-13 1998-07-07 Nippon Zeon Co., Ltd. Photosensitive polyimide resin composition
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
EP1143506A3 (en) * 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Pattern forming method
US6905811B2 (en) * 2003-04-22 2005-06-14 Headway Technologies, Inc. Method to form reduced dimension pattern with good edge roughness
CN106057779B (zh) * 2016-07-29 2018-09-21 深圳市威兆半导体有限公司 一种半导体器件结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575740A (en) * 1967-06-08 1971-04-20 Ibm Method of fabricating planar dielectric isolated integrated circuits
GB1230421A (ja) * 1967-09-15 1971-05-05
US3515585A (en) * 1968-04-24 1970-06-02 Ibm Gelation coating method for electronic circuit panels
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US3961355A (en) * 1972-06-30 1976-06-01 International Business Machines Corporation Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4164458A (en) * 1977-03-07 1979-08-14 Allied Chemical Corporation Production of radiation crosslinked polymeric compositions using diacetylenes
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4329419A (en) * 1980-09-03 1982-05-11 E. I. Du Pont De Nemours And Company Polymeric heat resistant photopolymerizable composition for semiconductors and capacitors
US4333794A (en) * 1981-04-07 1982-06-08 International Business Machines Corporation Omission of thick Si3 N4 layers in ISA schemes
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59177936A (ja) * 1983-03-28 1984-10-08 Fujitsu Ltd パタ−ン形成方法
JPS60120723A (ja) * 1983-11-30 1985-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電子装置
JPS60119730A (ja) * 1983-11-30 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ポリイミド誘導体薄膜の形成方法

Also Published As

Publication number Publication date
DE3586231D1 (de) 1992-07-23
EP0178500B1 (en) 1992-06-17
EP0178500A3 (en) 1989-06-14
US4568601A (en) 1986-02-04
JPH031826B2 (ja) 1991-01-11
EP0178500A2 (en) 1986-04-23

Similar Documents

Publication Publication Date Title
JPS6197930A (ja) 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ
US5736424A (en) Device fabrication involving planarization
US4307179A (en) Planar metal interconnection system and process
JPS6245043A (ja) 半導体構造における溝の充填方法
KR100374915B1 (ko) 반도체장치를제조하기위한표면평탄화방법
US4339526A (en) Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices
JPS62272535A (ja) 微細分解能ホトリソグラフイ用のトライレベルレジスト方法
EP0285245A1 (en) Device fabrication involving planarization
KR100242894B1 (ko) 바닥 레지스트를 제조하는 방법
JPH02222951A (ja) 耐酸素プラズマ性フオトレジスト
JPS6219051B2 (ja)
JPH0241740B2 (ja)
Shaw Overview of polymers for electronic and photonic applications
JPS59148335A (ja) 微細パタ−ン形成法
EP0250762B1 (en) Formation of permeable polymeric films or layers via leaching techniques
JPS6360893B2 (ja)
JPS58223346A (ja) 素子分離領域の形成方法
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
JPS59180545A (ja) 乾式現像用ポジ型レジスト材料
JPS60254036A (ja) パタ−ン形成方法
JPS6364771B2 (ja)
JPH02156244A (ja) パターン形成方法
JPS60102735A (ja) 電子線レジストの処理方法
JPH02158737A (ja) レリーフパターンの作成およびその用途
JPH07153667A (ja) 複合レジストパターンを有する基材の製造方法