JPH031826B2 - - Google Patents

Info

Publication number
JPH031826B2
JPH031826B2 JP60157150A JP15715085A JPH031826B2 JP H031826 B2 JPH031826 B2 JP H031826B2 JP 60157150 A JP60157150 A JP 60157150A JP 15715085 A JP15715085 A JP 15715085A JP H031826 B2 JPH031826 B2 JP H031826B2
Authority
JP
Japan
Prior art keywords
radiation
layer
polymerizable
amic
oligomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60157150A
Other languages
English (en)
Other versions
JPS6197930A (ja
Inventor
Joon Arapusu Konsutansu
Choonnyu Jooji
Emu Kandetsuke Suchiibun
Ansonii Takakusu Maaku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6197930A publication Critical patent/JPS6197930A/ja
Publication of JPH031826B2 publication Critical patent/JPH031826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067—Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071—Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】
Ａ 産業上の利用分野 本発明は、重合可能なオリゴマを用いたパター
ン状重合体誘電体層の形式方法、及び上記重合可
能なオリゴマに係る。 Ｂ 開示の概要 或る特定の群の重合可能なオリゴマの感光性
は、放射により誘起される重合を可能にする。従
つて、上起感光性は、それらの重合可能なオリゴ
マがフオトレジストとして用いられることを可能
にし、それらのオリゴマが半導体素子に分離のた
めの層及び溝を形成するために用いられるとき、
その場での硬化を容易にする。更に、上記感光性
は、それらの重合可能なオリゴマが半導体構造体
及び集積回路構成素子の形成に於て用いられると
き、より簡単な平坦化方法の使用を可能にする。
それらの重合可能なオリゴマは、Ｎ−置換された
アミツク・アシツド、アミツク・エステル、イソ
イミド、及びイミドの重合体、並びにそれらの混
合物より成る群から選択され、ビニル又はアセチ
レンの末端基を有している。上記重合可能なオリ
ゴマを用いて、パターン状重合体誘電体層が形成
される。 Ｃ 従来技術 従来、ポリイミドは、半導体技術分野に於て、
電子的構成素子に於ける絶縁材料又は表面安定化
材料として、広く用いられている。例えば、米国
特許第3700497号、第3846166号、第3486934号、
第3515585号、第3985597号、及び第4367119号の
明細書は、ポリイミド、ポリイミド―ポリアミ
ド、又は同種の材料の使用について開示してい
る。 高密度の電子的構成素子は、誘電体分離された
半導体素子の開発を必要とした。能動素子及び受
動素子の間の分離は、導体材料及び半導体材料の
構造体領域内に誘電体のポケツト又は溝を用いて
行われている。そのような構造体については、例
えば、米国特許第3766438号、第3796613号、第
3961355号、第3985597号、第4160991号、及ひ第
4333794号の明細書に於て記載されている。ポリ
イミドは、半導体構造体の溝に於ける誘電体材料
として多く用いられている。 ポリイミド誘電体材料を用いた、半導体構造体
に於けるポケツト又は溝の充填は、多数の被覆方
法を用いて行われることが多い。所望のポリイミ
ド誘電体を溶液から被覆する度に、その被覆され
た表面領域（溝だけでなく、その溝の周囲の領域
に於ける多数の幾可学的形状も含む）を平坦化す
るために、それに続いてプラズマ・エツチング・
バック工程が行われる。そのような多数の被覆及
びエツチング・バツク工程は、費用を要するだけ
でなく、処理中に電子的構成素子が汚染される可
能性を増す。 ポリイミド誘電体材料は、溶液から被覆される
ことによつて半導体構造体の表面に付着されるこ
とが多く、その場合には、ポリイミドが適当な溶
媒中に溶解され、その溶液が基板上に付着され、
上記溶媒が蒸発されて、基板表面上にポリイミド
層が残される。しばしば、所望のポリイミドの溶
液の粘度が高すぎて、基板上への適切な付着を容
易に行えないことがある。その問題は、その場で
（基板表面上で）反応して、所望のポリイミド誘
電体を形成することができる、重合可能なオリゴ
マを用いることによつて解決された。その誘電体
の電子的構成素子の形成方法は、本出願人による
日本特願昭59−149846号（特開昭60−119730号参
照）及び昭59−188287号（特開昭60−120723号参
照）の明細書に於て記載されている。硬化された
ポリイミド層を形成する重合可能なオリゴマの反
応は、熱的硬化を用いて行われ、その硬化の温度
は、より低い温度に於ける反応速度を増すために
触媒が用いられるかどうかに依存する。上記日本
特願昭59−188287号明細書は、放射を補助的に用
いた硬化が理論的に可能であり、感光性触媒の反
応を開始させるために放射を用いることができる
ことを述べているが、重合可能なオリゴマを硬化
させるために放射だけを用いることについては何
ら示していない。上記日本特願昭59−149816号明
細書は、１つの可能な硬化方法として、放射を補
助的に用いた硬化又は放射による硬化を挙げてい
るが、いずれの場合でも、簡単及び安価な熱的硬
化の方が好ましいと述べている。 ビニル又はアセチレンの基を含む重合可能なオ
リゴマの反応は、熱的（炉）硬化を化わりに放射
を用いて開始させることもできることが確認され
ている。本明細書に於ては、“放射”は、光子
（150nｍ乃至600nｍの紫外線）と、Ｘ線、電子ビ
ーム、及びイオン・ビームの如き放射源の両方を
含むと考えるべきである。オリゴマに応じて、オ
リゴマの反応の速度及び確立を増すために、放射
に対して感応す反応物質を更に加える必要のある
場合がある。そのようなフオトイニシエートされ
る反応については、例えば、米国特許第4164458
号明細書及びジヤーナル・オブ・ポリマ・サイエ
ンス−ポリマ・ケミストリ・エデイシヨン、第20
巻、第147頁乃至第157頁（1982年）の文献に記載
されている。上記米国特許第4164458号明細書は、
ジアセチレンの単量体、オリゴマ及び／若しくは
重合体の混合物が熱可塑性の交叉結合可能な重合
体と組合わされ、上記混合物の種々の構成成分の
間に相互反応を生ぜしめるために、上記組合せが
化学作用のある放射又は高エネルギのイオン化す
る放射に対して曝される方法を開示している。上
記ジヤーナル・オブ・ポリマ・サイエンスに於け
る文献は、ベンゾフエノン・トリプレツトによる
重合体の光化学的交叉係合、ｐ−（p′−ビニルベ
ンゾイル）ペルオキシ安息香酸−ｔ−ブチル・エ
ステルのフオトイニシエータ（VBPE）の使用、
及び低い百分率のVBPEフオトイニシエータを含
むポリドスチレンの光反応性の研究について論じ
ている。前述の日本特願昭59−149816号及び昭59
−188287号の明細書は、放射による硬化が実際に
試みられたこと又は効果的に行われたことについ
ては何ら述べておらず、放射による硬化又は放射
を補助的に用いた硬化の理論的可能性を根拠とし
ていると考えられる。 Ｄ 発明が解決しようとする問題点 本発明の目的は、前述の日本特願昭59−149816
号及び昭59−188287号の明細書に於て論じられて
いる型の誘電体即ち或る特定の群の重合可能なオ
リゴマを放射により重合させることを含むパター
ン状重合体誘電体層の形成方法、及び上記重合可
能なオリゴマを提供することである。 Ｅ 問題点を解決するための手段 本発明は、前述の日本特願昭59−149816号及び
昭59−188287号の明細書に於て論じられている型
の誘電体即ち或る特定の群の重合可能なオリゴマ
を放射により重合させることを含むパターン状重
合体誘電体層の形式方法、及び上記重合可能なオ
リゴマを提供する。 本発明によるパターン状重合体誘電体層の形成
方法は、Ｎ−置換されたアミツク・アシツド、ア
ミツク・エステル、イソイミド、及びイミドの重
合体、並びにそれらの混合物より或る群から選択
され、ビニル又はアセチレンの末端基を有してい
る、重合可能なオリゴマの層を基板上に設け、上
記層を放射に対してパターン状に曝して、上記層
の照射領域を結合及び交叉結合させることを含
む。 本発明による重合可能なオリゴマは、Ｎ−置換
されたアミツク・アシツド、アミツク・エステ
ル、イソイミド、及びイミドの重合体、並びにそ
れらの混合物より或る群から選択され、ビニル又
はアセチレンの末端基を有し、分子間に相互反応
を開始させるために充分な放射に対して曝されて
結合及び交叉結合する。 放射により誘起される硬化は、そのような重合
体誘電体がフオトレジストとして用いられること
を可能にし、それらの重合体誘電体が、多層素子
に於ける分離層の形成、半導体構造体内の分離用
の溝の充填、及び同様な適用例に用いられると
き、その場での硬化を容易にする。分離用の溝の
場合には、放射により誘起される重合を用いるこ
とにより、重合体誘電体を平坦化する方法が簡単
になる。 本発明の方法に従つて、Ｎ−置換されたアミツ
ク・アシツド、アミツク・エステル、イソイミ
ド、及びイミドの重合体、並びにそれらの混合物
より成る群から選択され、ビニル又はアセチレン
の末端基を有している、重合可能なオリゴマを、
反応を開始させる方法として放射を用いて、結合
及び交叉結合させることができることが解つた。
その方法は、次の工程を含む。 (a) Ｎ−置換されたアミツク・アシツド、アミツ
ク・エステル、イソイミド、及びイミドの重合
体、並びにそれらの混合物より或る群から選択
され、ビニル又はアセチレンの末端基を有して
いる、重合可能なオリゴマを設け、 (b) 上記重合可能なオリゴマを、その分子間に相
互反応を開始させるために充分な放射に対して
曝す。 更に、上記の放射により誘起される反応は、ネ
ガテイブ型のフオトレジストとしての上記重合可
能なオリゴマの使用を容易にする。その方法は、
次の工程を含む。 (a) Ｎ−置換されたアミツク・アシツド、アミツ
ク・エステル、イソイミド、及びイミドの重合
体、並びにそれらの混合物より成る群から選択
され、ビニル又はアセチレンの末端基を有して
いる、重合可能なオリゴマの層を設け、 (b) 上記層を放射に対してパターン状に曝して、
上記層の照射領域を結合及び交叉結合させる。 又、上記の放射により誘起される反応は、上記
重合可能なオリゴマの層の領域が選択的に反応す
ることを可能にするので、上記重合可能なオリゴ
マが半導体構造体内のポケツト又は溝の領域を充
填するために用いられるときに、平坦化方法を簡
単にするために、上記現象を用いることができ
る。 絶縁体分離領域が基板内のポケツト又は溝に於
ける重合体誘電体より成る半導体構造体を形成す
るための簡単化された平坦化方法は、次の工程を
含む。 (a) Ｎ−置換されたアミツク・アシツド、アミツ
ク・エステル、イソイミド、及びイミドの重合
体、並びにそれらの混合物より或る群から選択
され、ビニル又はアセチレンの末端基を有して
いる、重合可能なオリゴマの層を半導体構造体
上に付着し且つ上記構造体の溝に充填し、 (b) 上記層を上記溝の領域に於て放射に対してパ
ターン状に曝して、照射された上記溝の領域に
於ける上記重合可能なオリゴマを結合及び交叉
結合させ、 (c) 上記層の非照射領域を除去するために上記層
を現像し、 (d) 上記現像後に残された上記層の照射領域より
も上のレベル迄、上記半導体構造体をレジスト
材料で被覆する。 上記工程(d)に於て付着されたレジスト材料、及
び溝の領域の上及び周囲に於て半導体構造体の表
面上に残つている重合体材料を除去して、導体接
点を含む隣接する領域を完全に露出させ、充填さ
れた溝の重合体誘電体表面を上記半導体構造体内
の所望のレベルに於て平坦化するために、単一の
反応性イオン・エツチング・バツク工程を更に用
いてもよい。 Ｆ 実施例 或る特定の群の重合可能なオリゴマの感光性
は、放射により誘起される重合を可能にする。そ
れらの重合可能なオリゴマは、Ｎ−置換されたア
ミツク・アシツド、アミツク・エステル、イソイ
ミド、及びイミドの重合体、並びにそれらの混合
物より成る群から選択され、ビニル又はアセチレ
ンの末端基を有している。その感光性は、それら
の重合可能なオリゴマが、高温で良好に働くフオ
トレジストとして用いられることを可能にし、半
導体素子に適用されるとき、オリゴマのその場で
の反応即ち重合を容易にする。 上述の型の重合可能なオリゴマの感光性は、最
小線幅0.5ミクロンのポジテイブ型像パターンを
形成するためにポリイソイミドを用いたときに示
された。 実施例 IP−600ポリイソイミド（ナシヨナル・スター
チ社の商品名）が、１−メチル−２−ピロリドン
の溶媒中に38.4重量％の固体の濃度で混合され
た。上記溶液が、シリコン基板即ちウエハの表面
全体に、上記溶媒が除去された後に2.4ミクロン
の最終的な層の厚さが得られるように、回転被覆
された。上記ポリイソイミドとともに、増感剤は
何ら用いられなかつた。それから、上記溶媒の除
去を容易にするために、上記ウエハが160℃のホ
ツト・プレート上で20分間ベーキングされた。 次に、上記層で被覆されたウエハが、電子ビー
ム装置に於て、感光材のための標準的な電子ビー
ム・テスト・パターンを用いて、電子ビームの放
射に曝された。100マイクロクローンの全放射量
で照射された後、その放射により誘起されたポリ
イソイミドの重合によつて形成された像が、２−
メトトキシエチル・エーテルを用いて現像され
た。 上記層の非照射領域が上記現像処理により除去
された後、最小線幅0.5ミクロンのポジテイブ型
像パターンが得られた。 上記実施例に於て用いられたIP−600ポリイ
ソイミドは、次に示す構造を有した。 上記式に於て、ｎ＝０乃至約50でり、好ましく
はｎ＝約30である。 以上のことから、Ｎ−置換されたアミツク・ア
シツド、アミツク・エステル、及びイミドの重合
体の重合可能なオリゴマも、放射により誘起され
る反応を当然生じることができる。それらの構造
を次に示す。 上記式に於て、ｎ＝０乃至50であり、好ましく
はｎ＝約30である。 同様なＮ−置換されたアミツク・アシツド、ア
ミツク・エステル、イソイミド、及びイミドの重
合体は、同様な放射により誘起される反応を生じ
ることができる。それらの構造は、次に示す重要
な２つの条件を充たす必要がある。 (1) 次の群から選択された化合物が存在するこ
と。
【式】
【式】
【式】 上記オリゴマ内に於て、Ｒ及びR′は例えば
脂肪族又は芳香族の基であり、R″例えば水素
又は脂肪族の基である。 (2) 上記オリゴマの分子上に、ビニル又はアセチ
レンの末端基が存在すること。 好ましいＲ及びR′の基は、
【式】
【式】
【式】
【式】
【式】
【式】 −CH2−、−CH＝CH−、及び−Ｃ≡Ｃ−で
あり、好ましいR″の基は、Ｈ及びCoH2o+1であ
り、上記式に於て、ｎ＝１乃至約10である。 ポリイソイミド及びポリイミドが好ましい
が、その理由は、それらの重合が、後の処理工
程に於て問題を生じることがある、揮発性の副
産物を生じないためである。 半導体構造体内の溝の領域を充填するために
上記の重合可能なオリゴマを用いたとく、平坦
化方法を簡単化するために、上述の感光性が用
いられた。 実施例 第１図に示されている如く、IP−600ポリイソ
イミドの重合可能なオリゴマの層１４が半導体構
造体１０に付着された。その付着は、１メチル−
２−ピロリドンの溶媒中に約38重量％の固体の濃
度で混合された溶液を回転被覆することにより行
われた。上記溶媒を除去するために160℃でベー
キングされた後の最終的な層の厚さは、半導体の
上面に於て約2.4ミクロンであり、溝の領域に於
て約５乃至６ミクロンであつた。その結果得られ
た構造体が第１図に示されており、半導体構造体
１０は重合可能なオリゴマの層１４で充填された
溝１２を有している。 次に、第２図に示されている如く、溝１２上の
領域１６が、溝１２内に反応を誘起させて重合体
１８を形成するために適した放射に対して曝され
た。溝のマスクを基板上に所望の溝パターンで設
けた後に、上記マスク中の開孔を経て紫外線、電
子ビーム、又は他の高エネルギの放射源に対して
曝すことができる。又は、オーバーレイ・マスク
が不用であるように、照射すべき各領域を合焦さ
れた電子ビーム又はイオン・ビームで直接照射す
ることもできる。IP−600ポリイミドの場合に
は、適当な重合を得るために充分な電子ビーム放
射量は、約50乃至100マイクロクーロン／cm2であ
つた。その重合は、照射されていないオリゴマ材
料に関して、照射された重合体材料を効果的に不
溶性にした。それから、照射されていないオリゴ
マ材料が、ジグリム（２−メトキシエチル・エー
テル）を用いて選択的に溶解されて、第３図に示
されている構造体が得られた。 非照射領域が現像処理により溶解された後、部
分的に結合及び交叉結合しているオリゴマが更に
約400℃で熱的に硬化された。その硬化に用いら
れた時間は、得られるポリイミドに必要とされる
特性に応じて、約30分乃至約4.5時間であつた。
その結果、第４図に示されている如く、より高度
に結合及び交叉結合された重合体（ポリイミド）
誘電体２０が得られた。次に、半導体構造体の表
面が、重合可能なオリゴマのレジスト材料の層２
２で被覆された。レジスト材料の層２２は、重合
体誘電体２０と同等のドライ・エツチング特性を
示す。重合可能なオリゴマ又は他の重合体より成
ることができる。溶媒を除去するためにベーキン
グされた後のレジスト材料の層２２は、第４図に
示されている如く、平坦な表面が形成されるよう
に充分な厚さを有した。 それから、更に平坦化が、単一のエツチング・
バツク工程により行われた。その好ましいエツチ
ング・バツク方法は反応性イオン・エツチングで
あり、その反応性イオン・エツチングに於ては、
等方性又は異方性の酸素プラズマが用いられる。
第５図に示されている、最終的に平坦化された構
造体は、半導体の表面２６よりも低くエツチング
された表面２４を有する、ポリイミド誘電体２０
を有している。エツチングの深さは、そのエツチ
ング・バツク方法及びエツチング時間によつて制
御することができる。そのエツチング・バツクの
結果、半導体構造体１０の表面２６上の重合体材
料が除去されて、半導体構造体内の接点領域２８
が露出された。 上記実施例は本発明を何ら限定するものではな
く、例えばフオトレジスト、絶縁／分離層、誘電
体による溝の充填等の適用、並びに例えば放射源
及び放射量、用いられる現像剤、時間−温度プロ
フイル、ドライ・エツチング方法等の処理パラメ
ータに於て容易に変更が可能である。 Ｇ 発明の効果 本発明により、或る特定の群の重合可能なオリ
ゴマを放射により重合させることを含むパターン
状重合体誘電体層の形成方法、及び上記重合可能
なオリゴマが得られる。
【図面の簡単な説明】
第１図は、重合可能なオリゴマの層が基板を被
覆し且つ溝を充填するように付着されている、溝
を含む半導体構造体を示す断面図、第２図は上記
オリゴマの層が溝の領域に於て放射に対して曝さ
れた後の半導体構造体を示す断面図、第３図は上
記オリゴマの層が現像されて、非照射領域が除去
された後の半導体構造体を示す断面図、第４図は
現像後に残された上記オリゴマの層の照射領域よ
りも上のレベル迄、レジスト材料の層が付着され
た後の半導体構造体を示す断面図、第５図は上記
レジスト材料の層及び溝の領域よりも上に残され
ている領域の上記オリゴマの層が除かれ、且つ隣
接する導体接点領域が完全に露出されるように、
反応性イオン・エツチング・バツク工程により平
坦化された後の半導体構造体を示す断面図であ
る。 １０……半導体構造体、１２……溝、１４……
重合可能なオリゴマの層、１６……溝上の領域、
１８……重合体、２０……より高度に結合及び交
叉結合された重合体（ポリイミド）誘電体、２２
……レジスト材料の層、２４，２６……表面、２
８……接点領域。

Claims (1)

  1. 【特許請求の範囲】 １ Ｎ−置換されたアミツク・アシツド・アミツ
    ク・エステル・イソイミド、及びイミドの重合
    体、並びにそれらの混合物より成る群から選択さ
    れ、ビニル又はアセチレンの末端基を有してい
    る、重合可能なオリゴマの層を基板上に設け、 上記層を放射に対してパターン状に曝して、上
    記層の照射領域を結合及び交叉結合させることを
    含む、 パターン状重合体誘電体層の形成方法。 ２ Ｎ−置換されたアミツク・アシツド、アミツ
    ク・エステル、イソイミド、及びイミドの重合
    体、並びにそれらの混合物より成る群から選択さ
    れ、ビニル又はアセチレンの末端基を有し、分子
    間に相互反応を開始させるために充分な放射に対
    して曝されて結合及び交叉結合する、重合可能な
    オリゴマ。
JP60157150A 1984-10-19 1985-07-18 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ Granted JPS6197930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US663017 1984-10-19
US06/663,017 US4568601A (en) 1984-10-19 1984-10-19 Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures

Publications (2)

Publication Number Publication Date
JPS6197930A JPS6197930A (ja) 1986-05-16
JPH031826B2 true JPH031826B2 (ja) 1991-01-11

Family

ID=24660172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60157150A Granted JPS6197930A (ja) 1984-10-19 1985-07-18 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ

Country Status (4)

Country Link
US (1) US4568601A (ja)
EP (1) EP0178500B1 (ja)
JP (1) JPS6197930A (ja)
DE (1) DE3586231D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102742A (ja) * 1984-10-25 1986-05-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 誘導体分離用の溝の充填方法
US4665010A (en) * 1985-04-29 1987-05-12 International Business Machines Corporation Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
US4612210A (en) * 1985-07-25 1986-09-16 International Business Machines Corporation Process for planarizing a substrate
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JPH069222B2 (ja) * 1986-01-07 1994-02-02 日立化成工業株式会社 多層配線構造の製造法
EP0291779B1 (de) * 1987-05-18 1994-07-27 Siemens Aktiengesellschaft Wärmebeständige Positivresists und Verfahren zur Herstellung wärmebeständiger Reliefstrukturen
JP2643262B2 (ja) * 1988-03-23 1997-08-20 日本電気株式会社 半導体装置の製造方法
US4908096A (en) * 1988-06-24 1990-03-13 Allied-Signal Inc. Photodefinable interlevel dielectrics
DE3833437A1 (de) * 1988-10-01 1990-04-05 Basf Ag Strahlungsempfindliche gemische und deren verwendung
DE3833438A1 (de) * 1988-10-01 1990-04-05 Basf Ag Strahlungsempfindliche gemische und deren verwendung
EP0443352B1 (en) * 1990-02-20 1995-12-06 National Starch and Chemical Investment Holding Corporation Polyimides end-capped with diaryl substituted acetylene
US5242551A (en) * 1991-03-28 1993-09-07 International Business Machines Corporation Electron induced transformation of an isoimide to an n-imide and uses thereof
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
DE4300765C1 (de) * 1993-01-14 1993-12-23 Bosch Gmbh Robert Verfahren zum Planarisieren grabenförmiger Strukturen
US5777068A (en) * 1994-09-13 1998-07-07 Nippon Zeon Co., Ltd. Photosensitive polyimide resin composition
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
EP1143506A3 (en) * 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Pattern forming method
US6905811B2 (en) * 2003-04-22 2005-06-14 Headway Technologies, Inc. Method to form reduced dimension pattern with good edge roughness
CN106057779B (zh) * 2016-07-29 2018-09-21 深圳市威兆半导体有限公司 一种半导体器件结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575740A (en) * 1967-06-08 1971-04-20 Ibm Method of fabricating planar dielectric isolated integrated circuits
GB1230421A (ja) * 1967-09-15 1971-05-05
US3515585A (en) * 1968-04-24 1970-06-02 Ibm Gelation coating method for electronic circuit panels
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US3961355A (en) * 1972-06-30 1976-06-01 International Business Machines Corporation Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4164458A (en) * 1977-03-07 1979-08-14 Allied Chemical Corporation Production of radiation crosslinked polymeric compositions using diacetylenes
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4329419A (en) * 1980-09-03 1982-05-11 E. I. Du Pont De Nemours And Company Polymeric heat resistant photopolymerizable composition for semiconductors and capacitors
US4333794A (en) * 1981-04-07 1982-06-08 International Business Machines Corporation Omission of thick Si3 N4 layers in ISA schemes
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59177936A (ja) * 1983-03-28 1984-10-08 Fujitsu Ltd パタ−ン形成方法
JPS60120723A (ja) * 1983-11-30 1985-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電子装置
JPS60119730A (ja) * 1983-11-30 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ポリイミド誘導体薄膜の形成方法

Also Published As

Publication number Publication date
DE3586231D1 (de) 1992-07-23
EP0178500A2 (en) 1986-04-23
EP0178500B1 (en) 1992-06-17
JPS6197930A (ja) 1986-05-16
EP0178500A3 (en) 1989-06-14
US4568601A (en) 1986-02-04

Similar Documents

Publication Publication Date Title
JPH031826B2 (ja)
JPS6122466B2 (ja)
JPH0669119A (ja) 感光性ポリイミド・パターンの線幅保持方法
EP0067066B2 (en) Dry-developing resist composition
US4339526A (en) Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices
US4433044A (en) Dry developable positive photoresists
JP2707785B2 (ja) レジスト組成物およびパターン形成方法
US5068169A (en) Process for production of semiconductor device
EP0161256B1 (en) Graft polymerized sio 2? lithographic masks
JPS6360899B2 (ja)
JPH0444741B2 (ja)
JPS6219051B2 (ja)
JPS6248211B2 (ja)
JPS6360893B2 (ja)
JPS6233737B2 (ja)
JPS6360898B2 (ja)
JPS58223346A (ja) 素子分離領域の形成方法
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
JPS59180545A (ja) 乾式現像用ポジ型レジスト材料
EP0250762B1 (en) Formation of permeable polymeric films or layers via leaching techniques
JPH0469937B2 (ja)
JPH0337295B2 (ja)
JPS6053023A (ja) パタ−ン形成方法
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法
JPH04184445A (ja) レジストパターンの形成方法