JPS60120723A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS60120723A
JPS60120723A JP59188287A JP18828784A JPS60120723A JP S60120723 A JPS60120723 A JP S60120723A JP 59188287 A JP59188287 A JP 59188287A JP 18828784 A JP18828784 A JP 18828784A JP S60120723 A JPS60120723 A JP S60120723A
Authority
JP
Japan
Prior art keywords
curing
polyimide
cured
present
oligomers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59188287A
Other languages
English (en)
Inventor
コンスタンス・ジヨーン・アラツプス
スチーブン・マイケル・カンデツケ
マーク・アンソニー・タカツクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60120723A publication Critical patent/JPS60120723A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Organic Insulating Materials (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Macromonomer-Based Addition Polymer (AREA)
  • Element Separation (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビニル及びアセチレンのうちの少なくとも１
つが末端についた１、硬化された重合可能オリゴマーか
らなる電子部品に僕するものである。
〔従来技術〕
半導体業界では、装置の深い絶縁分離（当分野では凹所
と呼ばれることが多い）など、およびレベル間の金属安
定化層などとして従来の無機銹電体の代りに高分子材料
を使用することに、大きな関心が寄せられている。高分
子月別はある種の無機物よシ安価であり、また精製と製
造が容易で、熱特性および電気特性がより秀れている。
モノリフツク集積回路技術では、通常は集積回路構造中
で各種の能動素子上受動素子を互いに絶縁することが必
要である。これらの装置は、バンク・バイアソング（ｂ
ａｃｋ　ｂｉａｓｉｎｇ）、ＰＮ接合、部分的絶縁分離
および完全な絶縁分離によって絶縁されてきた。使用さ
れる誘電体は、二酸化ケイ素、ガラス、高分子などであ
った。
かかる能動装置および回路用の良好な絶縁は回路素子な
どが絶縁に隣接することが可能で、集積回路チップ」二
の能動装置および受動装置６゛、のパソギング密度がよ
り大きくなる、ある形の絶縁分離である。
寸だ、先ず基板から／リコンを選択的に除去して、基板
■−１月て凹所を形成し、次に凹所を誘電体で充填する
と七によって、凹形の絶縁分離が生成できることも知ら
れている。
誘電体で充填された凹所の占めるノリコン・チップ面積
を最小限に抑えるために、スパッタ・エツチング法とし
反応性イオン・エツチング法ヲ用いて／リコノ基板に凹
所が形成されてきた。
下記の米国特許に、かかる絶縁分離の使用を伴−う各種
電子装置が開示されている。これらの参考文献で教示さ
れる装（Ｗを形成するのに本発明の絶縁分離が使用でき
るので、これらの参考文献を説明する。米国特許第５７
６６４６８号、第６９６１６５５号、第７１１（１４０
８６号、第４１３９４９２号、第４１６０９９１号及び
第４３３３７９４号。
米国特許第４Ｑ５Ｑ９４８号には、溝にシリコン含イ］
のポリイミドを使用して、ＰＮ接合の末端部分の両端間
の漏電を制御することが開示されている。本発明の誘電
体をこのノリコーン含有のポリイミドの代りに使用でき
る。
米国特許第４６３６７９４号には、モノサント・スカイ
ボンドなど通常のポリイミド材料を塗布し、次に０２プ
ラズマ中、室温でエッチ・ハックすることによって形成
される、ポリイミド絶縁が開示されている。側壁付近の
機械的応力は減ると述べられ、ポリイミドは秀れた平面
化能力をもち、また誘電率がＳ　１０２よりも小さいた
め装置の性能が高まると述べられている。
米国特許第４３５３７７８号には、電子装置に使用でき
るポリイミド・フィルム中に開口部ヲエッチする方法が
開示されている。ポリイミド）ｒＡ石は、ポリアミド酸
として塗布され、次に部分硬化され、加工ステノブに続
いて、強い塩基の攻撃に例えられるようにポリイミドが
再び硬化されて架橋される。
欧州特許出願第００１９３９１号には、層間にポリイミ
ド誘電体を用いて、多層配線構造をもつ電子装置を製造
する方法が開示されている。このポリイミド誘電体は、
循環単位中にイミド・リングをもち、寸だ硬化すると末
端基がラジカル反応するために重合度が増大する、熱硬
化性付加重合型のポリイミドである。本発明の物質はこ
の欧州特Ｍ′Ｆ出願に開示されたものとは構造が異なり
、より秀れた特性をもち、異なる方法で硬化される。
下記の米国特許に、電子部品中で絶縁体または安定化）
ｌ′Ａ才・１として使用される、ポリイミド、ポリイミ
ド−ポリアミド、または類似の物質が開示されている。
しかし、開示されているどの物質も、本発明のものと同
等ではない。米国特許第６７００４９７号、第６８４６
１ＡＯ号、第３４８６９６４号、第５５１５５８５号、
第３９８５５９７号及び第４５６７１１９号。
〔発明が解決しようとする問題点〕
従来より絶縁分１１１ｆｃ　Ｊ■＃の物質として使用さ
れているボッイミドは、２次元網目構造をなし、物理特
性、化学特性及び電気特性は、必ずしも満足できるもの
では疫かった。
〔問題点を解決するだめの手段〕
本発明は、ビニル及びアセチレンのうちの少なくとも１
つが末端についたポリアミド酸、及びこれに各々対応す
るアミドエステル、イノイミド、イミド並びにそれらの
類似体及びそれらの混合物の６次元硬化生成物を含む電
子部品、並びにその生成方法を提供するものである。以
下では、このような物質を総称的に「オリゴマー」と呼
びその６次元硬化生成物を「硬化ポリイミド」と呼ぶこ
とがある。
本発明の主目的は、通常の処理溶液に対する溶解度が大
きくて、秀れた湿温特性および平面化特性をもたらし、
寸だ例乏、は装置の深い絶縁分所ｔをもたらすのに使用
でき、硬化する七空隙、気泡、亀剥、ふくれ、層剥ｒＪ
ＩＩ−１あるーは過剰の縮み割れなどのないポリイミド
を与えることができ、この硬化ポリイミドは秀れた粘着
性、熱安定性、７１気特性および劇薬品性を示す、オリ
ゴマー物質から形成される、電子部品製造用の誘電体乃
至は安定化ｍＵ別を提供することである。
本発明の重合用能オリゴマーおよびそれからできる本発
明の硬化ポリイミドの主たる利点は、本発明の重合可能
オリゴマーが基本的に（秀れた湿潤、充填および平面化
能力をもつ）モノマーと同様に装置の深い絶縁分離ない
し凹所を充填するのに使用できるが、完全に硬化または
反応させると取合成醋オリゴマーとは全く異なる特性を
もつ装置の深い絶縁分離に最も適した高分子量の硬化ポ
リイミドをも／こらずことができるということである。
本発明のオリゴマーの主な利点の一つは、硬化ポリイミ
ドが薄いフィルムの形では存在しないので、高温硬化（
寸たけ加橋）のために起こる応力の問題が、薄いフィル
ムの場合はどではないことである。しだがって、本発明
によれば、本発明の重合１り能オリゴマーを触媒を用い
て硬化する必要はなく、より簡Ｊセで安価な熱硬化が使
用できる。
本発明の硬化ポリイミドは、凹所充填月別という特別の
用途があるが　例えば処層セラミラク中のセラミック層
の代用品など電子部品中での絶縁分離乃至は安定化が必
要な用途にも使用することができる。例えば、Ｓ　ＯＬ
　Ｉ　］）　Ｓ　Ｔ　Ａ　Ｔ　ＥＴＥＣＨＮＯＬＯＧＹ
、Ｍａｙ　１９７２、Ｖｏｌ、１５、Ｎｏ、５、Ｐ、３
５〜４０を参照のとさ。
本発明のオリゴマーの主な利点については、後で考察す
る。これは、末端に反応性官能基のついたポリアミド酸
捷たはポリアミドエステルで通常の有機溶媒に非常に高
い固形物含有量例えば約７０〜８０重量係まで溶解する
ことができ、容易に装置にコ−１・して凹所を充填セる
ことかでき容易に平面化され、すなわち極めて平滑な欠
陥のない表面をもたらし、次に熱によっであるいは選択
次第で触媒を用いて硬化させて、６次元架橋構造をもつ
高分子量で熱的化学的特性の秀れた硬化ポリイミドをも
メこらずことができる。このこと（は、イ１更化すると
２次元構造をもたらす通常のボリイミｌ−とけ異なる。
〔実施例〕
本発明の重合可能オリゴマーは、ポリアミド酸及びこれ
に各々対応するアミドエステル、イソイミド、イミド並
びにそれらの類似体を含んでいる。
それらは、化学式によって表すと次のようになる。
これらはＴｈｅｒｍｉｄの商品名で、ＮａｔｕｒａｌＳ
ｔａｒｃｈ　ａｎｄ　Ｃｂｅｍｉｃａｌ　Ｃｏｒｐ　か
ら市販されている。
これらのオリゴマーは、典型的な場合、ＧＰＣ（ガスク
ロマトグラフィー）で決定した分子量が約６００〜１０
００から約ｉｏ口ｏｏ程度である。
当業者なら気づくように、選択される厳密な重合可能オ
リゴマー、選択される溶媒、重合可能オリゴマーを複数
回塗布することを希望するか否か、低い溶媒濃度を希望
するか否かおよび当事者には自明の同様の考慮点に応じ
て、有用な分子量が変わるので、本発明の重合可能オリ
ゴマーの分子量については完全に限定された範囲を指定
することができない。しかし、大部の商用プロセス、ラ
イン運転の場合、有用な重合可能オリゴマーの平均分子
団はＧＰＣで決定して約１５００〜８０００の範囲内に
あることが企図されている（本明細書では、別設の指示
がない限り、分子量は同じベースにもとづくものとする
。）。現在の所、好ましい重合可能オリゴマーの分子量
は、約２０００〜４０口０である。
本発明の重合可能オリコ゛マーは、通常の有機溶ｉ、例
ｔば、フルコール、ケトン、エーテル、アミド々どに溶
け、典型的な溶媒ばＮ−メチルピロリジノン（ＮＭＰ）
である。オリコ゛マーは、反応性末端基で置換されてい
るので、硬化または架橋させて、その場で望みの誘電体
および安定化１１しｌをもたらし、（硬化すると２次元
構造をもたらす通常のポリイミドとは違って）強いろ次
元構造をもつ、高分子量で熱的化学的特性が秀れた望み
の硬化ポリイミドをもたらすことができる。
希望する場合には溶媒の混合物を使用することもできる
が、現在の所かかる混合物を使用しても利益はないと思
われる。たたし、販売元から入手したオリゴマーが溶媒
に溶けた状態であり、それよりも経済的な溶媒が使用で
きる場合は、溶媒の混合物が有用なはずである。
販売元から入手した状態のオリコ゛マーを使用する場合
、「人手した状態の」オリコ゛マーの溶媒含有量を考慮
に入れて、コーティングに必四な溶媒の量を決定すべき
である。
ポリアミド酸及びこれに各々対応するアミドニスデル、
イノイミド、イミド並びにそれらの類似体の間、にｄ−
１幾分かの違いがあり、次に考察するようにそのうちの
あるものがより好捷しい。
式１のＴｈｅｒｍｉｄ　ＬＲ６００アミド酸（販売元か
らの情報）は、入手した状態で、分子量が約６００〜１
ＤＯＯＯの範囲にある。この物質は、少量のゲル成分を
含んでおり、それはあらゆるＧＰＣで例えば３００００
００程度の高分子量成分として現われる。秀れた湿潤特
性およびフィルム形成％性を得るには、この市販品を分
別して高分子１１：成分を除去し７、ゲル成分を痕跡惜
し７か含まない約２５０　（］〜ろ０００（ＧＰＣ分析
）程度の最も！ＪｒｔＬ、い分：ｆ、　ｉｌｌ成分を残
すことが最も望ましい。
分別ＣＩ１、）１０常のやり方で行ない、入手した製品
ｊｆ　Ｎ　メグールビロリジノン（ＮＭＰ　）、メチル
イノブヂルケトン、およびメチルアルコールに溶かし、
そわを１ミクロンのフィルターにかけて（分−ｒｍが約
４０００以上の不溶性物質を除去し）、それをトルエン
中で沈澱させて低分子量成分を除去し、固形物を集めて
アセトンに溶かし、それを１ミクロンのフィルターにか
け、トルエン中で再沈澱させ、生じた固形物を集めて乾
燥し、その後に得られた分子量が約２５００〜６０００
の物質をＮＭＰに溶かし、１ミクロンのフィルタ〜ｆ　
通して所期のコーティング溶液を調製する。
また分別によって、ポリアミド酸のイオン含有量が減り
、樹脂を汚染してその熱安定性を低下させる恐れのある
未反応のモノマーも除去されるはずである。
分別生成物は、各種のケトン性溶媒、ＮＭＰなどに溶か
すことができ、入手した状態の物質に比べて湿潤特性と
フィルム形成特性が改良された欠陥のない平滑なフィル
ムをもたらす。
販売元から入手した他の重合ｂ」能オリコマ−は、先に
指摘したように平均分子渚がＩＩＪ　６００〜１０００
から約１００００の範囲内にある。
式３のイノイミド（Ｔｌ＋ｅｒｒｎｉｄ　ＩＰ−６００
）は合成中に式１のアミド酸が予め閉環きれて、式４の
イミド形の異性体となったものである。式６のイノイミ
ドは動力学的により有利であるが、式４のイミド形は、
より安定で式１のアミド酸または式３のイノイミドのど
ちらを加熱しても得られるので、熱力学的により有利で
ある。
重合ｉ：ｉ丁能才能オリゴマー２００’Ｃで０５時間、
さらに４００″Ｃで４時間加熱することによって、完全
に硬化させることができ、８５°Ｃ以」−での硬化に、
すべて窒素中で行う。０１２重量係／時という低い重量
損失が常に観察されたが、これは満足できる値である。
この硬化ザイクルは、絶対的なものではなく、別の硬化
ザイクルも後で示すことにする。
また本発明によれば、本発明のオリゴマーの共［ｒｒ合
体が有用であることが企図されている。かかる共重合体
の一例は、末端にアセチレン基をもつオリゴマーとトリ
エチニルベノゼ／の重合物である。かかる共重合体は、
ポリトリエチニルベンゼン部分が存在するために弾性係
数がより太きいと期待され、１だ熱安定性と加水分解安
定性が高いことが期待される。イミド含有量が下がると
、硬化ポリイミドの水分および極性灼媒に対する吸収し
やすさも低下するはずである。
本発明にもとづくビニルまたはアセチレン末端基をもつ
本発明の重合可能オリゴマー、最も望ましいのはアセチ
レン基をもつ式ろのもの（イノイミド）は、式１のアミ
ド酸または式４のイミドよりも下記の理由で望せしい。
このイソイミドは、溶解度がアミド酸に比べて大きく、
ケトン性溶媒およびＮＭＰ中でスピン・コーティングに
適した濃縮溶液を形成する。ケトン性溶媒は、湿潤特性
とフィルム形成特性を改善すると思わノする。しかし、
イミド類似体はＮ　Ｍ　ｉ）にしか溶けない。
イノイミドは、ゲル化が開始するｌ晶Ｊｇｌ　（１９０
℃、６分）よりもずっと低い約１６０’Ｃで軟化し、こ
の架橋が起こる前に軟化できる性質は、秀れた平面化お
よびフィルムの均質性をもたらす。イミドとアミド酸は
、約１９０°Ｃで軟化する。
イノイミドは、熱によって転位して、水やアルコールを
放出することなく架橋したイミドをもたらす。水分はポ
リイミドから離れ難く、サンプルを３５０°Ｃ以上で最
低３０分加熱しないと完全には除去できないので、この
ことは大きな利点である。架橋中に溶媒（ＮＭＰ）と水
分からのガス抜きを絶えず行うと、望寸しくない細孔や
ピンホールが出来ることがある。
人手した状態（粉末状）のイノイミドの分子量分布は、
約２０００〜４０００（ＧＰＣ分析）で、痕跡量の高分
子量のゲル成分も含まない。すなわち、入手した状態の
アミド酸とは異なり、Ｔｈｅｒｍｉｄ−ＬＲ６００は精
製および／または分別を行う必要がない。
現在の所、入手したものを分別する必要があるのは、ア
ミド酸だけであると考えている。
本発明の重合可能オリゴマーは、加熱（１５０〜ろＯＯ
ｏＣ）すると、６種の反応を受ける。アミド酸の脱水ま
たはアミドエステルからのアルコールの除去を経由する
イミド化、およびイソイミド≠１らイミドへの転位、お
よびビニルまたはアセチレン末端基のどちらかの反応性
末端基のラジカルによって引き起こされる細か反応であ
る。末端基が、他の末端基に伺加して、鎖の末端でまた
けポリイミド鎖中に含まれるカルボニル基との間で架橋
を生成することができる。これらの細か反応は必要な反
応性官能基を不活性化させ、硬化ポリイミド中に所期の
６次元高分子網目構造を生成する。
先述のように、通常の線状ポリイミド樹脂は、加熱する
とイミド化を受けるだけで、２次元構造をもたらす。
先述のように、本発明のオリゴマーを使用して、様々な
性質の電子部品中に、絶縁層分蛸ｆ／不安定化領域とし
て働く領域を形成することができる。
しかし、本発明のオリゴマーは、後で考原する」：うな
秀れた特性のために、深い絶縁層分所１凹所として知ら
れるようになったものを充」頂するというｔＩ？定の用
途に使用される。例えば、かかる凹所のサイズは、典型
的な場合、２　ｔｉｍＸ　６　〃ｐ）〜ｏ５月〕１×５
５μｍ（幅、深さ）である。もちろん、本発明はそれだ
けに限られるものではない。
特別の利点の一つは、本発明のオリゴマーが低い溶媒含
有量で高い濃度で使用できることである。
先に指摘したように、溶液重量に対して（以下では別設
の指摘がない限９、同じベースによる）約７０〜８０重
量係以上までのオリゴマー濃度が使用できる。最も典型
的な場合、商用プロセス・ライン規模で約３０〜６０重
量係程度のオリゴマー濃度を使用すると好都合々思われ
る。
出発利科となるオリゴマー溶液は、簡単な方法で形成さ
れる。オリゴマーを単に望みの溶媒とよく混合して、望
みの比率のオリゴマー浴液を作る。
混合は１、典型的な場合常温で行うが、それよりも低１
１＋？１１だは高温が使用できない理由はない。より低
い〃１１、度では、溶液粘性が増加し、より高い温度で
は場合によっては溶液の揮発が増加する傾向がある。し
たがって現在の所、常温以外の条件を使用しても利益は
ないと思われる。混合は、通常の混合装置鱈を用いて実
施することができる。
オリゴマーを含む溶液は、通常の方法、例えばスピン・
キャスティング、噴霧、メニスカス・コーティングなど
によって電子部品の所期の部分に塗布するこ七ができる
。
本発明のオリゴマーを使用することの主な利点の一つは
、熱または触媒を用いて比較的低温度で硬化できること
である。典型的な場合、触媒を使用すると、熱硬化自体
を使用するよりも低温で硬化される。もちろん希望する
場合（では、電子線Ｘ線などの照射を使用することによ
って、硬化を促進することができる。
硬化後にオリゴマーは３次元構造をもったポリマーとな
る。もちろん硬化したとき、分子量は決定できない。上
記の触媒濃度では、通常末端基は、オリコマ−の約１〜
２重３　％程度で含捷れている。
本発明のオリゴマーを含む溶液を塗布し／ζ後、乾燥し
て別個の硬化ステップにかけることができ、あるいはさ
らに好才しいが、乾燥／硬化複合ザイクルを使用するこ
とができる。乾燥／硬化ザイクルの主たる利点は、もち
ろん一つの加工ステップで乾燥と硬化の二つの機能を実
施できることである。
別個の乾燥ステップを使用する場合には、通常は架橋が
かなりの程度を起こる温度よりも低い温度を使用するの
が好ましい。しかし、溶媒の蒸発によって所期の絶縁層
分離が損われるほどの過剰な架橋が起こらない限り、溶
媒追い出し中に硬化が始まっても、恐らく有害ではない
と思われる。
／こたし、通常はある程度の硬化が開始する前に溶媒を
追い出す方がよい。
別個の乾燥ステップを使用する典型的な場合約１００°
Ｃ以上の温度でＦ、＋１／２〜２時間より一般的には約
１時間とする。例えば、触媒的硬化を使用する場合、溶
媒追出し温度は、使用する触媒の切断温度、例えば過酸
化ジクミルでは１９０°Ｃよりも低くする。
しかし、一般的には、硬化が触媒によるものであれ熱に
よるものであれ、乾燥／硬化複合プロセスを使用する方
が好寸しい。
さらに最も望ましいのば、硬化ポリイミドの温度を何段
もかけて上げるステップ式乾燥／硬化加工法を使用する
ことである。ステップ式乾燥／硬化法を用いることによ
り、低い温度で重合可能オリゴマー／溶媒系から（触媒
が存在してもよい）溶みを追い出し、その後に高温度で
硬化を実施することができる。ステップ式乾燥／硬化サ
イクルは絶対的なものではないが、溶媒の蒸発によって
所期の絶縁層分離が損われる可能性は回避される。
典型的な場合、溶媒の追い出しは約１００°Ｃ以下の温
度で起こる。時間は前記の通りである。
次に約２００〜５０口”Ｃ１できれば約２００〜４００
°Ｃの温度で硬化を実施する。限定的なものと理解され
るべきではないが、熱硬化は通常は約１／２〜２時間の
乾燥サイクルの後、約４〜６時間より典型的な場合では
約５１／２時間て完了する。
熱硬化は、典型的な場合、窒素、アルゴンなどの不活性
雰囲気中で行うが、潜在的には空気や真空も使用できる
と考えられる。ただし、現在の所それらを使用しても利
益はないと思われる。
触媒硬化の場合、有機過酸化物触媒を使用するのが最も
便利である。これは、例えば過酸化ベンゾイル、過酸化
ジクミルなど、轟該技術で知られている有機過酸化物硬
化剤のうちから自由に選択することができる。所期の硬
化度が得られる限り硬化剤の量は重要ではなく、当業者
なら容易に決定できる。典型的な場合、存在するオリゴ
マーの合ｉ’ｉＨｔにもとづき、重合可能オリゴマーの
重量に対して約００５〜約１０重量係程度の量の触媒を
使用する。オリゴマー溶液の調製中に、触媒をオリゴマ
ーおよび望みの溶媒と混合して加えるのが便利である。
雰囲気は、触媒硬化の場合でも同じである。
熱硬化の場合と同様に、触媒硬化でも乾燥／硬化複合ザ
イクルを使用する方が好まし、い。乾燥サイクルにかか
ると考えられる時間は、上記と同じである。
典型的な場合、乾燥サイクルに続いて、触媒を活性化さ
せるのに充分な温度で、約１〜２時間以内で触媒硬化を
行う。この温度は、有機過酸化物触媒（硬化剤）では典
型的な場合で約１８５〜１９０’Ｃ程度であり、乾燥サ
イクルはより低温度である。
放射線にそって誘発される触媒硬化を希望する場合、典
型的にはその前に上記の条件で溶媒を追い出し、その後
に所期の放射線、例えば紫外線、電子線などを通過の量
の放射線を用いてオリゴマー／触媒に当て、硬化を開始
させる。触媒の種類と量は、上記の通りである。
上記の処理の後に、６次元構造を特徴とする所期の硬化
ポリイミドが得られる。
重合可能オリゴマーは、２０口’Ｃで０５時間、３００
°Ｃで０５時間さらに４００″Ｃで４時間加熱するとそ
によって完全に硬化することができ、８５°Ｃ以上の硬
化はすべて窒素中で行う。別の硬化サイクルは、８５８
Ｃでろ口分間、１７０’Ｃで１時間、２００°Ｃで１時
間、（５００°Ｃで１時間（このステップは任意選択で
ある））、さらに４００’Ｃで４１／２時間加熱するも
のである。各ステップ間の時間は重要ではなく短くてよ
い。硬化が完了した後の冷却速度は重要でない。当業者
ならすぐ気付くように、他の硬化サイクルを使用しても
う寸〈いくが、上記の硬化サイクルは秀れた結果を−匂
えるこ吉がわかっている。０１２重１係／時以下の低い
重量損失が常に観察されたが、これは満足できる値であ
る。
硬化に続いて、本発明の硬化ポリイミドをその表面が平
面になるように除去することが南ましい。
または必要な場合、当該技術で知られているやυ方で通
常の反応性イオン・エツチングを使用して、それを実施
することができる。かかるエツチング法は、”　５ｏｌ
ｉｄ　５ｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙ　”。
Ｍａｙ　１９７６、Ｐ、３１〜３６　’Ｆｌ？載のリチ
ャード、Ｌバージンの”Ａ　５ｕｒｖｅｙ　ｏｆ　ｐｌ
ａｓｍａ−Ｅｔｃｈｉｎｇ　Ｐｒｏｃｅｓｓｅｓ　”お
よび”５ｏｌｉｄＳｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙ　
”　％　Ｎｏｖｅｍｂｅｒ１９８０、ｐ、８５〜９１所
載のジエチルディンＣ０／ユヴアルツ等の°’　Ｒｅａ
ｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇｉｎ　Ｃｂｌｏｒ
ｉｎａｔｅｄ　Ｐｌａｓｍａ”に詳しく記さｉｌている
。これらの刊行物の方法に従って、本発明の硬化ポリイ
ミドを残渣の生成なしに均一にエッチ・バックすること
ができる。
−１−記の例として、本発明にもとづくオリゴマーは加
熱によって容易に架橋させイミド化することができ、例
えば５００°ｃ−１での比較的高い温度で形態変化が起
こる結果、その物理的特性をさらに改善することができ
る。
以上、本発明のオリゴマー、それを含む溶液、それを塗
布する方法、およびそれを硬化して所期の硬化ポリイミ
ドを得る方法について一般的に説明してきた。
次に、現在の所それを実施するための最良の方法を例示
するため、以下に実例を示す。
実　例 先に示したように、本発明の重合可能ポリマーは、基本
的に通常の半導体装置などの絶縁層分離の代用品として
使用される。
この例では、寸法２０ミクロン（幅）×５５ミクロン（
深さ）の通常の凹所をもつノリコン・ウェハを使用した
。選択した重合可能オリゴマーは、チルミドＩ　Ｐ、−
６００のイノイミドであった。これを販売元から粉末状
で入手し、その分子量は約２０００〜４０００であった
。
これをＮＭＰと邦温で混合し、溶液重量に対してろ７重
用＝係のイノイミドを乱むイソイミド溶液とした。
次にとＪｌを通常の方法で上記の凹所イ」きウエノ・に
スピン・コートした。
塗布の後、取合ｆｉＪ能オリゴマー溶液を、通常の加熱
炉で不后怜；（窒素）雰囲気中で下記の条件で乾燥／硬
化複合ザイクルにかけた。
温度」−昇時間は重要ではなく、使用する乾燥／硬化炉
の空気温度をある温度から次の温度に」−げるだけの時
間とした。時間と温度は（常温から出発して）８５°Ｃ
で１０分間、１７０°Ｃで１／２時間、２　［］　０’
Ｃで１／２時間、３００°Ｃで１／２時間、４００’Ｃ
′ｃ４１／２時間であった。触媒は使用しなかつ／こ。
１・記の処理に続いて、凹所利きウェハを炉からｉｆＶ
り出して空気中で周囲条件で冷却した。
冷却条件は重要ではない。もちろん冷却速度は、装置部
品がひび割れなどを起こすほど速くすべきではないが、
それは当業者には自明のこ々である。
冷却後に装置表面を通常の標準的ダイオード装置中で酸
素プラズマＲＩＥエッチした。
得られた絶縁層分離は、上記の利点を示しプこ。
分別したアミド酸も使用したが、凹所充填月利として秀
れた結果を与えた。ＮＭＰ溶液を凹所側き構造にスピン
・コートし、完全に硬化させるためステップ式に４　Ｄ
　Ｄ’Ｃｔで加熱した。こうして出来た装置は、空隙や
「湿潤喪失」のないトレンチを備え、９５チ以上という
秀れた局部的平面化を示した。プラズマ・エツチノくツ
ク後の分析により、反応性イオン・エツチングが均一で
あり残渣はないことが確証された。
イノイミドによるトレンチ充填は、薄い（１３ミクロン
）塗布層をもつ秀れた局部的トレンチ平面化を示した。
架橋が起こる前に１６０’Ｃで物質流動が起って、秀れ
た平準化をもたらし、その後のプラズマ・エッチバック
によって平面凹所構造が生成される。硬化後に普通は通
常のＲＩＥ「エッチバック」法をするので、通常はウエ
ノ・の頂面全体か、例えば乾燥厚さ０５〜５ミクロンの
重合可能オリゴマー溶液でコートされる。
〔発明の効用〕
本発明の硬化ポリイミドの主として装置の点から見て重
要な秀れた特性について詳しく説明し、また、本発明の
オリゴマーの主として加工の点からみて重要な秀れた特
性について考察する。
硬化ポリイミドは、基本的に空隙、気泡、排湿側領域を
含んでいす、共通処理溶媒中にひび割れや裂目を含んで
いない。
硬化ポリイミドは、残渣の生成なしに均一にエッチ・バ
ックすることができる。
硬化ポリイミドは、半導体装置中に典型的に使用される
金属や力（（磯成分、例えば／リコン、アルミナ、窒化
ケイ素などを含む各種の表面に対して秀れた接着力をも
つ。接着力は、接着促進剤がなくとも硬化ポリイミドの
フィルムを窒化ケイ素から剥がすことができないほど秀
れている。それに匹敵する市販の硬化ポリイミド（デコ
〜ポン５８７８、高名）は、接着促進剤の存在下でしか
これほどの接着力を示さない。希望する場合には、本発
明にもとづいて接着促進剤を使用することができるが、
接着促進剤が不必要なことが不発１シ］の一つの基本的
利点である。
硬化ポリイミドの熱膨張率は２５．４２ｘｌＯ−６／度
で、ノリコン、アルミナおよび窒化ケイ素の熱膨張率と
同程度であり、また通常のポリイミドとも同程度である
。
トレンチ中の硬化ポリイミドは装置の絶縁層分離として
残るので、熱的に安定でなければならず、まだ個性化処
理中もチップの全面１用期間中もほぼ不変でなけノ］ば
ならない。この物質が無機性ｔｌｊ体ベッド中に含まれ
た状態で、５０口°Ｃものｌ晶度の熱サイクリングを施
すことができる。チップの信頼性を確保するには、かか
る熱サイクリング条件に対する長期間の安定性が必要で
ある。
硬化ポリイミドは、４ＣＩＯ’Ｃまで熱的に安定で４０
０°Ｃで１０時間後にもガス抜きは無視できるほどであ
り、接着力の喪失や形態変化はみられない。ガス抜きが
無視できるほどなのは、鋼量の架橋が存在するためと考
えられ、加熱の結果結合の切断が起こるとはいえ、架橋
が存在するため、揮発性グループの発生は比較的少ない
と思われる。
硬化ポリイミドは、秀れた電気特性をもっている。例え
ば、水や熱サイクリングにさらした後もその誘電率は変
化せず、分極および電荷反転に対して抵抗力をもつ。硬
化ポリイミドは通常のポリイミドに比べて炭化水素の含
有量が多く、寸だ架橋の程度が大きいので、通常のポリ
イミドよりは著しく疎水性である。例えば、９６係の湿
度に、１０００時間さらした後に、硬化ポリイミドは１
チ以−トしか水分を含まず、誘電率の変化はない。
１旧坂のポリイミドであるＫ　ａ　ｐ　ｔ　ｏ　ｎは、
同じ条「１＝で２９チまで水分を吸収Ｆ〜、誘電率が正
常な場合より１１％増ＩＪＩＩする。
硬化ポリイミドｋｌ、疎水性が増しているため、処理Ｒ
手媒を吸収する能力が最小の硬化ポリイミドが実現され
、例えば（クシ性処理溶媒にさらすと膨潤ないし、ひび
割）１−４−る傾向が減少する。この膨潤減少の性質は
、凹所絶縁にとって重大な因子であり、うまく凹所絶縁
を形成するだめの最も重要な変数の一つである。さらに
、本発明の硬化ポリイミド中の高度の架橋は、ひび割れ
伝播機構を妨げると考えられる。
通常のポリイミドで最適の特性を得るには、一般に高温
アニーリングが必要であり、本発明の硬化ポリイミドで
も同様である。高温アニーリングは、通常のポリイミド
に対して先行技術で使用される条件にもとづいて行う。
最後に、オリゴマー末端のラジカル結合と側線反応によ
って生じる６次元構造は、通常のポリイミドの２次元構
造よりも変形およびひび割れに利する抵抗力がずっと大
きく、特に本発明の硬化ポリイミドは大きな弾性率と引
張り強さをもっている。さらに具体的にいえば、本発明
の硬化ポリイミドは、凹所を充填するのに使用した場合
硬化陵処理中に熱ひずみおよび溶媒ひずみのドてひび；
’＋’１れしない。
本発明のオリゴマーも、電子部品中に絶縁乃至は安定化
素子を形成するだめの極めて望ましい特性をもっている
。もつとも、これらの特性は、最終的装置の点からでは
なく、主として加］一方法の点からみたものである。
その分１″−晴、が小さいので、例えば４０〜６０φと
高い同形物音イｊ吊の溶液が調製できる。これは、ｍ−
中な方法を用いて一回の塗布で凹所を充填し平面化する
のに充分な流動性をもち、そのため溶媒含イ１￥−が少
なくなり、溶媒蒸発時の体積縮小による縮み割れと応力
が著しく小さくなる。それには対照的に、ｌ）　−５８
７８（デュポン社より市販）などの高分子ボ、のポリイ
ミドの溶液は、粘性が大きくなるために濃縮溶液として
使用することができない。典型的なものでは、使用可能
な溶液はかかるポリイミドを約１２〜１５係含んでおり
、凹所、充用に使用した場合、空隙、層剥離および過剰
な縮み割れをも／こらず。
オリゴマーは低分子団であるため、有機アルコール、ケ
ト／、エーテル、アミドなどに溶け、窒化ケイ素、セラ
ミック表面、二酸化ケイ素など各種の表面を容易に濡ら
す溶液ができる。
本発明の硬化ポリイミドでは大きな分子用が望ましいが
、本発明のオリゴマーではそれは望ましくない。分子量
が増すと、一定の質量でオリゴマー溶液の御粘性が増し
、平準化特性および湿潤特性の不充分な溶液となる。例
えば、本発明のポリアミド酸オリコマ−４５係溶液は、
粘度かろ０Ｏｃｐであるが、市販のポリアミド酸（デュ
ポン５８７８、高名）の４０Ｌｌ）溶液は、粘度が５０
〜８０ｋｃｐである。

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁分離用の物質が、ビニル末端基及びアセチレ
    ン末端基のうちの少なくとも１つが結合した重合ＤＪ能
    なオリゴマーを硬化した重合体から成る電子装置。
  2. （２）前記重合可能なオリゴマーが、ポリアミド酸及び
    当該ポリアミド酸に各々対応するアミドエステル、イノ
    イミド、イミドのうちの少なくとも１つから成る、特許
    請求の範囲第（１）項記載の電子装置。
JP59188287A 1983-11-30 1984-09-10 電子装置 Pending JPS60120723A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55673483A 1983-11-30 1983-11-30
US556734 1983-11-30

Publications (1)

Publication Number Publication Date
JPS60120723A true JPS60120723A (ja) 1985-06-28

Family

ID=24222626

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59188287A Pending JPS60120723A (ja) 1983-11-30 1984-09-10 電子装置
JP59235328A Pending JPS60124094A (ja) 1983-11-10 1984-11-09 差動センスアンプ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP59235328A Pending JPS60124094A (ja) 1983-11-10 1984-11-09 差動センスアンプ

Country Status (3)

Country Link
EP (1) EP0143963B1 (ja)
JP (2) JPS60120723A (ja)
DE (1) DE3485828T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183127A (ja) * 1986-02-06 1987-08-11 Fuji Electric Co Ltd 半導体素子の製造方法
JP2008101186A (ja) * 2006-10-18 2008-05-01 Choko Kagaku Kogyo Kofun Yugenkoshi アミン酸エステルオリゴマー、それを含有するポリイミド樹脂のための前駆体組成物、及び使用

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119730A (ja) * 1983-11-30 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ポリイミド誘導体薄膜の形成方法
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
US4568601A (en) * 1984-10-19 1986-02-04 International Business Machines Corporation Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
JPH069222B2 (ja) * 1986-01-07 1994-02-02 日立化成工業株式会社 多層配線構造の製造法
US4886573A (en) * 1986-08-27 1989-12-12 Hitachi, Ltd. Process for forming wiring on substrate
DE4300765C1 (de) * 1993-01-14 1993-12-23 Bosch Gmbh Robert Verfahren zum Planarisieren grabenförmiger Strukturen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4838457A (ja) * 1971-09-18 1973-06-06
JPS505348A (ja) * 1973-04-03 1975-01-21
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS5213833A (en) * 1975-07-07 1977-02-02 Kubota Ltd Reaperrbinder
JPS52141886A (en) * 1977-05-23 1977-11-26 Hughes Aircraft Co Method of making cured resin from acetylene substituted polyimide oligomer
JPS5745952A (en) * 1980-08-18 1982-03-16 Ibm Method of producing integrated circuit
JPS5761023A (en) * 1980-06-20 1982-04-13 Nasa Polyimide prepolymer, polyimide and composition for polyimide resin reinforcing fibrous material

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0019391B1 (en) * 1979-05-12 1982-10-06 Fujitsu Limited Improvement in method of manufacturing electronic device having multilayer wiring structure
GB2107926A (en) * 1981-10-13 1983-05-05 Monolithic Memories Inc Semiconductor device and method of manufacture
JPS60119730A (ja) * 1983-11-30 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ポリイミド誘導体薄膜の形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4838457A (ja) * 1971-09-18 1973-06-06
JPS505348A (ja) * 1973-04-03 1975-01-21
JPS5359661A (en) * 1973-04-03 1978-05-29 Hughes Aircraft Co Preparation method of acetylene substituted polyimido oligomer
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS5213833A (en) * 1975-07-07 1977-02-02 Kubota Ltd Reaperrbinder
JPS52141886A (en) * 1977-05-23 1977-11-26 Hughes Aircraft Co Method of making cured resin from acetylene substituted polyimide oligomer
JPS5761023A (en) * 1980-06-20 1982-04-13 Nasa Polyimide prepolymer, polyimide and composition for polyimide resin reinforcing fibrous material
JPS5745952A (en) * 1980-08-18 1982-03-16 Ibm Method of producing integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183127A (ja) * 1986-02-06 1987-08-11 Fuji Electric Co Ltd 半導体素子の製造方法
JP2008101186A (ja) * 2006-10-18 2008-05-01 Choko Kagaku Kogyo Kofun Yugenkoshi アミン酸エステルオリゴマー、それを含有するポリイミド樹脂のための前駆体組成物、及び使用
JP4498382B2 (ja) * 2006-10-18 2010-07-07 長興化學工業股▲ふん▼有限公司 アミン酸エステルオリゴマー、それを含有するポリイミド樹脂のための前駆体組成物、及び使用

Also Published As

Publication number Publication date
EP0143963A3 (en) 1988-09-21
JPS60124094A (ja) 1985-07-02
DE3485828T2 (de) 1993-03-11
EP0143963B1 (en) 1992-07-22
DE3485828D1 (de) 1992-08-27
EP0143963A2 (en) 1985-06-12

Similar Documents

Publication Publication Date Title
JP2868167B2 (ja) 多重レベル高密度相互接続構造体及び高密度相互接続構造体
JP2954689B2 (ja) コポリイミドから成る絶縁フィルム
EP0604038B1 (en) Plasticized polyetherimide adhesive compositions
US4656050A (en) Method of producing electronic components utilizing cured vinyl and/or acetylene terminated copolymers
US4699803A (en) Method for forming electrical components comprising cured vinyl and/or acetylene terminated copolymers
US4749621A (en) Electronic components comprising polyimide-filled isolation structures
JPS60120723A (ja) 電子装置
US4654223A (en) Method for forming a film of dielectric material on an electric component
JP3046952B2 (ja) 金属部品をセラミックスに結合する為の接着剤シーラント
US4871619A (en) Electronic components comprising polymide dielectric layers
JP4009918B2 (ja) ポリイミドフィルム、その製造方法およびそれを基材とした金属積層板
JPH077104A (ja) 有機誘電体材料の薄膜を硬化する方法
JP2941754B2 (ja) はんだ付け環境に適した回路板接着剤
JP4041019B2 (ja) 銅の拡散に対するバリア効果を有する誘電体
KR101988809B1 (ko) 전자 부품의 패키징용 폴리아믹산 조성물 및 이를 이용하여 전자 부품을 패키징하는 방법
KR100860098B1 (ko) 반도체 패키지용 접착 필름
EP0144661B1 (en) Method for forming a film of a polyimide dielectric material on an electronic component and the resulting component
JPWO2004067666A1 (ja) 接着シートおよび積層体
JP4940499B2 (ja) 低誘電率重合体
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH0485379A (ja) 耐熱性樹脂ペーストおよびこれを用いたｉｃ
JP3126726B2 (ja) 配線構造体とその製造方法
JP2005079453A (ja) 半導体装置の製造方法
JPH06244171A (ja) 層間絶縁膜形成用塗布液およびこれを用いた層間絶縁膜形成方法
US4622383A (en) Method for the fractionation of reactive terminated polymerizable oligomers