KR0177587B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 반도체기판 상부에 도전층을 형성하고 상기 도전층 상부에 전자빔용 감광막을 형성한 다음, 상기 도전층 양측에 전기장을 인가하는 동시에 상기 감광막을 전자빔으로 노광하고 후속공정으로 현상공정을 실시하여 감광막패턴을 형성함으로써 해상도를 증가시키고 스캐터링되는 전자로 인한 패턴의 왜곡을 방지하여 반도체소자의 특성, 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세패턴 형성방법

제1도는 종래기술에 따라 반도체소자의 미세패턴 형성방법을 도시한 단면도.

제2도는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

11,21 : 반도체기판 13,25 : 도전층

15,23 : 전자빔용 감광막 17,27 : 기준마크

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 전자빔(E-beam)을 이용한 에스.엘.알.(single layer resisit, 이하에서 SLR이라 함) 공정으로 균일한 패턴을 형성하는 기술에 관한 것이다.

종래에는 반도체기판 상부에 감광막패턴을 형성하고 이를 광원으로 노광한 다음, 현상공정을 실시하여 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 피식각층을 식각함으로써 미세패턴을 형성하였다.

그러나, 반도체소자가 고집적화됨에 따라 패턴의 크기가 작아져 종래와 같이 빛을 이용한 리소그래피공정으로는 고집적화된 반도체소자에서의 미세패턴을 형성하기 어려운 단점이 발생하였다.

이를 해결하기 위하여, 반도체기판 상부에 전자빔용 감광막을 단층(SLR)으로 형성하고 이를 전자빔을 주입하여 노광한 다음, 현상공정을 실시함으로써 고집적화된 반도체소자의 미세패턴을 형성한다.

참고로, 상기 전자빔 노광공정과 빛을 이용한 노광공정(이하 빛 노광공정이라 함)을 비교하면 다음과 같다.

우선, 전자빔 노광공정은 1Å이하의 파장을 사용하는데 반하여 상기 빛 노광공정은 2000∼4360Å정도의 파장을 사용한다. 그리고, 상기 전자빔 노광공정은 30∼100㎛의 초점심도(depth of focus, 이하에서 DOF 라 함)를 갖는 데 비하여 상기 빛 노광공정은 1∼3㎛의 DOF를 갖는다.

그리고, 상기의 비교된 사항으로 형성된 감광막패턴의 해상도는 상기 전자빔 노광공정이 1㎛ 이하이고 상기 빛 노광공정이 1㎛ 이상으로서, 파장이 짧고 DOF가 우수한 상기 전자빔 노광공정의 해상도가 뛰어남을 알 수 있다.

그러나, 상기 SLR 감광막을 이용한 반도체소자의 미세패턴 형성방법은, 상기 노광공정시 주입되는 전자로 인하여 상기 반도체기판이 손상되기 쉽고, 상기 전자가 상기 전자빔용 감광막에 주입되어 축척됨으로써 전자간에 차지-업 (charge up)현상이 발생하며 이는 나중에 입사하는 전자들에 영향을 미치는 차지 효과(charging effect)가 유발한다. 그리고, 상기 감광막이나 반도체기판에서 반사되는 백-스캐터링(back-scattering)과, 상기 감광막을 통하여 상기 반도체기판으로 스캐터링되는 포워드-스캐터링(forward scattering)현상이 발생한다.

그리고, 상기의 현상들로 인하여, 노광영역 외의 부분이 노광됨으로써 예정된 미세패턴을 형성할 수 없게 된다.

상기 SLR 공정의 단점을 해결하기 위하여, 종래의 빛 노광공정에서 SLR의 단점을 해결하기 위해 삼층감광막(tri-layer resist, 이하에서 TLR 이라 함) 공정을 사용한 것과 같이 TLR 공정을 사용한다.

상기 TLR 공정은 다음과 같이 실시한다.

먼저, 비식각층(도시안됨)이 형성된 반도체기판(도시안됨) 상부에 TLR을 형성한다. 이때, 상기 TLR은 하부감광막, 중간층 및 상부감광막으로 형성한다.

그 다음에, 종래의 빛 노광공정과 같은 공정으로 실시하여 패턴을 형성한다.

그러나, 상기 TLR를 이용한 전자빔 노광공정은 파티클(particle) 발생하고, TLR 각층의 감광막 식각공정시 발생되는 임계면적(critical dimension, 이하에서 CD라 함)이 변화하여 패턴의 특성 및 신뢰성이 저하되며, 공정이 복잡하여 반도체소자의 특성, 신뢰성 및 생산성을 저하시키는 단점이 발생한다.

그리하여, 최근에는 상기 전자빔을 이용한 SLR 공정과 TLR 공정의 단점을 보완하기 위하여, 상기 전자빔을 이용한 SLR 공정에 완충층(buffer layer)을 형성하여 실시하였다.

제1도는 최근의 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도로서, 전자빔 노광공정을 이용한 것을 도시한다.

먼저, 반도체기판(21) 상부에 전자빔용 감광막(23)을 소정두께 형성하고, 상기 감광막(23) 상부에 도전층(25)을 형성한다.

이때, 상기 도전층(25)은 노광공정시 상기 반도체기판(21)이 손상되는 것을 방지하는 완충층으로서, 차지 효과를 방지하기 위하여 형성한다.

그 다음에, 별도의 마스크없이 기준마크(27)를 이용하여 프로그램된 전자빔 장치로 상기 감광막(23)을 노광한다.

후속공정으로, 상기 노광된 감광막(23)을 현상하여 감광막패턴(도시안됨)을 형성한다.

또한, 상기 전자빔의 노광공정에 따른 SLR 공정은 상기 도전층(25)을 상기 감광막(23)과 반도체기판(21) 사이에 게재하여 실시할 수도 있다.

상기한 바와 같이 완충층이 형성된 SLR를 이용한 반도체소자의 미세패턴 형성방법은, SLR 나 TLR을 이용한 패턴 형성방법의 단점을 보완하였으나, 여전히 차지 효과가 발생되고 도전층에 주입된 금속이온들이 균일하게 분포되지 않아 패턴의 왜곡(distortion) 현상을 방지하기가 어렵게 되어 반도체소자의 특성, 신뢰성, 생산성 그리고 수율을 저하시킴으로써 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 완충층으로 형성된 도전층에 전기장을 인가하여, 감광막에 입사되어 축적된 전자들에 의해 노광영역밖으로 스캐터링되는 전자들을 상기 도전층에 잡아두어 전자로 인한 패턴의 왜곡을 방지함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 감광막(23)반도체소자의 미세패턴 형성방법의 제1특징은, 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층 상부에 전자빔용 감광막을 형성하는 공정과, 상기 도전층 양측에 전기장을 인가하는 동시에 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 것이다.

그리고, 본 발명에 따른 반도체소자의 미세패턴 형성방법의 제2특징은, 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층에 전기장을 균일하게 인가하는 공정과, 상기 도전층 상부에 전자빔용 감광막을 형성하는 공정과, 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 것이다.

그리고, 본 발명에 따른 반도체소자의 미세패턴 형성방법의 제3특징은, 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층에 전자빔용 감광막을 형성하는 공정과, 상기 도전층에 전기장을 균일하게 인가하는 동시에 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 것이다.

또한, 본 발명에 따른 반도체소자의 미세패턴 형성방법의 제4특징은, 반도체기판 상부에 전자빔용 감광막을 형성하는 공정과, 상기 감광막에 도전층을 형성하되, 상기 도전층에 전기장을 균일하게 인가하는 공정과, 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제2도는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 도전층(13)을 소정두께 형성하고, 상기 도전층(13) 상부에 전자빔용 감광막(15)을 소정두께 형성한다.

이때, 상기 도전층(13)은, 상기 감광막(15)을 통과한 전자, 백-스캐터링되는 전자 그리고 포워드-스캐터링되는 전자에 의한 패턴의 왜곡현상을 방지하기 위하여, 부도체인 폴리머에 (+)금속이온을 주입하여 형성한다.

그 다음에, 별도의 마스크없이 기준마크(17)를 이용하여 프로그램된 전자빔 노광장치로 상기 감광막(15)을 노광하는 동시에 양측에서 상기 전자들을 끌어당기는 전기장을 인가한다.

후속공정으로, 상기 노광된 감광막(15)을 현상하여 감광막패턴(도시안됨)을 형성한다.

본 발명의 다른 실시예는 다음과 같다.

먼저, 상기 전자빔의 노광공정에 따른 SLR 공정은 상기 감광막(15)을 상기 도전층(15)과 반도체기판(11) 사이에 게재하여 실시할 수도 있다.

그리고, 상기 도전층(13)을 형성하고 상기 도전층(13)에 전기장을 균일하게 인가한 다음, 상기 도전층(13) 상부에 전자빔용 감광막을 형성하고 전자빔을 이용하여 노광을 실시할 수도 있다.

또한, 상기 폴리머에 (+) 금속이온을 주입하는 대신에 중성의 금속이온을 주입하여 형성할 수도 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 전자빔을 이용한 SLR 노광공정으로 감광막패턴을 형성하되, 전자빔용 감광막과 반도체기판 사이에 전기장이 인가된 도전층을 게재하고, 전자빔을 이용한 노광공정을 실시한 다음, 후속공정에서 현상공정을 실시함으로써 종래에 빛을 이용하여 형성한 패턴보다 작고 균일한 패턴을 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고, 별도의 마스크를 사용하지 않아 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (13)

1. 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층 상부에 전자빔용 감광막을 형성하는 공정과, 상기 도전층 양측에 전기장을 인가하는 동시에 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
2. 제1항에 있어서, 상기 도전층은 부도체인 폴리머에 (+) 금속이온을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
3. 제1항에 있어서, 상기 도전층은 부도체인 폴리머에 중성의 금속이온을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
4. 제1항에 있어서, 상기 전기장은 상기 도전층에 (+) 로 인가하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
5. 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층에 전기장을 균일하게 인가하는 공정과, 상기 도전층 상부에 전자빔용 감광막을 형성하는 공정과, 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
6. 제5항에 있어서, 상기 도전층은 부도체인 폴리머에 금속이온을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
7. 제5항에 있어서, 상기 전기장은 상기 도전층에 (+) 로 인가하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
8. 반도체기판 상부에 도전층을 형성하는 공정과, 상기 도전층에 전자빔용 감광막을 형성하는 공정과, 상기 도전층에 전기장을 균일하게 인가하는 동시에 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
9. 제8항에 있어서, 상기 도전층은 부도체인 폴리머에 금속이온을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
10. 제8항에 있어서, 상기 전기장은 상기 도전층에 (+) 로 인가하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
11. 반도체기판 상부에 전자빔용 감광막을 형성하는 공정과, 상기 감광막에 도전층을 형성하되, 상기 도전층에 전기장을 균일하게 인가하는 공정과, 상기 감광막을 전자빔으로 노광하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
12. 제11항에 있어서, 상기 도전층은 부도체인 폴리머에 금속이온을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
13. 제11항에 있어서, 상기 전기장은 상기 도전층에 (+) 로 인가하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.