KR100955670B1 - 반도체 소자의 포토레지스트 패턴 형성방법 - Google Patents

반도체 소자의 포토레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR100955670B1
KR100955670B1 KR1020060095709A KR20060095709A KR100955670B1 KR 100955670 B1 KR100955670 B1 KR 100955670B1 KR 1020060095709 A KR1020060095709 A KR 1020060095709A KR 20060095709 A KR20060095709 A KR 20060095709A KR 100955670 B1 KR100955670 B1 KR 100955670B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
wafer
angle
photoresist
pattern
Prior art date
Application number
KR1020060095709A
Other languages
English (en)
Other versions
KR20080029489A (ko
Inventor
정용수
이민용
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095709A priority Critical patent/KR100955670B1/ko
Publication of KR20080029489A publication Critical patent/KR20080029489A/ko
Application granted granted Critical
Publication of KR100955670B1 publication Critical patent/KR100955670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 반도체 소자의 포토레지스트 패턴 및 그 형성방법은, 반도체 기판; 및 반도체 기판 위에 배치되면서, 측벽이 상기 반도체 기판의 가장자리 방향으로 기울어지도록 형성된 포토레지스트 패턴을 포함한다.
포토레지스트 패턴, 틸트 각, 이온주입

Description

반도체 소자의 포토레지스트 패턴 형성방법{Method for fabricating photoresist pattern in semiconductor device}
도 1 및 도 2는 이온주입 과정에서 발생하는 섀도우 효과를 설명하기 위해 나타내보인 도면이다.
도 3 및 도 4는 본 발명에 따른 포토레지스트 패턴을 설명하기 위해 나타내 보인 도면이다.
도 5 내지 도 8은 본 발명의 각 실시예에 따른 반도체 소자의 포토레지스트 패턴 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 섀도우 효과를 방지할 수 있는 반도체 소자의 포토레지스트 패턴 및 그 형성방법에 관한 것이다.
일반적으로, 포토리소그래피(photo lithography)공정은 반도체 소자의 고집적화를 선도하는 기술로서, 빛을 이용하여 반도체 기판 위에 패턴을 형성하는 방법이다. 포토리소그래피 공정은 웨이퍼 또는 반도체 기판에 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 빛에 의해 용해도가 변화하는 포토레지스트(photoresist)를 도포한다. 다음에 웨이퍼 상에 전사될 패턴이 형성된 포토 마스크를 포토레지스트 상에 배치하고, 자외선, 전자빔 또는 X선 등과 같은 노광 장비의 빛을 포토레지스트 상에 조사하여 포토레지스트 상에 패턴을 전사한다. 다음에 현상액에 대하여 용해도가 변화된 부분을 제거함으로써 포토레지스트 패턴을 형성한다.
이와 같은 포토레지스트 패턴은, 원하는 패턴을 웨이퍼 또는 반도체 기판 위에 형성하기 위한 식각과정에서 마스크막으로 이용하거나, 반도체 기판 내에 불순물을 주입하는 과정에서 이온주입배리어막으로 이용하고 있다.
이 가운데 포토레지스트 패턴을 이온주입배리어막으로 이용하는 방법에 있어서, 이온주입이 필요한 영역은 포토레지스트 패턴을 형성하지 않고, 이온주입이 필요하지 않은 영역은 포토레지스트 패턴을 배치하여 이온주입배리어막으로 이용하고 있다. 그러나 소자가 고집적화됨에 따라 이온주입이 필요한 영역의 공간(space)이 점점 줄어들고 있다. 이와 같이 공간이 점점 줄어들면서 포토레지스트 패턴과 포토레지스트 패턴간의 간격도 줄어들게 되어 이온주입을 진행하는 과정에서 섀도우 효과(shadow effect)가 발생할 수 있다.
섀도우 효과는 이온주입을 진행하는 과정에서 이온주입되는 영역의 일부분이 포토레지스트 패턴에 의해 가려지는 현상에 의해, 일부분은 원하는 양보다 적게 들어가고, 다른 부분은 원하는 양보다 많은 양의 이온주입이 되는 현상이다.
도 1 및 도 2는 이온주입 과정에서 발생하는 섀도우 효과를 설명하기 위해 나타내보인 도면이다.
도 1 및 도 2를 참조하면, 웨이퍼 또는 반도체 기판(100) 상에 포토레지스트 패턴(110)이 배치되어 있다. 여기서 포토레지스트 패턴(110)은 노광 및 현상 공정을 통해 수직(vertical) 형상으로 형성된다. 이러한 포토레지스트 패턴(110)을 이온주입배리어막으로 이용하여 반도체 기판(100) 상에 불순물을 주입하는 과정에서 채널링(channeling) 현상을 방지하기 위해 틸트(tilt)각을 주어 불순물을 주입하는 방법을 이용하고 있다.
그런데 틸트각을 주어 불순물을 주입하는 과정에서, 포토레지스트 패턴(110)의 제1 영역(a)은 포토레지스트 패턴(110)에 의해 가려지는 섀도우 효과에 의해 원하는 양보다 적게 불순물이 주입되고(under dosing), 제2 영역(b)은 틸트각을 주어 주입된 불순물이 포토레지스트 패턴(110)에 부딪혀 튕겨져 나오는 스캐터링(scattering) 현상에 의해 원하는 양보다 많은 양의 불순물이 주입된다(over dosing). 이와 같은 섀도우 효과에 의해 불순물이 주입되면, 도 2에 도시한 바와 같이, 포토레지스트 패턴으로부터 가까운 제2 영역(b)의 문턱전압(Vth: Threshold voltage)이 제1 영역(a)보다 더 높아지게 된다. 그러면 제1 영역(a)과 제2 영역(b)의 문턱전압이 불균일해지면서 소자의 특성이 저하될 수 있다.
따라서 이러한 섀도우 효과를 방지하기 위해 불순물을 주입시 틸트(tilt) 각도를 줄이거나 포토레지스트 패턴의 높이를 줄이는 방법이 제안되어 있다. 그러나 틸트 각을 줄이는 방법은 채널링이 발생할 수 있고, 포토레지스트 패턴의 높이를 줄이는 방법은, 이온주입을 진행하는 과정에서 배리어막의 역할을 할 수 없을 수 있어 그 한계가 존재한다. 이에 따라 불순물을 주입하는 과정에서 섀도우 효과를 줄일 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 불순물을 주입하는 과정에서 발생하는 섀도우 효과를 방지할 수 있는 반도체 소자의 포토레지스 패턴을 형성하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 섀도우 효과를 방지함으로써 소자의 전기적 특성을 균일하게 유지시킬 수 있는 반도체 소자의 포토레지스트 패턴 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 포토레지스트 패턴은, 반도체 기판 및 상기 반도체 기판 위에 배치되면서, 측벽이 상기 반도체 기판의 가장자리 방향으로 기울어지도록 형성된 포토레지스트 패턴을 포함하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 포토레지스트 패턴의 형성방법은, 웨이퍼 상에 포토레지스트막을 증착하는 단계; 상기 포토레지스트막을 패터닝하여 패턴의 측벽이 상기 웨이퍼의 가장자리 방향으로 기울어져 이온주입되는 각도와 유사한 각도로 기울어진 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이온주입배리어막으로 이온주입을 실시 하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 이온주입되는 각도가 5°인 경우, 포토레지스트 패턴은 3-7°의 각도로 기울어지는 것이 바람직하다.
상기 포토레지스트 패턴을 형성하는 단계는, 상기 포토레지스트막을 증착하는 단계 이후에 상기 포토레지스트막의 소정 영역에 불활성 기체를 주입하는 단계; 상기 불활성 기체가 주입된 포토레지스트막을 베이크(bake)하여 상기 불활성 기체가 주입된 영역을 제외한 나머지 영역을 경화시키는 단계; 및 상기 경화된 부분을 제거하여 포토레지스트 패턴을 형성하는 단계를 포함할 수 있다.
상기 불활성 기체는 아르곤(Ar) 또는 크세논(Xe)을 포함할 수 있다.
상기 포토레지스트 패턴을 형성하는 단계는, 상기 반도체 기판을 노광장비의 웨이퍼 스테이지 상에 배치하는 단계; 상기 반도체 기판의 위치를 상기 반도체 기판의 가장자리 방향으로 기울어지게 이동시키는 단계; 및 상기 기울어진 반도체 기판 상에 배치된 포토레지스트막을 노광 및 현상시키는 단계를 포함하는 것이 바람직하다.
상기 반도체 기판의 위치를 이동시키는 단계는, 상기 웨이퍼 스테이지를 반도체 기판의 가장자리 방향으로 기울어지게 이동시키는 것이 바람직하다.
상기 포토레지스트 패턴을 형성하는 단계는, 상기 웨이퍼 상에 전자빔(E-beam)을 이온주입되는 각도와 유사한 각도를 유지하도록 조사하여 포토레지스트막를 식각하여 포토레지스트 패턴을 형성하는 것이 바람직하다.
이때, 바람직하게는 이온주입되는 각도가 5°인 경우, 전자빔 각도는 3-7° 를 유지하여 조사한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3 및 도 4는 본 발명에 따른 포토레지스트 패턴을 설명하기 위해 나타내 보인 도면이다.
도 3을 참조하면, 포토레지스트 패턴(310)은 웨이퍼 또는 반도체 기판(300) 위에 배치되며, 포토레지스트 패턴(310)의 측벽은 웨이퍼 또는 반도체 기판(300)의 가장자리(edge) 방향으로 기울어지도록 형성된다. 여기서 포토레지스트 패턴(310) 측벽의 방향은 이온주입시 틸트(tilt) 각도와 유사한 각도로 기울어지게 형성되는 것이 바람직하다. 이때, 바람직하게는 이온주입각도가 5°일 경우 포토레스트 패턴(310)의 기울어진 각도는 수직 패턴을 기준으로 3-7°로 기울어지게 형성된다.
포토레지스트 패턴(310)의 측벽이 반도체 기판(300)의 가장자리 방향으로 기울어지는 형상을 갖도록 형성하기 위해 반도체 기판(300) 상에 포토레지스트 물질을 도포하고, 용해도를 일정 부분만 변화시킨다. 즉, 포토레지스트 물질의 용해도를 이후 불순물이 주입되는 틸트 각과 유사한 각도를 유지하도록 변화시킨 후 현상 공정을 진행하여 반도체 기판 상에 형성된 포토레지스트 패턴(310)의 측벽이 반도 체 기판(300)의 가장자리 방향으로 기울어지도록 한다. 그러면 포토레지스트 패턴(310)이 형성된 영역은 불순물을 주입하는 공정에서 이온주입 버퍼막으로 작용하며, 포토레지스트 패턴(310)이 형성되지 않은 영역은 불순물 형성영역이 된다.
도 4를 참조하면, 이와 같이 포토레지스트 패턴(310)이 형성된 반도체 기판(300) 상에 불순물 영역을 형성한다.
구체적으로, 반도체 기판 내에 불순물을 주입하는 공정을 진행한다. 여기서 불순물을 주입하는 공정은 주입된 불순물이 격자 구조의 원자에 충돌되지 않고 원자들 사이를 통과하여 빠져나가는 채널링 현상을 방지하기 위해 경사각을 가지는 틸트 각을 주어 진행한다. 이때, 본 발명에 따라 형성된 포토레지스트 패턴(310)의 측벽은 반도체 기판(300)의 가장자리 방향으로 기울어진 형상, 즉, 틸트 각과 유사한 각도로 형성되어 있다. 이때, 바람직하게는 이온주입각도가 5°일 경우 포토레스트 패턴(310)의 기울어진 각도는 수직 패턴을 기준으로 3-7°로 기울어지게 형성된다.
이러한 포토레지스트 패턴(310)의 형상에 의해 도 4에 도시한 바와 같이, 포토레지스트 패턴(310)의 어느 부분에 불순물이 주입되어도 섀도우 효과나 스캐터링 현상에 의해 불순물이 불균일하게 주입되는 영역 없이 균일하게 주입할 수 있다.
이하 포토레지스트 패턴의 측벽을 반도체 기판의 가장자리 방향으로 기울여 틸트 각과 유사한 형상을 가지도록 형성하는 방법을 구체적인 실시예들을 통해 설명하기로 한다.
도 5 내지 도 8은 본 발명의 각 실시예에 따른 반도체 소자의 포토레지스트 패턴 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 5를 참조하면, 반도체 기판(400) 위에 포토레지스트막(410)을 증착한다. 다음에 웨이퍼 상에 전사될 패턴이 형성된 포토 마스크(420)를 포토레지스트막 상에 배치한다. 다음에 노광 및 현상을 수행한다. 이때 종래의 경우에는, 포토레지스트 패턴은 수직(vertical) 형상으로 형성되었다. 이에 대해 본 발명의 실시예에서는 포토레지스트 패턴의 측벽을 반도체 기판(400)의 가장자리 방향으로 기울이기 위해 현상(develope) 공정 후에 불활성 기체, 예를 들어 아르곤(Ar) 가스 또는 크세논(Xe) 가스를 포토레지스트 물질의 수축을 원하지 않는 영역에 대해 주입한다. 그러면 불활성 기체가 주입된 영역(430)은 불활성 기체가 주입되지 않은 영역(440)과 비교하여 상대적으로 포토레지스트 물질이 경화된다.
이후에 베이크(bake) 공정을 진행하면, 도 6에 도시한 바와 같이, 포토레지스트 물질의 점도나 경화도에 따른 수축의 차이가 발생하여 포토레지스트 패턴은 일정한 각도를 유지하면서 형성할 수 있다.
도 7을 참조하면, 웨이퍼 스테이지의 위치를 이동시킨 다음 노광 공정을 진행하여 포토레지스트 패턴이 형성되는 기울기의 형상을 변형시킨다.
구체적으로, 노광 공정을 진행할 때 반도체 기판(400)이 배치된 웨이퍼 스테이지(450)의 위치를 이동시켜 이온주입장비(미도시함)와 유사한 각도로 배치한다.
이와 같이 웨이퍼 스테이지(450)가 틸트 각과 유사한 각도로 기울어져 있는 상태에서 노광 공정을 진행하면, 포토레지스트막(410)은 일정한 각도, 예컨대 불순물이 주입되는 각도를 유지한 상태의 포토레지스트 패턴을 형성할 수 있다.
도 8을 참조하면, 웨이퍼 또는 반도체 기판(400) 상에 포토레지스트 물질을 도포하여 포토레지스트막(410)을 형성한다. 그리고 포토레지스트막 위에 패턴이 형성된 포토마스크(420)를 배치한다. 다음에 포토마스크(42)로 패턴이 형성될 영역이 정의된 반도체 기판(400) 상에 전자빔(E-beam; Electron Beam)을 일정한 각도, 예를 들어 이후 불순물이 주입되는 틸트 각과 유사한 각도를 유지하면서 조사한다. 그러면 일정한 각도로 조사된 전자빔에 의해 포토레지스트막(410)이 기울기를 가지면서 깎여나간다. 이때, 바람직하게는 이온주입각도가 5°일 경우 포토레지스트막(410)의 기울어진 각도는 수직 패턴을 기준으로 3-7°기울어지도록 깎는 것이 바람직하다.
이와 같이 물리적으로 포토레지스트막(410)을 기울기를 갖도록 깎아가면 패턴의 측벽이 반도체 기판의 가장자리 방향으로 기울어지는 포토레지스트 패턴이 형성된다.
본 발명에 따른 반도체 소자의 포토레지스트 패턴은 패턴의 측벽이 반도체 기판의 가장자리 방향으로 기울어지도록 형성하여 이후 진행되는 이온주입공정에서 틸트(tilt) 방향과 유사한 각도를 갖도록 함으로써 섀도우 효과를 방지할 수 있다. 이에 따라 문턱전압을 균일하게 유지하여 같은 양의 불순물이 주입되었을때 소자의 특성을 안정적으로 유지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 포토레지스트 패턴 및 그 형성방법에 의하면, 포토레지스트 패턴의 측벽을 웨이퍼 또는 반도체 기 판의 가장자리 방향으로 기울어지도록 형성하여 이온주입되는 틸트 각과 유사한 각도를 유지함으로써 섀도우 효과를 방지할 수 있다.
이에 따라 섀도우 효과에 의해 문턱전압이 불균일해지는 것을 방지하여 소자의 특성을 향상시킬 수 있다.

Claims (9)

  1. 삭제
  2. 웨이퍼 상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막의 소정 영역에 불활성 기체를 주입하는 단계;
    상기 불활성 기체가 주입된 포토레지스트막을 베이크(bake)하여 상기 불활성 기체가 주입된 영역을 제외한 나머지 영역을 경화시키는 단계;
    상기 경화된 부분을 제거하여 패턴의 측벽이 상기 웨이퍼의 가장자리 방향으로 기울어져 이온주입되는 각도와 유사한 각도로 기울어진 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이온주입배리어막으로 이온주입을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  3. 제2항에 있어서,
    이온주입되는 각도가 5°인 경우, 포토레지스트 패턴은 3-7°의 각도로 기울어지는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  4. 삭제
  5. 제2항에 있어서,
    상기 불활성 기체는 아르곤(Ar) 또는 크세논(Xe)을 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  6. 웨이퍼 상에 포토레지스트막을 형성하는 단계;
    상기 웨이퍼를 노광장비의 웨이퍼 스테이지 상에 배치하는 단계;
    상기 웨이퍼의 위치를 상기 웨이퍼의 가장자리 방향으로 기울어지게 이동시키는 단계;
    상기 기울어진 웨이퍼 상에 배치된 포토레지스트막을 노광 및 현상시켜 패턴의 측벽이 상기 웨이퍼의 가장자리 방향으로 기울어져 이온주입되는 각도와 유사한 각도로 기울어진 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이온주입배리어막으로 이온주입을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  7. 제6항에 있어서, 상기 웨이퍼의 위치를 이동시키는 단계는,
    상기 웨이퍼 스테이지를 상기 웨이퍼의 가장자리 방향으로 기울어지게 이동시키는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  8. 웨이퍼 상에 포토레지스트막을 형성하는 단계;
    상기 웨이퍼 상에 불순물이 주입되는 각도와 유사한 각도로 조사된 전자빔(E-beam)으로 상기 포토레지스트막를 식각하여 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이온주입배리어막으로 이온주입을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
  9. 제8항에 있어서,
    이온주입되는 각도가 5°인 경우, 전자빔 각도는 3-7°를 유지하여 조사하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성방법.
KR1020060095709A 2006-09-29 2006-09-29 반도체 소자의 포토레지스트 패턴 형성방법 KR100955670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095709A KR100955670B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 포토레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095709A KR100955670B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 포토레지스트 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20080029489A KR20080029489A (ko) 2008-04-03
KR100955670B1 true KR100955670B1 (ko) 2010-05-06

Family

ID=39532059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095709A KR100955670B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 포토레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100955670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057192B1 (ko) 2009-04-30 2011-08-16 주식회사 하이닉스반도체 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235331A (ja) * 1990-02-13 1991-10-21 Nec Corp グレーティングパターン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235331A (ja) * 1990-02-13 1991-10-21 Nec Corp グレーティングパターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057192B1 (ko) 2009-04-30 2011-08-16 주식회사 하이닉스반도체 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
US8444867B2 (en) 2009-04-30 2013-05-21 Hynix Semiconductor Inc. Method for fabricating patterns on a wafer through an exposure process

Also Published As

Publication number Publication date
KR20080029489A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
US5468595A (en) Method for three-dimensional control of solubility properties of resist layers
KR101912133B1 (ko) 레지스터 피처의 표면 거칠기를 감소시키는 방법, 패턴화된 레지스터 피처의 거칠기를 변경하는 방법, 레지스터 피처를 프로세싱하기 위한 시스템
US9767987B2 (en) Method and system for modifying substrate relief features using ion implantation
JP4745121B2 (ja) 半導体装置製造におけるパターン形成方法
KR19990023521A (ko) 기판 위에 형성되는 포토레지스트 물질을 경화하는 방법
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR20020053258A (ko) 전자빔 노광 방법 및 이를 이용한 패턴 형성 방법
US6774044B2 (en) Reducing photoresist shrinkage via plasma treatment
US9613813B2 (en) Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
US20120114872A1 (en) Method for patterning a photosensitive layer
JP6725518B2 (ja) パターニングフィーチャーを加工するための多重露光処理
KR100955670B1 (ko) 반도체 소자의 포토레지스트 패턴 형성방법
US8318412B2 (en) Method of manufacturing semiconductor device
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
US6566274B1 (en) Lithography process for transparent substrates
KR20200033941A (ko) 이온 주입에 의한 ｅｕｖ 포토레지스트의 성능 개선
US20050023463A1 (en) CD sem automatic focus methodology and apparatus for constant electron beam dosage control
KR20090086821A (ko) 반도체 소자의 형성 방법
KR0177587B1 (ko) 반도체 소자의 미세패턴 형성방법
US20230335401A1 (en) Ion implantation method for reducing roughness of patterned resist lines
Freitag et al. Line end shortening and application of novel correction algorithms in e-beam direct write
Chan et al. Electron-beam double resist process to enhance bright field pattern resolution
CN114442432A (zh) 具有双层抗蚀剂的电子束光刻
KR100559516B1 (ko) 반도체 소자의 이온 주입 방법
JP2000353656A (ja) パターン形成方法及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee