KR19990042757A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR19990042757A
KR19990042757A KR1019970063676A KR19970063676A KR19990042757A KR 19990042757 A KR19990042757 A KR 19990042757A KR 1019970063676 A KR1019970063676 A KR 1019970063676A KR 19970063676 A KR19970063676 A KR 19970063676A KR 19990042757 A KR19990042757 A KR 19990042757A
Authority
KR
South Korea
Prior art keywords
layer
pattern
surface layer
etching
intermediate layer
Prior art date
Application number
KR1019970063676A
Other languages
English (en)
Other versions
KR100258803B1 (ko
Inventor
노재우
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019970063676A priority Critical patent/KR100258803B1/ko
Priority to US09/146,761 priority patent/US6180321B1/en
Priority to GB9819683A priority patent/GB2331843A/en
Priority to JP10260108A priority patent/JPH11176722A/ja
Publication of KR19990042757A publication Critical patent/KR19990042757A/ko
Application granted granted Critical
Publication of KR100258803B1 publication Critical patent/KR100258803B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법에 있어서, 표면층이 형성된 기판에 주입되는 식각가스에 대해 서로 식각선택비가 우수한 다층구조의 매개층 및 포토 레지스트층을 형성하고, 노광공정시 광원을 부족하게 노출하여 포토 레지스트층의 일부 두께에 마스크 패턴을 전사하고 건식 식각공정으로 포토 레지스트층을 식각하여 노출 광원의 회절에 의한 영향을 최소화하면서 매개층의 최상층을 노출시키고, 노출된 최상층의 매개층부터 그 하부층과의 식각 선택비가 우수한 식각가스를 이용하여 표면층을 노출한 다음, 표면층을 패터닝하는 반도체 소자의 미세 패턴 형성방법을 제공한다.
따라서 본 발명에 따르면, 마스크 패턴을 웨이퍼의 표면층에 전사하는 과정에서 노출 광원의 회절로 인한 포토 레지스트층 패턴 선폭의 변형을 최소화 할 수 있으며, 패터닝하고자하는 표면층의 두께 구현 범위를 확대할 수 있는 효과를 얻을 수 있다.

Description

반도체 소자의 미세 패턴 형성방법
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 더욱 상세하게는 마스크 패턴을 웨이퍼의 표면층에 전사하는 과정에서 노출 광원의 회절로 인한 포토 레지스트층 패턴 선폭의 변형을 최소화 할 수 있으며, 패터닝하고자하는 표면층의 두께 구현 범위를 확대할 수 있는 방법에 관한 것이다.
반도체 공정기술은 웨이퍼 표면에 반도체 소자나 집적회로를 형성하는 제조공정을 일컫는다. 기본적으로 웨이퍼를 가공하기 위해서는 여러 가지 물질의 박막을 웨이퍼 표면에 성장시키거나 증착하고, 웨이퍼 위에 형성된 박막을 부분적으로 제거하여 패턴을 형성하며, 필요에 따라 웨이퍼의 선택된 지역의 전도형태와 저항성을 변화시키기 위해 불순물을 주입한다.
특히, 웨이퍼 표면에 형성된 박막을 선택적으로 제거하는 공정을 패턴 형성공정이라 하며, 반도체 소자 또는 회로의 집적도를 향상시키기 위한 연구의 일환으로 미세한 선폭을 구현할 수 있는 미세 패턴 형성공정에 대한 연구가 계속되고 있다.
통상적으로, 종래의 미세 패턴 형성공정은 포토 마스크를 이용하여 웨이퍼의 표면층 위에 형성된 포토 레지스트층에 마스크의 패턴을 전사하고, 그 패턴을 이용해서 표면층에 미세 패턴을 구현하는 것이다.
도 1은 종래의 반도체 소자의 미세 패턴 공정을 순차적으로 도시한 공정단면도이다.
도시된 바와 같이, 미세 패턴을 구현하고자하는 표면층(2)이 형성된 웨이퍼(1) 위에 포토 레지스트층(3)을 도포한다. 포토 레지스트층(3)은 광조사에 의해서 감광부분이 현상액에 용해하지 않게 되거나(네거티브형) 용해하게 되는(포지티브형) 등의 성질을 가진 것으로, 어느 것이나 그것들의 성분(일반적으로 유기고분자)이 유기 용제 중에 용해한 것이다. 따라서 포토 레지스트 도포 공정은 웨이퍼(1)를 진공중에서 고속 회전시키면서 포토 레지스트을 도포하는 스핀 코팅 등의 방법으로 이루어진다.
이어서, 포토 레지스트층(3)을 도포한 웨이퍼(1) 위에 마스크(4)를 올려 놓고, 자외선을 조사해서 패턴을 인화하는 마스크 맞춤 및 노광 공정을 수행한다. 마스크(4) 패턴과의 위치 맞춤은 웨이퍼(1) 위에 이미 그 이전의 마스크 맞춤 공정에서 인화되어 위치 맞춤용 패턴을 사용해서 자동으로 진행한다. 노광을 위한 광원으로는 자외선 영역에 분광 에너지 분포의 피크를 많이 가진 초고압 수은등이나 크세논 램프, 카본 아크등 사용된다. 포토 레지스트층(3)은 마스크(4)를 통해서 광조사를 받으면 곧 에너지를 흡수해서 광화학 반응을 일으켜, 잠상(潛像)을 형성한다.
이어서, 포토 레지스트층(3)의 노광부와 비노광부 용해도의 차를 이용해서 패턴을 얻는 현상공정이 수행된다. 즉, 노광부와 비노광부 중 어느 한 부위만을 제거하는 특성을 가진 현상액에 웨이퍼(1)를 담그거나 현상액을 분사하는 등의 방법으로 진행한다.
이어서, 포토 레지스트층(3)이 제거된 웨이퍼(1)의 표면층(2)을 선택적으로 제거하는 식각공정을 수행한다. 식각방법으로는 습식식각, 플라즈마 식각, 이온빔 밀링, RIE(Reactive Ion Etch) 등의 방법이 있다.
이와같은 식각이 끝나면 포토 레지스트층(3)을 제거하여 패터닝된 웨이퍼(1)의 표면층(2)이 드러나도록 함으로써 미세 패턴 공정을 완료한다.
그런데 이와같은 종래의 미세 패턴 형성공정을 수행하는데 있어서 노출 광원은 도 2 에 도시된 바와 같이, 마스크(4)를 통과하면서 빛의 회절이 발생되어 포토 레지스트층(3)의 패턴 크기를 변경시키게 되며, 이는 포토 레지스트층(3)의 패턴에 따라 선택적으로 제거되는 표면층(2)의 미세 선폭 구현에 제한을 주는 문제점으로 대두되었다.
한편, 습식식각방법을 적용하여 식각선택비가 우수한 식각액으로 패터닝하는 방법을 고려할 수 있으나, 통상적으로 습식식각은 등방성으로 식각되므로 미세 선폭을 구현하고자 하는 공정에서는 적용을 기피하고 있으며, 결국 이방성 식각이 가능한 건식식각방법을 주로 이용하고 있는데 이와같은 광원이 회절되는 문제는 포토 레지스트층(3)이 얇을수록 그 영향을 적게 받게 되나, 포토 레지스트층(3)을 얇게 형성한 경우 패터닝하고자하는 표면층(2) 두께에도 제한을 주게 되는 이른바, 미세 선폭 구현과 두께 구현의 문제를 동시에 만족시킬 수 없는 문제가 있었다.
한편, 노광공정시 마스크(4)를 쓰지 않는 E-빔(Beam)장치를 이용하면 회절의 영향을 받지 않아 정확한 패턴을 얻을 수 있으나, 이는 장치의 가격이 비싸고 처리속도가 느린 단점이 있다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로, 마스크 패턴을 전사하는 과정에서 노출 광원의 회절로 인한 포토 레지스트층 패턴의 변화를 최소화 할 수 있도록 포토 레지스트층의 일부 두께만 패터닝하는 것과 함께 포토 레지스트층과 패터닝하고자하는 표면층 사이에 서로 식각 선택비가 서로 상반되는 다층박막의 매개층을 삽입하여 회절로 인한 미세 선폭 구현의 범위를 확대하는 것과 함께 패터닝하고자하는 표면층의 두께 구현 범위를 확대할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.
이와같은 목적을 실현하기 위한 본 발명은 기판상에 패터닝하고자 하는 표면층을 형성하는 단계와, 주입되는 식각가스에 대해 서로 식각선택비가 우수한 박막을 N개의 다층구조로 상기 표면층 위에 형성하는 단계와; 상기 다층구조의 박막을 매개층으로하여 매개층의 최상층과(제 3 매개층)의 식각선택비가 높은 포토 레지스트층을 형성하는 단계와; 마스크의 패턴을 이용한 광원의 노출을 부족하게하여 포토 레지스트층 두께의 일부에 전사하는 단계와; 마스크 패턴이 전사된 포토 레지스트층을 건식식각하여 매개층의 최상층을 노출시키는 단계와; 포토 레지스트층과 제 3 매개층에 대하여 식각 선택비가 우수한 식각가스를 주입하여 제 3 매개층의 노출된 부분을 선택적으로 제거하여 제 3 매개층의 하부층(제 2 매개층)을 노출시키는 단계와; 이를 반복하여 제 N 매개층의 노출된 부분을 선택적으로 식각하여 표면층을 노출시키는 단계와; 상기 표면층의 노출된 부분을 선택적으로 식각하고 잔존하는 포토 레지스트층 및 다수의 매개층을 제거하여 표면층의 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
도 1a 내지 1e는 종래의 반도체 소자의 미세 패턴 공정을 도시한 공정단면도.
도 2는 종래의 반도체 소자의 노광공정을 도시한 단면도.
도 3a 내지 3h는 종래의 반도체 소자의 미세 패턴 공정을 도시한 공정단면도.
< 도면의 주요부분에 대한 부호 설명 >
10 ; 기판 12 ; 표면층
14 ; 제 1 매개층 16 ; 제 2 매개층
18 ; 제 3 매개층 20 ; 포토 레지스트층
이하, 본 발명의 바람직한 실시예에 따른 미세 패턴 형성방법을 첨부도면을 참조하여 상세히 설명한다.
도 3a 내지 3h는 본 발명에 따른 미세 패턴 형성공정을 순차적으로 도시한 공정단면도이다.
예시도면에서는 매개층이 3 개의 다층박막 구조를 갖는 일 실시예를 도시하고 있다.
실리콘 재질의 웨이퍼(10) 위에 패터닝하고자 하는 표면층(12)을 형성하는데 예로서, SiO2재질의 산화층을 성장한다.
상기 SiO2재질의 표면층(12) 위에 제 1 매개층(14)으로 Cl2플라즈마 식각가스에 대해 식각선택비가 우수한 Ti 층을 형성한다. 즉, Ti 재질의 제 1 매개층(14)은 Cl2플라즈마 식각가스에 대한 식각율이 매우 높은 반면에 SiO2재질의 표면층(12)의 식각율은 매우 낮은 특성을 갖는다.
상기 Ti 재질의 제 1 매개층(14) 위에 제 2 매개층(16)으로 SiF4플라즈마 식각가스에 대해 제 1 매개층(14)과 식각 선택비가 우수한 SiO2층을 형성한다. 즉, SiO2재질의 제 2 매개층(16)은 SiF4플라즈마 식각가스에 대해 식각율이 매우 높으며, Ti 재질의 제 3 매개층(18)은 식각이 거의 이루어지지 않는 특성을 갖는다.
상기 SiO2재질의 제 2 매개층(16) 위에 제 3 매개층(18)으로 Cl2플라즈마 식각가스에 대해 식각선택비가 우수한 Ti 층을 형성한다. 앞서 언급한 바와 같이, Ti 재질의 제 3 매개층(18)은 Cl2플라즈마 식각가스에 대한 식각율이 높은 반면에 SiO2재질의 제 2 매개층(16)의 식각율은 낮다.
이처럼 복수개의 매개층으로 다층박막을 형성함에 따라 매개층의 총 두께는 두꺼워지게 되며, 이는 패터닝하고자하는 표면층(12)의 두께를 확장할 수 있는 여지를 가져오게 된다. 따라서, 패터닝하고자하는 표면층(12)의 두께에 따라 소정의 식각가스에 대해 식각선택비가 우수한 다층박막을 필요에 따라 N 개의 층으로 형성한다.
이어서 다층박막 구조의 매개층 위에 포토 레지스트층(20)을 형성한다.
이와같이 웨이퍼(10) 위에 패터닝하고자 하는 표면층(12), 다층박막 구조의 매개층 및 포토 레지스트층(20)이 형성된 결과물 위에 마스크(도면상 미도시)를 정렬시키고 노광공정을 수행한다. 이때, 노출 광원의 세기는 감광하고자하는 포토 레지스트층(20)의 전체 두께 중에서 일부 두께만 감광될 수 있도록 노출 광원의 세기를 조절하여 조사한다. 즉, 본 발명에서의 노출 광원은 포토 레지스트층(20)의 전체 두께 중에서 일부 두께만 감광하게 되므로 노출 광원이 마스크를 통과하면서 발생되는 회절로 인한 영향을 적게 받게 된다. 따라서, 현상시 포토 레지스트층(20)의 패턴 형상은 포토 레지스트층(20)의 일부 두께에서만 일어나게되며, 종래의 경우처럼 포토 레지스트층(20)의 전체 두께에 걸쳐 패터닝되는 경우에 비해서 마스크의 패턴 형상이 보다 정교하게 전사된다.
이어서 O2플라즈마 RIE 공정으로 포토 레지스트층(20)의 전체 두께 중에서 일부 두께에 한정되어서 패터닝된 포토 레지스트층(20)의 나머지 두께를 식각하여 제 3 매개층(18)의 표면의 일부가 노출되도록 한다. 즉, O2플라즈마 RIE 공정은 포토 레지스트층(20)을 이방성으로 식각하여 포토 레지스트층(20)의 일부 두께에 형성된 패턴의 변화가 없는 상태로 이루어지게 되어 종래의 포토 레지스트층(20)의 전체 두께를 패터닝하는 방법에 비해 마스크의 패턴을 보다 정교하게 구현하게 됨을 알 수 있다.
이어서, 노출된 영역의 제 3 매개층(18)을 건식 식각하여 제 2 매개층(16)이 노출되도록 한다. 예컨대, 제 3 매개층(18)이 Ti 층이고 제 2 매개층(16)이 SiO2층인 경우 Cl2플라즈마 식각가스로 식각하면 제 3 매개층(18)과 제 2 매개층(16)의 식각 선택비에 의해 포토 레지스트층(20)에 형성된 패턴이 Ti 재질의 제 3 매개층(18)에 형성되어 SiO2재질의 제 2 매개층(16)의 일부가 노출된다.
이어서, 제 3 매개층(18)에 형성된 패턴을 제 2 매개층(16)에 형성할 수 있도록 제 1 매개층(14)은 그대로 유지되는 반면에 제 2 매개층(16)에 대한 식각율이 높은 SiF4플라즈마 식각가스로 식각한다. 또한, 제 2 매개층(16)에 형성된 패턴을 제 1 매개층(14)에 형성할 수 있도록 표면층(12)은 그대로 유지되는 반면에 제 1 매개층(14)에 대한 식각율이 높은 Cl2플라즈마 식각가스로 식각한다.
한편, 패터닝하고자하는 표면층(12)의 두께에 따른 포토 레지스트층(20)의 두께는 다음과 같이 결정된다.
매개층을 n 개의 다층구조로 증착한다고 했을 때, 각 매개층의 두께는 하기와같이 나타낼 수 있다.
t1⇒s1tm
：
tn⇒sntn-1
(tm: 표면층의 두께, t1: 제 1 매개층의 두께, tn: n 번째 매개층의 두께, S1: 표면층과 제 1 매개층 사이의 식각 선택비, Sn: n 과 n-1 번째 매개층 사이의 식각 선택비)
(Em: 매개층의 식각율, E1: 제 1 매개층의 식각율)
이때, 현상되는 포토 레지스트층의 두께는
tPR=sPRtn
이 될 정도만 노출광원의 세기를 조절하여 현상한다.
따라서,
Si＜ 1 이므로 패터닝되는 tPR은 각 매개층의 식각 선택비만큼 감소되므로 회절에 의한 선폭 변형을 최소화 할 수 있다.
또한, 가격이 비싸고 처리속도가 느린 E-빔(Beam)장치를 이용하지 않으면서도 미세 선폭을 구현할 수 있는 장점이 있다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서 본 발명에 따르면, 마스크 패턴을 웨이퍼의 표면층에 전사하는 과정에서 노출 광원의 회절로 인한 포토 레지스트층 패턴 선폭의 변형을 최소화 할 수 있으며, 패터닝하고자하는 표면층의 두께 구현 범위를 확대할 수 있는 효과를 얻을 수 있다.

Claims (1)

  1. 기판상에 패터닝하고자 하는 표면층을 형성하는 단계와, 주입되는 식각가스에 대해 서로 식각선택비가 우수한 박막을 N개의 다층구조로 상기 표면층 위에 형성하는 단계와; 상기 다층구조의 박막을 매개층으로하여 매개층의 최상층과의 식각선택비가 높은 포토 레지스트층을 형성하는 단계와; 마스크의 패턴을 이용한 광원의 노출을 부족하게하여 포토 레지스트층 두께의 일부에 전사하는 단계와; 마스크 패턴이 전사된 포토 레지스트층을 건식식각하여 매개층의 최상층을 노출시키는 단계와; 그 하부층과의 식각 선택비가 우수한 식각가스를 주입하여 N 개의 매개층의 노출된 부분을 순차적으로 식각하는 과정을 반복하여 표면층을 노출시키는 단계와; 상기 표면층의 노출된 부분을 선택적으로 식각하고 잔존하는 포토 레지스트층 및 다수의 매개층을 제거하여 표면층의 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
KR1019970063676A 1997-11-28 1997-11-28 반도체 소자의 미세 패턴 형성방법 KR100258803B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970063676A KR100258803B1 (ko) 1997-11-28 1997-11-28 반도체 소자의 미세 패턴 형성방법
US09/146,761 US6180321B1 (en) 1997-11-28 1998-09-04 Method for patterning a thin film layer
GB9819683A GB2331843A (en) 1997-11-28 1998-09-09 Patterning thin films on substrates
JP10260108A JPH11176722A (ja) 1997-11-28 1998-09-14 薄膜層パターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063676A KR100258803B1 (ko) 1997-11-28 1997-11-28 반도체 소자의 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR19990042757A true KR19990042757A (ko) 1999-06-15
KR100258803B1 KR100258803B1 (ko) 2000-06-15

Family

ID=19525827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063676A KR100258803B1 (ko) 1997-11-28 1997-11-28 반도체 소자의 미세 패턴 형성방법

Country Status (4)

Country Link
US (1) US6180321B1 (ko)
JP (1) JPH11176722A (ko)
KR (1) KR100258803B1 (ko)
GB (1) GB2331843A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206942A1 (de) * 2002-02-19 2003-09-04 Oce Printing Systems Gmbh Verfahren und Einrichtung zum Drucken, wobei zum Strukturieren gesteuerte Strahlungsventile verwendet werden
US7488689B2 (en) * 2004-12-07 2009-02-10 Tokyo Electron Limited Plasma etching method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132452A (ja) 1986-11-24 1988-06-04 Mitsubishi Electric Corp パタ−ン形成方法
KR100303279B1 (ko) 1994-08-27 2001-12-01 윤종용 반도체레이저다이오드와그제조방법
US5905019A (en) * 1997-09-26 1999-05-18 International Business Machines Corporation Thin resist process by sub-threshold exposure

Also Published As

Publication number Publication date
GB2331843A (en) 1999-06-02
KR100258803B1 (ko) 2000-06-15
GB9819683D0 (en) 1998-11-04
JPH11176722A (ja) 1999-07-02
US6180321B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
US6580172B2 (en) Lithographic template and method of formation and use
US6638441B2 (en) Method for pitch reduction
US6890688B2 (en) Lithographic template and method of formation and use
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
US20030232252A1 (en) Multi-tiered lithographic template and method of formation and use
US5840622A (en) Phase mask laser fabrication of fine pattern electronic interconnect structures
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
US6329124B1 (en) Method to produce high density memory cells and small spaces by using nitride spacer
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
WO2001098836A2 (en) Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
EP0499944B1 (en) Method for forming a sloped surface having a predetermined slope
WO2007116362A1 (en) Method of manufacturing a semiconductor device
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
JPH06244156A (ja) パタ―ン形成法
JPH02262319A (ja) パターン形成方法
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR100277490B1 (ko) 반도체소자의미세패턴형성방법
KR100244765B1 (ko) 반도체 소자의 미세 패턴 방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP3254251B2 (ja) 凹版印刷版の製造方法
KR0125315B1 (ko) 다층 레지스트 미세패턴 형성방법
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
JPH06326018A (ja) パターン形式用レジスト構造とパターン形成方法
JPH0737782A (ja) 有機薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee