DE19852763B4 - Verfahren zur Herstellung eines Graben-Kondensators - Google Patents

Verfahren zur Herstellung eines Graben-Kondensators Download PDF

Info

Publication number
DE19852763B4
DE19852763B4 DE19852763A DE19852763A DE19852763B4 DE 19852763 B4 DE19852763 B4 DE 19852763B4 DE 19852763 A DE19852763 A DE 19852763A DE 19852763 A DE19852763 A DE 19852763A DE 19852763 B4 DE19852763 B4 DE 19852763B4
Authority
DE
Germany
Prior art keywords
trench
layer
producing
sacrificial material
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19852763A
Other languages
English (en)
Other versions
DE19852763A1 (de
Inventor
Chiu-Te Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
MOSEL VITELIC Inc HSINCHU
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP25080798A priority Critical patent/JP3485807B2/ja
Priority to US09/175,868 priority patent/US6083787A/en
Application filed by MOSEL VITELIC Inc HSINCHU, Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical MOSEL VITELIC Inc HSINCHU
Priority to DE19852763A priority patent/DE19852763B4/de
Publication of DE19852763A1 publication Critical patent/DE19852763A1/de
Application granted granted Critical
Publication of DE19852763B4 publication Critical patent/DE19852763B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung eines Graben-Kondensators, mit den folgenden Schritten:
a) Bereitstellen eines Halbleitersubstrates (40) und danach Herstellen eines Ätzschutzmusters auf dem Halbleitersubstrat (40),
b) Ätzen des Halbleitersubstrates (40) zur Ausbildung eines Grabens,
c) Herstellen einer dielektrischen Schicht (48) des Kondensators auf dem unteren Bereich der Seitenwand, wie auch auf der Bodenfläche des Grabens,
d) Herstellen einer ersten Polysiliziumschicht (50) oberhalb der dielektrischen Schicht (48).
e) Herstellen einer dielektrischen ringförmigen Schicht (52) an dem oberen Seitenwandbereich des Grabens, gekennzeichnet durch die folgenden Schritte:
f) Herstellen eines Zapfens (54) aus Opfermaterial innerhalb des Grabens,
g) Ätzen der dielektrischen ringförmigen Schicht (52) bis zu einer Oberflächenhöhe, die niedriger ist als diejenige des Zapfens (54) aus Opfermaterial,
h) Entfernen des Zapfens (54) aus Opfermaterial und
i) Herstellen einer zweiten Polysiliziumschicht (56) bis zu einer Oberflächenhöhe, die geringfügig niedriger ist als die Oberfläche des Grabens.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Graben-Kondensators nach dem Oberbegriff des Patentanspruches 1.
  • In den 1A bis 1E ist eine bekannte Herstellungsfolge für einen Graben-Kondensator dargestellt. Zuerst werden eine Oxidschicht 16 und eine Nitridschicht 14 durchgehend bzw. ununterbrochen auf einem Siliziumsubstrat 10 hergestellt. Die Oxidschicht 16 und die Nitridschicht 14 werden dann teilweise zur Öffnung eines Fensters zur Bildung eines Grabens mit herkömmlichen lithographischen Techniken und Plasmaätztechniken geätzt. Dann wird das freigelegte Siliziumsubstrat ebenfalls geätzt, um einen Graben gemäß der 1A zu erzeugen. Danach wird eine Oxid/Nitrid/Oxid(ONO)-Schicht als dielektrische Schicht 18 des Kondensators in dem Graben abgeschieden. Eine erste Polysiliziumschicht 20 als Speicherknotenpunkt wird dann abgeschieden, um den Bodenbereich des Grabens auszufüllen. Danach wird an der inneren Seitenwand des Grabens gemäß 1A eine ringförmige Schicht 22 ausgebildet. Eine zweite Polysiliziumschicht 24 wird als nächstes innerhalb des Grabens abgeschieden und zu der dielektrischen Schicht ausgerichtet (1B). Danach wird das zweite Polysilizium chemisch/mechanisch poliert oder rückgeätzt, um einen Polysiliziumzapfen 24a innerhalb des Grabens auszubilden. Die dielektrische Schicht 22a wird dann, wie dies in der 1C gezeigt ist, vertieft, um den Kontaktbereich für den Kondensator freizulegen. Als nächstes wird eine dritte Polysiliziumschicht 26 abgeschieden und poliert, die den Polysiliziumzapfen 24a überdeckt (1D). Schließlich wird die dritte Polysiliziumschicht 26 bis zu einer Höhe rückgeätzt (Bezugszeichen 26a), die geringfügig niedriger ist als die Substratoberfläche, um die Herstellung des Graben-Kondensators zu vervollständigen.
  • Dieser bekannte Herstellungsprozeß für einen Graben-Kondensator weist einige Nachteile auf.
    • 1. Die Prozeßfolgen sind kompliziert und langwierig. Es sind drei Polysiliziumabscheidungen und zwei CMP-Polieroperationen erforderlich, um einen Graben-Kondensator herzustellen. Dadurch wird die Möglichkeit von Wafer-Verunreinigungen vergrößert.
    • 2. Der Herstellungsprozeß ist zeitintensiv. Dadurch werden die Herstellungskosten vergrößert.
  • Aus der EP 0 735 581 A1 geht ein Verfahren der eingangs genannten Art hervor, bei dem auf einem Halbleitersubstrat ein Ätzmuster hergestellt wird, das Ätzmuster zur Ausbildung eines Grabens geätzt wird, auf dem unteren Bereich der Seitenwand des Grabens und auf der Bodenfläche des Grabens eine dielektrische Schicht des Kondensators hergestellt wird, oberhalb der dielektrischen Schicht eine erste Polisiliziumschicht erzeugt wird und an dem oberen Seitenwandbereich des Grabens eine dielektrische ringförmige Schicht erzeugt wird.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein leicht durchführbares Verfahren zur Herstellung von Graben-Kondensatoren zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
  • Der wesentliche Vorteil der Erfindung besteht darin, daß Graben-Kondensatoren in einem Halbleiter-Substrat relativ einfach bei Reduzierung der Herstellungszeit und der Herstellungskosten hergestellt werden können. Die Anzahl der Herstellungsschritte wird vorteilhafterweise verringert. Ferner werden vorteilhafterweise die Möglichkeiten von Wafer-Verunreinigungen reduziert. Dadurch werden der Ertrag und die Leistung der Graben-Kondensatoren sowie der in Ver bindung mit diesen hergestellten DRAM-Anordnungen verbessert.
  • Vorteilhafte Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren näher erläutert. Es zeigen:
  • 1A bis 1E schematisch die Herstellungsschritte eines bekannten Graben-Kondensators;
  • 2A bis 2E schematisch die Herstellungsschritte eines Graben-Kondensators gemäß der vorliegenden Erfindung und
  • 3 einen Querschnitt durch eine DRAM-Zelle nach der Endherstellung der Transistorstruktur.
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Graben-Kondensators, insbesondere für DRAM-Anordnungen. Die Figuren zeigen einen teilweise vervollständigten integrierten Kreis. In der folgenden Beschreibung werden zahlreiche Details ausgeführt, um ein gründliches Verstehen der vorliegenden Erfindung zu ermöglichen. Es wird darauf hingewiesen, daß ein Fachmann Änderungen dieser speziellen Details im Rahmen der vorliegenden Erfindung vornehmen kann. Wohlbekannte Herstellungsschritte werden nicht ausführlich beschrieben, um die vorliegende Erfindung nicht unnötig zu verschleiern.
  • Die 2A bis 2E zeigen die Prozeßschritte der vorliegenden Erfindung, gemäß denen ein Graben-Kondensator auf einem Halbleitersubstrat 40 aus P-Silizium hergestellt wird.
  • Gemäß 2A werden eine Oxidschicht 46 und eine Nitridschicht 44 durchgehend bzw. ununterbrochen auf dem Halbleitersubstrat 40 abgeschieden. Die Oxidschicht 46 und die Nitridschicht 44 werden teilweise geätzt, um ein Fenster zur Herstellung eines Grabens mit herkömmlichen Lithographietechniken und Plasmaätztechniken zu erzeugen. Dann wird das freigelegte Halbleitersubstrat 40 ebenfalls geätzt, um gemäß 2A einen Graben herzustellen. Danach wird eine dielektrische Schicht 48 des Kondensators innerhalb des Grabens abgeschieden. Eine erste Polysiliziumschicht 50 als Speicherknotenpunkt wird dann abgeschieden, um den Bodenbereich des Grabens auszufüllen. Danach wird eine dielektrische ringförmige Schicht 52 an der inneren Seitenwand des Grabens gemäß 2A ausgebildet.
  • Das Ätzen des Halbleitersubstrats 40 erfolgt üblicherweise durch Plasmaätzen. Beispielsweise durch magnetisch ver stärktes reaktives Ionenätzen (MERIE), elektronisches Zyklotronätzen (ECR) oder reaktives Ionenätzen (RIE) mit Reaktionsgasen, wie beispielsweise CF4, CHF3 und Ar. Die dielektrische Schicht 48 des Kondensators besteht üblicherweise aus einer Oxid/Nitrid/Oxid-Dreifachschicht (ONO) oder aus Tantaloxid (TA2O5) oder anderen Materialien mit einer hohen Dielektrizitätskonstanten. Die äquivalente Oxiddicke der dielektrischen Schicht 48 des Kondensators liegt bei etwa 2 bis 15 nm.
  • Die erste Polysiliziumschicht 50 wird im allgemeinen durch eine in-situ phosphordotierte LPCVD-Abscheidung gebildet, wobei die Mischung (15% PH3 + 85% SiH4) und (5% PH3 + 95 N2) beträgt und die Abscheidung bei einer Temperatur von etwa 550°C erfolgt, um eine Dicke zwischen 100 bis 400 nm zu erhalten. Die dielektrische ringförmige Schicht 52 wird üblicherweise durch chemische Dampf-Abscheidung von Tetra-Ethyl-Ortho-Silicat (TEOS) gebildet. Alternativ können auch andere Arten von Oxiden, Nitriden oder sogar Oxynitrid verwendet werden. Die vertiefte Wand der dielektrischen ringförmigen Schicht wird durch anisotropes Ätzen gebildet.
  • Gemäß 2B wird ein Zapfen 54 aus Opfermaterial innerhalb des Grabens gebildet. Dieser Schritt stellt den Schlüsselpunkt der vorliegenden Erfindung dar. Der Zapfen 34 aus Opfermaterial kann leicht durch Naßätzen entfernt werden. Daraufhing ergibt sich nachfolgend eine ringförmige Vertiefung durch die eine zweite Polysiliziumabscheidung und Polierschritte weggelassen werden können, wie sie beim Stand der Technik erforderlich sind. Das Opfermaterial muß sowohl einen hohen Widerstand gegenüber Plasmaätzen besitzen und auch leicht vom Substrat durch Naßstrippen entfernbar sein. Beispielsweise können antireflektierende Fotoresist-Bodenbeschichtungsmaterialien oder organische Bodenbeschichtungsmaterialien (BARC), wie beispielsweise Ethyllactatpolymer verwendet werden.
  • Gemäß 2C wird die dielektrische ringförmige Schicht 52a vertieft, um den Kontaktbereich für den Graben-Kondensator und vorzugsweise für einen Zugangstransistor gemäß 2C freizulegen. Der Schritt der Vertiefung der dielektrischen ringförmigen Schicht 52a wird durch anisotropes Ätzen ausgeführt, wie dies oben beschrieben wurde.
  • Gemäß den 2D und 2E wird zuerst der Zapfen 54 aus Opfermaterial durch Naßätzen entfernt. Danach wird ein zweites Polysilizium 56 abgeschieden, das das erste Polysilizium 50 gemäß 2D überdeckt. Schließlich wird die zweite Polysiliziumschicht 56a bis zu einer Höhe rückgeätzt, die geringfügig niedriger ist als die Substratoberfläche, um den Graben-Kondensator gemäß 2E zu vervollständigen. Die zweite Polysiliziumschicht 56a kontaktiert vorzugsweise elektrisch den Drainbereich des Zugangstransistors. Der Graben-Kondensator mit dem vergrabenen Anschlußstreifen gemäß der vorliegenden Erfindung ist nun fertig. Der Prozeß zur Entfernung des Zapfens aus Opfermaterial wird üblicherweise durch eine Mischung von Schwefelsäure (H2SO4) und Wasserstoffperoxidlösungen (H2O2) ausgeführt.
  • Gemäß 3 können nachfolgend auf die Herstellung des Graben-Kondensators Isolierbereiche 58 und der Zugangstransistor, der ein Gate-Oxid 60, ein Gate 62 und Source-Drainbereiche 64 aufweist, zur Vervollständigung der DRAM-Anordnung hergestellt werden. Die Ladungen fließen über einen Weg 70 zwischen dem Graben-Kondensator und dem Zugangstransistor, um den Kondensator zu laden oder zu entladen. Dies bedeutet, daß das Einschreiben von Daten und das Auslesen wie bei einer DRAM-Zelle funktionieren.
  • Das erfindungsgemäße Verfahren zur Herstellung von Grabenkondensatoren weist die folgenden Vorteile auf.
    • 1. Die bekannten Prozeßfolgen sind kompliziert und langwierig. Es müssen drei Polysiliziumabscheidungen und zwei CMP-Polierschritte zur Herstellung eines Graben-Kondensators ausgeführt werden. Erfindungsgemäß wird die zweite Polysiliziumschicht durch Opfermaterialien ersetzt, um Herstellungsschritte einzusparen und die Produktionzeit zu verkürzen.
    • 2. Weil die Prozeßfolgen, wie auch die Herstellungszeit erfindungsgemäß verringert werden, wird auch die Durchlaufzeit von IC-Speicheranordnungen verringert. Dies stellt das ultimative Ziel der Halbleiterindustrie dar.
    • 3. Er gibt weniger Polysilizium-Abscheidungsschritte und weniger Polierschritte, die die Möglichkeiten von Verunreinigungen bzw. Beschädigungen der Wafer-Schicht verringern. Aus diesem Grunde werden die Ausbeute und die Leistung der DRAM-Anordnungen verbessert.

Claims (8)

  1. Verfahren zur Herstellung eines Graben-Kondensators, mit den folgenden Schritten: a) Bereitstellen eines Halbleitersubstrates (40) und danach Herstellen eines Ätzschutzmusters auf dem Halbleitersubstrat (40), b) Ätzen des Halbleitersubstrates (40) zur Ausbildung eines Grabens, c) Herstellen einer dielektrischen Schicht (48) des Kondensators auf dem unteren Bereich der Seitenwand, wie auch auf der Bodenfläche des Grabens, d) Herstellen einer ersten Polysiliziumschicht (50) oberhalb der dielektrischen Schicht (48). e) Herstellen einer dielektrischen ringförmigen Schicht (52) an dem oberen Seitenwandbereich des Grabens, gekennzeichnet durch die folgenden Schritte: f) Herstellen eines Zapfens (54) aus Opfermaterial innerhalb des Grabens, g) Ätzen der dielektrischen ringförmigen Schicht (52) bis zu einer Oberflächenhöhe, die niedriger ist als diejenige des Zapfens (54) aus Opfermaterial, h) Entfernen des Zapfens (54) aus Opfermaterial und i) Herstellen einer zweiten Polysiliziumschicht (56) bis zu einer Oberflächenhöhe, die geringfügig niedriger ist als die Oberfläche des Grabens.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische ringförmige Schicht (52) aus einem Oxid hergestellt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht (48) des Kondensators eine Oxid/Nitrid/Oxid-Dreifachschicht (ONO) ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Zapfen (54) aus Opfermaterial aus einem Fotoresistmaterial besteht.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Zapfen (54) aus Opfermaterial aus organischen, antireflektierenden Boden-Beschichtungsmaterialien (BRRC) besteht.
  6. Verfahren nach Anspruch 5, wobei als BARC-Materialien Polymere verwendet werden.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Entfernung des Zapfens (54) aus Opfermaterial mit einer Mischung aus Schwefelsäure (H2SO4) und Wasserstoffperoxid (H2O2) ausgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zur Herstellung einer DRAM-Zelle auf dem Halbleitersubstrat (40) ein Feldeffekttransistor (60, 62, 64) hergestellt wird, wobei die zweite Polysiliziumschicht (56) einen Drainbereich (64) des Feldeffekttransistors elektrisch, kontaktiert.
DE19852763A 1998-09-04 1998-11-16 Verfahren zur Herstellung eines Graben-Kondensators Expired - Fee Related DE19852763B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25080798A JP3485807B2 (ja) 1998-09-04 1998-09-04 トレンチキャパシタの製造方法
US09/175,868 US6083787A (en) 1998-09-04 1998-10-19 Method of fabricating deep trench capacitors for dram cells
DE19852763A DE19852763B4 (de) 1998-09-04 1998-11-16 Verfahren zur Herstellung eines Graben-Kondensators

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25080798A JP3485807B2 (ja) 1998-09-04 1998-09-04 トレンチキャパシタの製造方法
US09/175,868 US6083787A (en) 1998-09-04 1998-10-19 Method of fabricating deep trench capacitors for dram cells
DE19852763A DE19852763B4 (de) 1998-09-04 1998-11-16 Verfahren zur Herstellung eines Graben-Kondensators

Publications (2)

Publication Number Publication Date
DE19852763A1 DE19852763A1 (de) 2000-05-25
DE19852763B4 true DE19852763B4 (de) 2004-04-29

Family

ID=27218814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19852763A Expired - Fee Related DE19852763B4 (de) 1998-09-04 1998-11-16 Verfahren zur Herstellung eines Graben-Kondensators

Country Status (3)

Country Link
US (1) US6083787A (de)
JP (1) JP3485807B2 (de)
DE (1) DE19852763B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452879B (en) * 2000-07-27 2001-09-01 Promos Technologies Inc Method for removing polishing stop layer
DE10107181A1 (de) * 2001-02-15 2002-09-12 Infineon Technologies Ag Grabenkondensator einer Halbleiterspeicherzelle mit einem Isolationskragen und Verfahren zu seiner Herstellung
US6528367B1 (en) 2001-11-30 2003-03-04 Promos Technologies, Inc. Self-aligned active array along the length direction to form un-biased buried strap formation for sub-150 NM BEST DRAM devices
US6613642B2 (en) 2001-12-13 2003-09-02 International Business Machines Corporation Method for surface roughness enhancement in semiconductor capacitor manufacturing
TWI223378B (en) * 2003-07-03 2004-11-01 Nanya Technology Corp Method of controlling top width of a deep trench
CN1301552C (zh) * 2003-07-15 2007-02-21 南亚科技股份有限公司 控制深沟道顶部尺寸的方法
US7361546B2 (en) * 2003-11-12 2008-04-22 Nanya Technology Corporation Method of forming conductive stud on vertical memory device
KR100596423B1 (ko) * 2004-12-28 2006-07-06 주식회사 하이닉스반도체 반도체메모리장치 및 그의 제조 방법
US7906392B2 (en) 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
US7579232B1 (en) 2008-07-11 2009-08-25 Sandisk 3D Llc Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask
US8193074B2 (en) * 2008-11-21 2012-06-05 Sandisk 3D Llc Integration of damascene type diodes and conductive wires for memory device
US8354675B2 (en) 2010-05-07 2013-01-15 International Business Machines Corporation Enhanced capacitance deep trench capacitor for EDRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735581A1 (de) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM-Grabenkondensator mit isolierendem Ring
EP0794567A2 (de) * 1996-03-04 1997-09-10 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Speicherknotens mit Tiefgrabenstruktur für DRAM

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238066B2 (ja) * 1996-03-11 2001-12-10 株式会社東芝 半導体記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735581A1 (de) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM-Grabenkondensator mit isolierendem Ring
EP0794567A2 (de) * 1996-03-04 1997-09-10 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Speicherknotens mit Tiefgrabenstruktur für DRAM

Also Published As

Publication number Publication date
JP3485807B2 (ja) 2004-01-13
DE19852763A1 (de) 2000-05-25
US6083787A (en) 2000-07-04
JP2000091518A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE19852763B4 (de) Verfahren zur Herstellung eines Graben-Kondensators
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE10116529B4 (de) Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat
DE10021385A1 (de) Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE102005026315A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19907062B4 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE102004016705B4 (de) Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement sowie zugehörige Halbleiterbauelementstruktur
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE4333989B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE10320944A1 (de) Verfahren zum Steigern der Ätzrate und der Ätztiefe in Strukturen mit hohem Aspektverhältnis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW

Owner name: MOSEL VITELIC INC., HSINCHU, TW

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110601

Effective date: 20110531