KR100596423B1 - 반도체메모리장치 및 그의 제조 방법 - Google Patents

반도체메모리장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100596423B1
KR100596423B1 KR1020040114020A KR20040114020A KR100596423B1 KR 100596423 B1 KR100596423 B1 KR 100596423B1 KR 1020040114020 A KR1020040114020 A KR 1020040114020A KR 20040114020 A KR20040114020 A KR 20040114020A KR 100596423 B1 KR100596423 B1 KR 100596423B1
Authority
KR
South Korea
Prior art keywords
storage node
node contact
forming
hole
spacer
Prior art date
Application number
KR1020040114020A
Other languages
English (en)
Other versions
KR20060075252A (ko
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114020A priority Critical patent/KR100596423B1/ko
Priority to US11/321,160 priority patent/US20060141707A1/en
Priority to JP2005378219A priority patent/JP2006191097A/ja
Publication of KR20060075252A publication Critical patent/KR20060075252A/ko
Application granted granted Critical
Publication of KR100596423B1 publication Critical patent/KR100596423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 식각정지절연막 식각과정의 스토리지노드콘택스페이서 어택에 의한 틈으로 인해 초래되는 캐패시터의 누설전류소스를 제거할 수 있는 반도체메모리장치 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체메모리장치의 제조 방법은 반도체 기판 상에 스토리지노드콘택홀을 갖는 층간절연막을 형성하는 단계, 상기 스토리지노드콘택홀의 측벽에 탑지역이 일정 깊이로 리세스된 스토리지노드콘택스페이서를 형성하는 단계, 상기 스토리지노드콘택스페이서의 탑지역 덮으면서 상기 스토리지노드콘택홀내부에 매립되는 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그를 포함한 전면에 식각정지절연막과 스토리지노드용 절연막을 적층하는 단계, 상기 스토리지노드용 절연막과 식각정지절연막을 순차적으로 건식식각하여 상기 스토리지노드콘택플러그를 개방시키는 트렌치홀을 형성하는 단계, 상기 트렌치홀의 내부에 하부전극을 형성하는 단계, 및 상기 하부전극 상에 유전막과 상부전극을 차례로 형성하는 단계를 포함한다.
캐패시터, 스토리지노드콘택스페이서, 어택, 틈, 리세스, 식각정지절연막

Description

반도체메모리장치 및 그의 제조 방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1a 및 도 1b는 종래기술에 따른 반도체메모리장치의 제조 방법을 간략히 도시한 공정 단면도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구조를 도시한 구조 단면도,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체메모리장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 층간절연막
33 : 스토리지노드콘택홀 34 : 스토리지노드콘택스페이서
35 : 스토리지노드콘택플러그 36 : 식각정지절연막
37 : 스토리지노드용 절연막 38 : 트렌치홀
39 : 배리어메탈 40 : TiN 하부전극
41 : 유전막 42 : TiN 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체메모리장치 및 그의 제조 방법에 관한 것이다.
반도체메모리장치의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 높은 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 하부전극의 면적을 효과적으로 증대시키기 위해 하부전극을 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 하부전극 표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 하부전극의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 하부전극과 상부전극을 모두 금속막으로 형성하는 방법(Metal Insulator Metal; MIM) 등이 제안되었다.
현재 128M 이상의 집적도를 갖는 DRAM에서 통상적인 MIM 콘케이브 TiN 하부전극을 갖는 캐패시터를 갖는 반도체메모리장치의 제조 방법은 다음과 같다.
도 1a 및 도 1b는 종래기술에 따른 반도체메모리장치의 제조 방법을 간략히 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하여 반도체 기판(11)의 표면을 개방시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
이어서, 스토리지노드콘택홀의 측벽에 접하는 스토리지노드콘택스페이서(13)를 형성한 후, 스토리지노드콘택스페이서(13)가 형성된 스토리지노드콘택홀 내부에 스토리지노드콘택플러그(14)를 매립시킨다. 여기서, 스토리지노드콘택스페이서(13)는 실리콘질화막으로 형성하고, 스토리지노드콘택플러그(14)는 폴리실리콘으로 형성한다.
다음으로, 스토리지노드콘택플러그(14)를 포함한 층간절연막(12) 상에 식각정지절연막(15)을 형성한 후, 식각정지절연막(15) 상에 스토리지노드용 절연막(16)을 형성한다. 여기서, 식각정지절연막(15)은 실리콘질화막으로 형성하고, 스토리지노드용 절연막(16)은 실리콘산화막계 산화막으로 형성한다.
다음으로, 스토리지노드용 절연막(16)과 식각정지절연막(15)을 차례로 건식식각하여 스토리지노드콘택플러그(14) 상부를 개방시키는 트렌치홀(Trench hole, 17)을 형성한다.
도 1b에 도시된 바와 같이, TiN 하부전극을 형성하기에 앞서, TiN 하부전극을 형성하기 위해서는 배리어메탈(Barrier metal) 형성이 필수적인데, 이를 위하여 트렌치홀(17)을 포함한 전면에 PVD 또는 CVD 방법으로 티타늄(Ti)을 증착한 후 어닐(Anneal)을 통하여 배리어메탈인 TiSix(18)를 형성하고 미반응 티타늄은 습식식각 으로 제거한다.
위와 같이, 배리어메탈인 TiSix(18)를 형성해주므로써 스토리지노드콘택플러그(14)와 후속 TiN 하부전극이 접촉할 면의 저항을 낮춘다.
배리어메탈인 TiSix(18)를 형성한 후에, 트렌치홀(17)을 포함한 전면에 TiN을 증착하고 스토리지노드용 절연막(16) 상부의 TiN을 선택적으로 제거하여 트렌치홀(17) 내부에서 스토리지노드콘택플러그(14)와 연결되는 TiN 하부전극(19)을 형성한다.
다음으로, TiN 하부전극(19) 상에 유전막(20)과 TiN 상부전극(21)을 순차적으로 형성하여 캐패시터를 완성한다.
그러나, 종래기술은 트렌치홀(17) 형성시 실리콘질화막으로 형성한 식각정지절연막(15)을 식각하는 과정에서 스토리지노드콘택플러그(14)와 TiN 하부전극(19)간 오버레이(Overlay)에 의해 식각정지절연막(15)과 동일하게 실리콘질화막으로 형성한 스토리지노드콘택스페이서(13)가 과도식각(Over etch)되는 스토리지노드콘택스페이서 어택이 발생한다. 이러한 스토리지노드콘택스페이서 어택에 의해 스토리지노드콘택플러그(14) 주변에서 스토리지노드콘택스페이서(13)만 추가로 좁은 공간을 가지고 과도하게 식각되어(1000Å∼1500Å) 틈(Crevasse, 도 1a의 '22')이 발생한다.
위와 같은 틈(22)이 발생된 상태에서 스텝커버리지(Step coverage)가 50% 정도인 TiN 증착 및 식각을 통해 TiN 하부전극(19)이 형성되고, 유전막(20) 및 TiN 상부전극(21)이 형성되는데, 이때 TiN 상부전극(21)으로 사용된 TiN을 증착할 시점의 공간이 막히거나(23), 매우 좁아 TiN 상부전극(21)이 제대로 따라 들어가지 못하여 유전막(20)과 TiN 상부전극(21)에 첨점(24)이 발생된다.
또한, TiN 상부전극(21)으로 사용된 TiN을 증착할 시점의 공간이 막히거나, 매우 좁아 TiN 상부전극(21)이 제대로 따라 들어가지 못하여 캐패시터의 구조적 결함을 형성하여 캐패시터의 누설전류소스(Leakage current source)로 작용함에 따라 캐패시터 누설전류 특성이 열화되는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 식각정지절연막 식각과정의 스토리지노드콘택스페이서 어택에 의한 틈으로 인해 초래되는 캐패시터의 누설전류소스를 제거할 수 있는 반도체메모리장치 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 반도체 기판, 상기 반도체 기판 상부의 스토리지노드콘택홀을 갖는 층간절연막, 상기 스토리지노드콘택홀의 측벽에 형성되며 탑지역이 일정 깊이로 리세스된 스토리지노드콘택스페이서, 상기 스토리지노드콘택스페이서의 탑지역을 덮으면서 상기 스토리지노드콘택홀 내부에 매립된 스토리지노드콘택플러그, 상기 스토리지노드콘택플러그 상부에서 상기 스토리지노드콘택플러그 표면을 개방시키는 트렌치홀을 갖고 적층된 식각정지절연막과 스토리지노드용 절연막, 상기 트렌치홀 내부에 형성되며 상기 스토리지노드콘택플러그에 연결된 하부전극, 및 상기 하부전극 상에 적층된 유전막과 상부전극을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 반도체 메모리 장치의 제조 방법은 반도체 기판 상에 스토리지노드콘택홀을 갖는 층간절연막을 형성하는 단계, 상기 스토리지노드콘택홀의 측벽에 탑지역이 일정 깊이로 리세스된 스토리지노드콘택스페이서를 형성하는 단계, 상기 스토리지노드콘택스페이서의 탑지역 덮으면서 상기 스토리지노드콘택홀내부에 매립되는 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그를 포함한 전면에 식각정지절연막과 스토리지노드용 절연막을 적층하는 단계, 상기 스토리지노드용 절연막과 식각정지절연막을 순차적으로 건식식각하여 상기 스토리지노드콘택플러그를 개방시키는 트렌치홀을 형성하는 단계, 상기 트렌치홀의 내부에 하부전극을 형성하는 단계, 및 상기 하부전극 상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지노드콘택스페이서를 형성하는 단계는 상기 스토리지노드콘택홀을 포함한 층간절연막 표면 상에 질화막을 형성하는 단계, 상기 층간절연막의 표면이 드러날때까지 상기 질화막을 1차 식각하는 단계, 및 상기 스토리지노드콘택홀 내부 안쪽에서 일정 깊이로 리세스되도록 상기 질화막을 2차 식각하는 단계를 포함하는 것을 특징으로 하고, 상기 1차 식각과 2차 식각은 상기 층간절연막보다 상기 질화막의 식각률을 빠르게 설정하여 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는, 스토리지노드콘택스페이서로 사용된 질화막이 후속 트렌치홀 형성을 위한 건식식각공정시 오픈되지 않도록 하여 층간절연막, 스토리지노드콘택플러그 및 스토리지노드콘택스페이서간의 식각률 차이에 의한 질화막 손실(스토리지노드콘택스페이서의 손실)을 근본적으로 차단하고자 한다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구조를 도시한 구조 단면도이다.
도 2에 도시된 바와 같이, 반도체기판(31) 상부에 층간절연막(32)이 형성되고, 층간절연막(32) 내에 형성된 스토리지노드콘택홀(33)의 측벽에 스토리지노드콘택스페이서(34)가 형성되어 있다. 여기서, 스토리지노드콘택스페이서(34)의 탑부분은 스토리지노드콘택홀(33)의 탑부분으로부터 일정 깊이만큼 리세스되어 있다.
그리고, 스토리지노드콘택스페이서(34)의 탑부분을 덮는 스토리지노드콘택플러그(35)가 스토리지노드콘택홀(33) 내에 매립되어 있고, 스토리지노드콘택플러그 표면에 배리어메탈(39)이 형성되어 있다.
그리고, 스토리지노드콘택플러그(35)를 포함한 층간절연막(32) 상에 스토리지노드콘택플러그(35) 상부를 개방시키는 트렌치홀(38)을 갖는 식각정지절연막(36)과 스토리지노드용 절연막(37)의 적층막이 형성되어 있다.
그리고, 트렌치홀(38)의 내부에 TiN 하부전극(40)이 형성되고, TiN 하부전극 (40) 상에 유전막(41)과 TiN 상부전극(42)이 적층되어 있다.
위와 같이, 본 발명의 반도체메모리장치는, 스토리지노드콘택스페이서의 탑지역을 덮는 스토리지노드콘택플러그를 구비하므로써, 트렌치홀 개방을 위한 식각공정시에 스토리지노드콘택스페이서가 어택받는 것을 근본적으로 방지한다.
도 3a 내지 도 3d는 도 2에 도시된 본 발명의 실시예에 따른 반도체메모리장치의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 형성한다. 이때, 도시되지 않았지만, 층간절연막(32) 형성전에는 잘 알려진 바와 같이, 트랜지스터 및 비트라인과 같은 여러 소자들이 형성될 것이며, 이에 따라 층간절연막(32)은 다층 구조의 층간절연막일 수 있다.
다음으로, 층간절연막(32) 상에 감광막을 이용한 콘택마스크(도시 생략)를 형성한 후, 콘택마스크를 식각배리어로 층간절연막(32)을 식각하여 반도체 기판(31)의 표면을 개방시키는 스토리지노드콘택홀(33)을 형성한다. 이때, 스토리지노드콘택홀(33)이 개방되는 반도체 기판(31)은 소스/드레인접합일 수 있다.
이어서, 스토리지노드콘택홀(33)의 측벽에 접하는 스토리지노드콘택스페이서(34)를 형성한다.
상기 스토리지노드콘택스페이서(34)를 형성하는 방법은 다음과 같다.
먼저, 스토리지노드콘택홀(33)을 포함한 전면에 질화막(Nitride)을 증착한 후, 스토리지노드콘택홀(33)을 제외한 층간절연막(32)의 표면 상부의 질화막을 에치백을 이용하여 1차로 벌크 식각(Bulk etch)한다. 그리고 나서, 추가로 질화막을 2차 식각하여 스토리지노드콘택홀(33)의 내부 안쪽으로 탑부분이 꺼지는 즉, 리세스 형태를 갖는 스토리지노드콘택스페이서(34)를 형성한다.
위와 같이 질화막으로 형성하는 스토리지노드콘택스페이서(34) 공정시, 벌크식각 및 추가로 진행하는 식각공정은 층간절연막(32)의 식각손실이 발생하지 않도록 레시피를 조절한다. 즉, 층간절연막(32)의 표면이 드러난 상태에서 질화막을 추가로 식각할 때 산화막질인 층간절연막(32)과 질화막간 식각률이 동일하거나 층간절연막(32)의 식각률이 빠르면, 스토리지노드콘택스페이서(34)가 스토리지노드콘택홀(33) 내부에 위치하지 않고, 또한 층간절연막(32)이 얇아져 스토리지노드콘택플러그와 하부의 구조물(예컨대, 비트라인)간의 절연이 취약해진다.
따라서, 스토리지노드콘택홀(33)의 내부 안쪽으로 탑부분이 꺼지는 형태(즉, 리세스 형태)를 갖는 스토리지노드콘택스페이서(34)를 질화막으로 형성하기 위해 진행하는 식각공정은, 층간절연막(32)으로 사용된 산화막보다 질화막의 식각률을 빠르게 설정하여야 한다. 이를 위해 본 발명은 스토리지노드콘택스페이서 형성을 위한 식각공정시 10sccm∼15sccm 범위의 CF4/5sccm∼10sccm 범위의 O2/70sccm∼80sccm 범위의 Ar/5sccm∼10sccm 범위의 CHF3의 혼합가스분위기에서 진행하며, 이때, 파워는 300W로 하고, 압력은 75mtorr로 한다.
위와 같은 레시피를 적용할 경우, 층간절연막(32)의 식각률은 분당 900Å, 질화막의 식각률은 분당 1700Å 정도로 나타난다.
예컨대, 스토리지노드콘택홀(33) 탑부분으로부터 꺼지는 리세스 깊이(d)를 500Å∼1000Å 범위로 제어하고자 하는 경우, 층간절연막(32)의 손실은 200Å∼500Å 정도가 되므로, 층간절연막(32)의 손실을 최소화하면서 스토리지노드콘택스페이서(34)를 스토리지노드콘택홀(33) 내부에서 일정 깊이로 리세스되는 형태로 형성할 수 있다.
도 3b에 도시된 바와 같이, 스토리지노드콘택스페이서(34)가 형성된 스토리지노드콘택홀(33) 내부에 스토리지노드콘택플러그(35)를 매립시킨다. 이때, 스토리지노드콘택플러그(35)는 스토리지노드콘택스페이서(34)가 형성된 스토리지노드콘택홀(33)을 채울때까지 전면에 폴리실리콘막을 증착한 후, TCMP(Touch Chemical Mechanical Polishing) 공정을 통해 폴리실리콘막을 일부 연마해주고, 연속해서 전면 건식식각을 진행하여 형성한다.
상기한 스토리지노드콘택플러그(35) 형성시 최종 공정인 전면 건식식각공정이 층간절연막(32)의 표면이 드러날때까지만 진행하기 때문에, 스토리지노드콘택스페이서(34)의 탑부분은 스토리지노드콘택플러그(35)에 의해 스토리지노드콘택홀(33)의 외부로 노출되지 않는다. 즉, 스토리지노드콘택플러그(35)는 'T' 형태를 갖는다.
위와 같은 일련의 공정에 의해 스토리지노드콘택플러그(35)를 형성한 후에, 스토리지노드콘택스페이서(34)는 외부로 노출되지 않고 스토리지노드콘택홀(33)의 내부에만 위치한다.
도 3c에 도시된 바와 같이, 스토리지노드콘택플러그(35)가 형성된 층간절연막(32) 상부에 식각정지절연막(36)을 형성한다. 이때, 식각정지절연막(36)은 질화 막으로 형성한다.
이어서, 식각정지절연막(36) 상에 스토리지노드용 절연막(37)을 형성한다. 이때, 스토리지노드용 절연막(37)은 BPSG, USG, HDP 또는 TEOS 중에서 선택된다.
다음으로, 스토리지노드용 절연막(37)과 식각정지절연막(36)을 차례로 건식식각하여 스토리지노드콘택플러그(35) 상부를 개방시키는 트렌치홀(Trench hole, 38)을 형성한다.
트렌치홀(38) 개방을 위한 건식식각 공정은 먼저, 식각정지절연막(36)에서 식각이 정지할 때까지 스토리지노드용 절연막(37)을 건식식각하고, 연속해서 식각정지절연막(36)을 건식식각하여 스토리지노드콘택플러그(35) 표면을 개방시킨다.
위와 같은 트렌치홀(38) 형성을 위한 건식식각 공정 특히, 식각정지절연막(36)을 식각하는 도중에 스토리지노드콘택플러그(34) 표면을 완전히 개방시키도록 과도식각이 수반되는데, 본 발명은 스토리지노드콘택스페이서 어택에 가장 취약지역인 스토리지노드콘택스페이서 탑지역을 스토리지노드콘택플러그(35)로 덮어 스토리지노드콘택스페이서(35)가 트렌치홀(38) 식각 환경에 노출되는 것을 차단하므로써 스토리지노드콘택스페이서 어택을 근본적으로 방지한다.
결국, 본 발명은 스토리지노드콘택플러그(35)가 스토리지노드콘택스페이서(34)를 덮도록 하여 트렌치홀 형성을 위한 식각공정시 스토리지노드콘택스페이서가 손실되는 것을 방지하고, 이로써 트렌치홀(38)의 바닥을 틈이 없이 평평(flat)한 형태로 형성할 수 있다.
도 3d에 도시된 바와 같이, TiN 하부전극을 형성하기에 앞서, 배리어메탈 (39)을 형성한다. 예컨대, 트렌치홀(38)을 포함한 전면에 PVD 또는 CVD 방법으로 티타늄(Ti)을 증착한 후 어닐(Anneal)을 진행하여 티타늄실리사이드(TiSix)를 형성하고, 미반응 티타늄은 습식식각으로 제거한다. 여기서, 배리어메탈(39)인 티타늄실리사이드는 스토리지노드콘택플러그(35)로 사용된 폴리실리콘의 실리콘(Si)과 티타늄(Ti)이 반응하여 형성된 것으로, 스토리지노드콘택플러그(35) 주변의 층간절연막(32)이나 스토리지노드콘택스페이서(34)에서는 티타늄실리사이드가 형성되지 않는다.
위와 같이, 배리어메탈(39)인 티타늄실리사이드를 형성해주면 스토리지노드콘택플러그(35)와 후속 TiN 하부전극이 접촉할 면의 저항을 낮춘다.
다음으로, 하부전극 분리(Storage node isolation) 공정을 진행하여 트렌치홀(38)의 내부에 스토리지노드콘택플러그(35)와 연결되는 TiN 하부전극(40)을 형성한다.
상기 TiN 하부전극(40)을 형성하기 위한 하부전극 분리 공정은, 트렌치홀(38)을 포함한 스토리지노드용 절연막(37) 상에 CVD, PVD 또는 ALD 방법을 이용하여 TiN을 증착하고, 트렌치홀(38)을 제외한 스토리지노드용 절연막(37)의 표면 상부에 형성된 TiN을 화학적기계적연마(CMP) 또는 에치백으로 제거하여 TiN 하부전극(40)을 형성하는 것이다. 여기서, 화학적기계적연마 또는 에치백 공정시에 연마재나 식각된 입자 등의 파티클이 TiN 하부전극(39)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지 특성이 좋은 감광막으로 트렌치홀(38)의 내부를 모두 채운 후에, 스토리지노드용 절연막(37)의 표면이 노출될 때까지 TiN을 화학적기계적연마 또는 에치백을 수행하고, 감광막을 애싱(ashing)하여 제거하는 것이 좋다.
다음으로, TiN 하부전극(40) 상에 유전막(41)과 TiN 상부전극(42)을 순차적으로 형성하여 캐패시터를 완성한다. 이때, 유전막(41)은 ONO, HfO2, Al2O3 또는 Ta2O5 중에서 선택되며, 트렌치홀(38)의 바닥부분이 평탄해진 상태이므로 스텝커버리지에 민감하지 않는 증착공정을 이용해도 된다. 아울러, TiN 상부전극(42)또한 스텝커버리지에 민감하지 않는 증착공정을 이용해도 되는데, CVD, PVD 또는 ALD 방법을 이용한다.
위와 같은 유전막(41)과 TiN 상부전극(42) 형성시에 스토리지노드콘택플러그(35) 주변이 평평한 구조를 가져 TiN 상부전극(42)으로 사용된 TiN을 증착할 시점의 공간이 막히지도 않고, 유전막(41)과 TiN 상부전극(42)에 첨점이 발생되지도 않는다.
상술한 실시예에서는 하부전극이 TiN인 경우에 대해 설명하였으나, 본 발명은 스토리지노드콘택스페이서로 질화막계 물질을 사용하는 모든 캐패시터의 제조 공정에 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드콘택스페이서 상부를 스토리지노드콘택플러그로 완전히 덮어 식각정지절연막 식각중에 발생되는 스토리지노드콘택플러그 주변의 스토리지노드콘택스페이서 어택을 근본적으로 방지하므로써 누설전류소스를 제거하여 캐패시터의 수율을 향상시킬 수 있는 효과가 있다.
이와 같이, 누설전류소스를 제거함에 따라 미세 패턴화에 따른 디자인룰을 확보하면서 공정마진을 극대화시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판;
    상기 반도체 기판 상부의 스토리지노드콘택홀을 갖는 층간절연막;
    상기 스토리지노드콘택홀의 측벽에 형성되며 탑지역이 일정 깊이로 리세스된 스토리지노드콘택스페이서;
    상기 스토리지노드콘택스페이서의 탑지역을 덮으면서 상기 스토리지노드콘택홀 내부에 매립된 스토리지노드콘택플러그;
    상기 스토리지노드콘택플러그 상부에서 상기 스토리지노드콘택플러그 표면을 개방시키는 트렌치홀을 갖고 적층된 식각정지절연막과 스토리지노드용 절연막;
    상기 트렌치홀 내부에 형성되며 상기 스토리지노드콘택플러그에 연결된 하부전극; 및
    상기 하부전극 상에 적층된 유전막과 상부전극
    을 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 스토리지노드콘택스페이서의 탑지역은,
    500Å∼1000Å 범위로 리세스된 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 스토리지노드콘택스페이서는, 질화막인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 스토리지노드콘택플러그는, 폴리실리콘막인 것을 특징으로 하는 반도체 메모리 장치.
  5. 반도체 기판 상에 스토리지노드콘택홀을 갖는 층간절연막을 형성하는 단계;
    상기 스토리지노드콘택홀의 측벽에 탑지역이 일정 깊이로 리세스된 스토리지노드콘택스페이서를 형성하는 단계;
    상기 스토리지노드콘택스페이서의 탑지역을 덮으면서 상기 스토리지노드콘택홀 내부에 매립되는 스토리지노드콘택플러그를 형성하는 단계;
    상기 스토리지노드콘택플러그를 포함한 전면에 식각정지절연막과 스토리지노드용 절연막을 적층하는 단계;
    상기 스토리지노드용 절연막과 식각정지절연막을 순차적으로 건식식각하여 상기 스토리지노드콘택플러그를 개방시키는 트렌치홀을 형성하는 단계;
    상기 트렌치홀의 내부에 하부전극을 형성하는 단계; 및
    상기 하부전극 상에 유전막과 상부전극을 차례로 형성하는 단계
    를 포함하는 반도체 메모리 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 스토리지노드콘택스페이서를 형성하는 단계는,
    상기 스토리지노드콘택홀을 포함한 층간절연막 표면 상에 질화막을 형성하는 단계;
    상기 층간절연막의 표면이 드러날때까지 상기 질화막을 1차 식각하는 단계; 및
    상기 스토리지노드콘택홀 내부 안쪽에서 일정 깊이로 리세스되도록 상기 질화막을 2차 식각하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 1차 식각과 2차 식각은,
    상기 층간절연막보다 상기 질화막의 식각률을 빠르게 설정하여 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 1차 식각과 2차 식각은,
    CF4/O2/Ar/CHF3의 혼합가스 분위기에서 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
  9. 제5항 또는 제6항에 있어서,
    상기 스토리지노드콘택스페이서의 리세스 깊이는,
    500Å∼1000Å 범위로 제어하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
KR1020040114020A 2004-12-28 2004-12-28 반도체메모리장치 및 그의 제조 방법 KR100596423B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114020A KR100596423B1 (ko) 2004-12-28 2004-12-28 반도체메모리장치 및 그의 제조 방법
US11/321,160 US20060141707A1 (en) 2004-12-28 2005-12-28 Semiconductor memory device and method for fabricating the same
JP2005378219A JP2006191097A (ja) 2004-12-28 2005-12-28 半導体メモリ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114020A KR100596423B1 (ko) 2004-12-28 2004-12-28 반도체메모리장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060075252A KR20060075252A (ko) 2006-07-04
KR100596423B1 true KR100596423B1 (ko) 2006-07-06

Family

ID=36612238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114020A KR100596423B1 (ko) 2004-12-28 2004-12-28 반도체메모리장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20060141707A1 (ko)
JP (1) JP2006191097A (ko)
KR (1) KR100596423B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
US20210013318A1 (en) * 2019-07-11 2021-01-14 Micron Technology, Inc. Electrode formation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485807B2 (ja) * 1998-09-04 2004-01-13 茂徳科技股▲ふん▼有限公司 トレンチキャパシタの製造方法
US6096595A (en) * 1999-05-12 2000-08-01 Taiwan Semiconductor Manufacturing Company Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices
US6477064B1 (en) * 2001-10-10 2002-11-05 Koninklijke Philips Electronics N.V. High efficiency DC-DC power converter with turn-off snubber
JP2003133529A (ja) * 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
JP2004140208A (ja) * 2002-10-18 2004-05-13 Toshiba Corp 半導体記憶装置及びその製造方法
US7141866B1 (en) * 2004-04-16 2006-11-28 Hewlett-Packard Development Company, L.P. Apparatus for imprinting lithography and fabrication thereof

Also Published As

Publication number Publication date
KR20060075252A (ko) 2006-07-04
US20060141707A1 (en) 2006-06-29
JP2006191097A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JPH09289296A (ja) 強誘電体キャパシタ及びその製造方法
KR20020018069A (ko) 도전 접속을 형성하기 위한 방법
US7858483B2 (en) Method for fabricating capacitor of semiconductor device
TW201606963A (zh) 降低接觸電阻的半導體結構
KR100413606B1 (ko) 캐패시터의 제조 방법
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
JP2006191056A (ja) リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法
KR100713065B1 (ko) 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
KR100596423B1 (ko) 반도체메모리장치 및 그의 제조 방법
KR100558036B1 (ko) 반도체메모리장치의 제조 방법
US7713867B2 (en) Method for forming a metal line in a semiconductor device
JP2003332531A (ja) 半導体装置の製造方法
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100689676B1 (ko) 반도체메모리장치의 제조 방법
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100393965B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR100818651B1 (ko) 캐패시터의 제조 방법
KR100672169B1 (ko) 반도체 소자의 제조 방법
KR100709580B1 (ko) 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
JP2002190581A (ja) 半導体装置及びその製造方法
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR100780614B1 (ko) 반도체 소자 제조방법
TWI283909B (en) Bitline process
KR20070002798A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee