DE10310080B4 - Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen - Google Patents

Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen Download PDF

Info

Publication number
DE10310080B4
DE10310080B4 DE10310080A DE10310080A DE10310080B4 DE 10310080 B4 DE10310080 B4 DE 10310080B4 DE 10310080 A DE10310080 A DE 10310080A DE 10310080 A DE10310080 A DE 10310080A DE 10310080 B4 DE10310080 B4 DE 10310080B4
Authority
DE
Germany
Prior art keywords
trench
dimensions
forming
layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10310080A
Other languages
English (en)
Other versions
DE10310080A1 (de
Inventor
Kevin Chan
Subhash Kulkarni
Gangadhara Mathad
Raijv M. Ranade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Publication of DE10310080A1 publication Critical patent/DE10310080A1/de
Application granted granted Critical
Publication of DE10310080B4 publication Critical patent/DE10310080B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Ausbilden von mindestens einer Grabenstruktur (10), umfassend die Schritte:
– Ausbilden mindestens eines Grabens in einer Substratoberfläche (20), dessen Seitenwände (28) sich bis zu einer gemeinsamen Bodenfläche (30) hin ausdehnen, wobei jeder Graben anfängliche Abmessungen aufweist, die größer sind als die endgültig angestrebten Abmessungen der Gräben;
– Ausbilden einer Haftschicht (40) an den Seitenwänden (28) und der Bodenfläche (30) eines jeden Grabens;
– Vorsehen einer vertieft in einem unteren Bereich eines jeden Grabens eingebrachten Fotolackschicht (42);
– Entfernen der Haftschicht (40) aus einem oberen Bereich eines jeden Grabens um den oberen Bereich eines jeden Grabens freizulegen; und
– Ausbilden einer dünnen Silizium-Epitaxieschicht (32) auf dem freigelegten oberen Bereich eines jeden Grabens, um die anfänglichen Abmessungen auf die endgültigen Abmessungen zu reduzieren.

Description

  • Relevantes Fachgebiet
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleiterbausteinen und insbesondere ein Verfahren, mit dem Gräben in einem Halbleitersubstrat unabhängig von den durch das Lithografieverfahren vorgegebenen kritischen Maskenabmessungen der Gräben tiefer ausgebildet werden können.
  • Hintergrund der Erfindung
  • Eine Speicherzelle in einer integrierten Schaltung umfasst einen Transistor mit angeschlossenem Kondensator. Der Kondensator wird üblicherweise in einem Grabenbereich ausgebildet und besteht aus einem Leiterplattenpaar, den Elektroden, die durch ein Knotendielektrikum voneinander getrennt sind. Die Speicherzelle speichert Informationen und Daten in Form von Ladungen, die im Kondensator angesammelt werden. Aufgrund der zunehmenden Dichte von integrierten Schaltungen mit Speicherzellen wird die für Kondensatoren zur Verfügung stehende Fläche immer kleiner und die im Kondensator gesammelte Ladungsmenge wird verringert. Aus diesem Grund ist es zunehmend schwieriger, Informationen oder Daten aus den Speicherzellen auszulesen.
  • Für hochintegrierte Schaltungen, in denen für den Kondensator einer Speicherzelle nur eine begrenzte Fläche bzw. ein begrenztes Volumen zur Verfügung steht, sind drei Techniken bekannt, um die Ladungsmenge in einem festgelegten Bereich zu erhöhen, nämlich: (1) Ein Verringern der Dicke der dielektrischen Schicht, d. h. des Knotendielektrikums zwischen den Kondensatorplatten; (2) die Auswahl eines Dielektrikums, dessen relative Dielektrizitätskonstante höher ist als die von SiO2 oder Si3N4; oder (3) das Erhöhen der für den Kondensator bestimmten Fläche.
  • Von den oben genannten Verfahren ist Lösung (3) am aussichtsreichsten, da die anderen beiden Optionen erhebliche Nachteile aufweisen, die ihre Anwendung einschränken. Durch das in Lösung (1) vorgesehene Ausdünnen des Kondensator-Dielektrikums kommt es beispielsweise vermehrt zu Leckströmen, was die Speicherzeit des Kondensators und die Zuverlässigkeit der Speicherzelle beeinträchtigen kann. Die in Lösung (2) vorgeschlagene Auswahl eines Dielektrikums mit höherer Dielektrizitätskonstante bewirkt lediglich eine geringfügige Verbesserung bei der Speicherung von Ladung, da die Dielektrizitätskonstante bei geeigneten Alternativmaterialien nur geringfügig über der Dielektrizitätskonstante des aktuell verwendeten Materials liegt. Darüber hinaus kann der Einsatz alternativer Dielektrika komplizierter und teurer ausfallen und bislang unbekannte Schwierigkeiten bei der Herstellung aufwerfen.
  • Daher ist Lösung (3), nämlich die für den Kondensator vorgesehene Fläche zu erhöhen, am erfolgversprechendsten, wenn es darum geht, die gespeicherte Ladungsmenge zu erhöhen, ohne dabei mit den bei Lösung (1) und (2) auftretenden Schwierigkeiten konfrontiert zu werden.
  • Das Ersetzen herkömmlicher Stapelkondensatoren mit Grabenkondensatoren ist ein bereits bekanntes Verfahren zur Vergrößerung der für den Kondensator zur Verfügung stehenden Fläche. Bei der Herstellung von Stapelkondensatoren wird der Kondensator üblicherweise auf einem dafür vorgesehenen Flächenabschnitt eines Halbleitersubstrats aufgebaut. Bei der Herstellung von Grabenkondensatoren hingegen wird der Kondensator in einem in das Halbleitersubstrat eingebrachten Graben ausgebildet. Je tiefer der Graben, desto mehr Fläche steht dem Kondensator zur Verfügung. Allerdings ist die Grabentiefe aufgrund der derzeitigen Herstellungsverfahren und -werkzeuge begrenzt.
  • Darüber hinaus wird es mit zunehmender Verringerung der kritischen Abmessungen immer schwieriger, Grabenstrukturen zu erhalten, die die Anforderungen an die Zellkapazität einer vorgegebenen Bauelemente-Generation erfüllen. Die Schwierigkeit, die Anforderungen an die Zellkapazität zu erfüllen, beruht auf den nachhaltigen Verzögerungseffekten beim reaktiven Ionenätzen (Reactive Ion Etching – RIE), die mit den im Stand der Technik bekannten Verfahren auftreten. Beim reaktiven Ionenätzen müssen die reaktiven Ionen bis auf den Grund des Grabens gelangen. Das reaktive Ionenätzen wird bei Gräben mit hohem Aspektverhältnis (größer als 10) zunehmend schwieriger. Unter dem Begriff „Aspektverhältnis" versteht man das Verhältnis der Tiefe (bzw. Höhe) des Grabens zur Weite der Grabenöffnung.
  • Die US 6,025,225 A und die darin zitierten Druckschriften beschreiben das oben genannte Problem, das mit der Erhöhung der Kondensatorfläche in Speicherzellstrukturen einhergeht, und legen Vorschläge dar, dieses Problem zu umgehen. Beispielsweise offenbart die US 6,025,225 A ein Aufrauhen der Seitenwände in dem geätzten Graben. In dem offenbarten Verfahren wird amorphes Silizium an den Seitenwänden der Gräben angelagert.
  • Die US 4,843,025 A beschreibt ein Verfahren zum Ausbilden von schmalen, schleifenförmigen Gräben (i) durch Siliziumepitaxie auf dem Grund eines sehr weiten, rechteckigen Grabens; (ii) durch Abscheidung einer Oxidschicht auf den Grabenwänden mit einer Dicke, durch die die gewünschte Grabenweite erzeugt wird; und (iii) durch Einätzen von Gräben, um so einen schmalen, muldenförmigen Graben zu erhalten.
  • Im „IBM Technical Disclosure Bulletin", Band 34, Nr. 10A, März 1992, S. 397–399 ist ein Verfahren zur Herstellung schmaler, selbstjustierender Gräben mit isolierten, n-dotierten Siliziumbereichen mit einer vergrabenen N+-Schicht offenbart. Gemäß dieser Druckschrift wird die Siliziumepitaxie mithilfe von herkömmlichen Verfahren auf Grabenstrukturen mit einem Aspektverhältnis von 1,0 induziert.
  • Angesichts der oben genannten Nachteile bei der Herstellung von Grabenstrukturen mithilfe von Verfahren aus dem Stand der Technik besteht ein kontinuierliches Bedürfnis nach einer neuen und verbesserten Technik zum Ausbilden von Gräben, die von den durch das Lithografieverfahren vorgegebenen kritischen Maskenabmessungen unabhängig sind. Ein solches Verfahren ist vor allem zur Herstellung von Gräben mit hohem Aspektverhältnis, in denen das Verhältnis von Tiefe zur Breite mehr als 10 beträgt, notwendig.
  • Die US 4,713,678 A beschreibt ein Verfahren zum Ausbilden einer Grabenstruktur, bei dem zuerst ein vergrößerter Graben ausgebildet wird, der dann durch eine Haftschicht auf die entgültigen Abmessungen reduziert wird.
  • Zusammenfassung der Erfindung
  • Aufgabe der Erfindung ist es, Grabenstrukturen zur Ausbildung eines Grabenkondensators in einem DRAM-Speicher zur Verfügung zu stellen, mit denen sich eine hohe Speicherkapazität unter Beachtung der kritischen Zellabmessungen erzielen lassen.
  • Diese Aufgabe wird erfindungsgemäße mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • ES wird mindestens ein Graben bereitgestellt, dessen kritische Abmessungen größer sind als die endgültig vorgesehenen Werte (der Verzögerungseffekt beim reaktiven Ionenätzen ist bei größeren kritischen Abmessungen weniger ausgeprägt) und dessen kritische Grabenstrukturen schließlich durch nicht-selektives oder selektives Anlagern einer Silizium-Epitaxieschicht auf Bereichen der Grabenwände auf den vorgesehenen Wert verringert werden.
  • Kurze Figurenbeschreibung
  • 1 zeigt ein mögliches Layout einer Speicherzelle mit Grabenstrukturen.
  • 2 zeigt das Layout mit den Grabenstrukturen von 1 nach geeigneter Maskierung.
  • 3A bis 3E sind Querschnittsdarstellungen und zeigen grundlegende, der Erläuterung dienende Verfahrensschritte.
  • 4A bis 4D sind Querschnittsdarstellungen und zeigen die grundlegenden Verfahrensschritte in einer Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung von mindestens einer Grabenstruktur in einem Substrat zur Verfügung, wobei die Tiefe unabhängig von den kritischen Maskenabmessungen für Grabenstrukturen ist. Die Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert.
  • Wie oben ausgeführt stellt die vorliegende Erfindung ein Verfahren zur Ausbildung mindestens einer Grabenstruktur auf einer Substratoberfläche zur Verfügung, wobei die Tiefe unabhängig von den kritischen Maskenabmessungen für tiefe Grabenstrukturen erreicht wird. Diese Aufgabe wird gelöst, indem zunächst mindestens ein Graben ausgebildet wird, dessen kritische Abmessungen (Breite und Länge) größer sind als die vorgesehenen Abmessungen (d. h. die endgültig angestrebten Abmessungen).
  • 1 zeigt ein mögliches Layout, das die endgültig angestrebten Abmessungen einer Speicherzelle umfasst, wie sie durch die Verfahrensschritte der vorliegenden Erfindung erreicht werden können. In dieser Figur ist jeder vorgesehene Graben mit dem Bezugszeichen 10 versehen. Die Figur gibt außerdem die Abmessungen eines jeden Grabens an, nämlich die Länge l und die Breite w. Zudem wird in der Figur der Abstand zwischen den Zellen innerhalb einer beliebigen Reihe mit d1 bezeichnet, und der Abstand zwischen den Zellen in benachbarten Reihen mit d2. Es wird darauf hingewiesen, dass die Maße l = 240 nm, w = 120 nm, d1 = 240 nm und d2 = 120 nm beispielhaft sind und die vorliegende Erfindung nicht auf diese Maße beschränkt ist.
  • Um das in 1 gezeigte, vorgesehene Speicherzellen-Layout zu erhalten, werden in der vorliegenden Erfindung die kritischen Abmessungen eines jeden Grabens erhöht, wie die durchgezogene Linie in 2 zeigt. Dies geschieht durch eine geeignete Strukturierung der Grabenmaske, ohne dabei die Gräben ineinander übergehen zu lassen. Die gestrichelte Linie in 2 gibt die angestrebten Grabenstrukturen wieder. Es wird darauf hingewiesen, dass die kritischen Abmessungen der Grabenmasken in 2 größer sind als im endgültigen Speicherzellen-Layout der Gräben, wie es in 1 dargestellt ist. Im vorliegenden Beispiel wurden die Dimensionen der Grabenmasken auf 200 nm zu 320 nm vergrößert.
  • Nach dem Ausbilden der anfänglichen Grabenstrukturen und deren größeren kritischen Maßen werden die kritischen Abmessungen der Gräben durch das Ausbilden einer dünnen (selektiven oder nicht-selektiven) Silizium-Epitaxieschicht auf mindestens einigen Bereichen der Grabenwände verringert.
  • Die oben beschriebenen grundlegenden Verfahrensschritte werden nun näher erläutert. Dabei wird zuerst auf die 3A bis 3E verwiesen zeigt. 3A zeigt dabei die verwendete Ausgangsstruktur. Die Ausgangsstruktur in 3A umfasst ein Substrat 20, eine Kontaktschicht 22 auf der Oberfläche des Substrats 20 und eine Maske 24, die auf der Kontaktschicht 22 aufgebracht ist. Die in 3A dargestellte Struktur wird mithilfe von herkömmlichen, dem Fachmann wohl bekannten Verfahren und Werkstoffen hergestellt.
  • So kann das Substrat ein beliebiges Halbleitermaterial, wie z. B. Si, Ge, SiGe, GaAs, InAs, InP, sowie alle anderen III/V-Halbleiterverbindungen umfassen. Schichtsubstrate mit denselben oder anderen Halbleitermaterialien, wie beispielsweise Si/SiGe, und SOI-(silicon an insulator)-Substrate können ebenfalls verwendet werden. Abhängig von dem herzustellenden Bauteil kann das Substrat n- oder p-dotiert sein und es kann Aktivgebiete, Leitungsgebiete, Isolationsbereiche und andere solche Bereiche umfassen. Im Interesse der Klarheit werden diese Gebiete in den Zeichnungen nicht gezeigt, sind aber dennoch im Substrat 20 enthalten.
  • Anschließend wird die Kontaktschicht 22 mithilfe herkömmlicher Depositionsverfahren wie z. B. CVD-Verfahren, plasmaunterstütztes CVD-Verfahren und der Beschichtung aus chemischer Lösung aufgebracht. Alternativ kann die Kontaktschicht 22 mithilfe thermischer Beschichtungsverfahren, wie z. B. Oxidation, Nitridierung, Oxynitridierung, oder einer Kombination aus diesen aufgebracht werden. Zur Ausbildung der Kontaktschicht 22 kann auch eine Kombination aus Abscheidung und thermischem Aufwachsen eingesetzt werden. Die Kontaktschicht 22 kann eine einzelne oder mehrere Schichten umfassen und aus einem Oxid, Nitrid, Oxynitrid oder einer Kombination aus diesen, wie z. B. einer Multi-Kontaktschicht aus Oxid und Nitrid, bestehen. Die Dicke der Kontaktschicht 22 variiert und ist nicht kritisch. Üblicherweise ist die Kontaktschicht 22 je doch etwa 10 bis 150 nm und vorzugsweise etwa 50 bis 100 nm dick.
  • Die Maske 24 besteht aus einem Silikatglas wie z. B. Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG), und wird anschließend mithilfe eines herkömmlichen Abscheidungsverfahrens wie z. B. dem CVD-Verfahren, dem plasmaunterstützten CVD-Verfahren, Aufdampfen oder Schleuderbeschichten auf die Kontaktschicht 22 aufgebracht. Die Dicke der Maske 24 variiert und ist nicht kritisch. Üblicherweise ist die Maske jedoch etwa 600 bis 3000 nm und vorzugsweise etwa 1000 bis 2000 nm dick.
  • Auf der Maske 24 wird dann durch ein herkömmliches Lithografieverfahren eine zweite Maske (nicht gezeigt) aufgebracht, die das in 2 mit durchgezogenen Linien dargestellte Grabenmuster aufweist, in dem die kritischen Maße größer sind als die in 1 gezeigten, endgültig vorgesehenen Maße. Das Grabenmuster der zweiten Maske mit den größeren kritischen Abmessungen wird sodann auf die Maske 24 und die Kontaktschicht 22 übertragen. Dies geschieht mithilfe eines oder mehrerer herkömmlicher Ätzverfahren, die hochselektiv freiliegende Bereiche der Silikatglas-Maske 24 und der Kontaktschicht 22 aus der Struktur entfernen. Geeignete Ätzverfahren sind das Reaktive Ionenätzen, Plasmaätzen, Ionenstrahlätzen, Laserabtragung oder Kombinationen aus diesen.
  • In diesem Verfahrensschritt werden Teile der Maske 24 und der Kontaktschicht 22 entfernt, wobei das darunter liegende Substrat freigelegt wird. Nach dem Entfernen der Maske 24 und der Kontaktschicht 22 werden die freiliegenden Bereiche des Substrats 20 selektiv entfernt. Dies geschieht mithilfe eines zeitlich abgestimmten Ätzverfahrens, das hochselektiv freiliegende Bereiche des Substrats 20 ätzt. Anschließend wird die das Grabenmuster von 2 enthaltende Maske mithilfe eines herkömmlichen und dem Fachmann bekannten Ablöseverfahrens entfernt. Die resultierende Struktur mit den Gräben 26, die nach den oben beschriebenen Strukturierungs- und Ätzverfahren eingebracht werden, ist beispielsweise in 3B dargestellt.
  • Es wird darauf hingewiesen, dass sich die Seitenwände 28 der Gräben 26 bis zu einer gemeinsamen Bodenfläche 30 hin ausdehnen. Die Seitenwände verjüngen sich unter Umständen und sind daher nicht vollkommen vertikal. Die kritischen Maße der Gräben stimmen mit den in 2 gezeigten Abmessungen überein, d. h. die kritischen Maße sind größer als die für die fertigen Gräben vorgesehenen Abmessungen. Aufgrund der größeren Abmessungen werden bei vorgegebener Dicke der Maske 24 tiefere Gräben erreicht.
  • Nach der Grabenätzung wird die Maske 24 durch einen herkömmlichen Ablöseprozess entfernt, wobei das Maskenmaterial 24 im Vergleich zur Kontaktschicht oder zum Substrat selektiv entfernt wird. Die Kontaktschicht kann sodann durch ein herkömmliches Ätzverfahren, das Kontaktschichtmaterial hochselektiv von der Struktur löst, entfernt werden. Besteht die Kontaktschicht 22 beispielsweise aus einem Oxid, so kann gepuffertes HF als chemischer Ätzstoff eingesetzt werden. Die nach Entfernen der Maske 24 und der Kontaktschicht 22 resultierende Struktur ist z. B. in 3C gezeigt.
  • Falls erforderlich können freiliegende Substratflächen 20 vor dem nächsten Verfahrensschritt gereinigt werden. Dieser optionale Reinigungsschritt wird mithilfe von dem Fachmann bekannten Verfahren durchgeführt. So kann für freiliegende Substratflächen 20 beispielsweise die RCA-Reinigung eingesetzt werden.
  • Anschließend wird auf allen freiliegenden Substratflächen, einschließlich der Seitenwände und der Bodenfläche eines jeden Grabens, eine dünne Silizium-Epitaxieschicht (d. h. epi-Si) 32 aufgebracht, um die in 3D dargestellte Struktur bereit zu stellen. Die dünne Silizium-Epitaxieschicht verrin gert die kritischen Abmessungen der Gräben so, dass die Abmessungen im Wesentlichen den endgültig angestrebten Maßen entsprechen (siehe gestrichelte Linie in 2). Die hergestellten Gräben haben darüber hinaus ein hohes Aspektverhältnis (von mehr als 10).
  • Die dünne Silizium-Epitaxieschicht wird in einem nicht-selektiven Niedrigtemperatur-Ultrahochvakuum-(UHV)-Epitaxie-Verfahren (bei unter 900°C) aufgebracht, wie es beispielsweise in „Silicon Epitaxy by Low Temperature UHV-CVD: AFM Study of Initial Stages of Growth", J. of Crystal Growth, 159 (1995), S. 161–167, beschrieben ist. Herkömmliche Hochtemperatur-Silizium-Epitaxie-Verfahren unter Verwendung von Reaktoren mit Strahlungsheizelementen oder schnelle thermische CVD-Verfahren eignen sich in der Regel nicht besonders, da die resultierenden Silizium-Epitaxieschichten Abschnürungen an den Gräben verursachen. Abschnürungen an Gräben werden durch schnellere Wachstumsraten auf bestimmten kristallographischen Oberflächen verursacht. Das eingesetzte Niedrigtemperatur-Ultrahochvakuum-(UHV)-Epitaxie-Verfahren sorgt für eine gleichmäßige Beschichtung auf den Seitenwänden der Gräben und verhindert die in den herkömmlichen Hochtemperatur-Silizium-Epitaxie-Verfahren beobachteten Abschnürungen.
  • Das eingesetzte Niedrigtemperatur-Ultrahochvakuum-(UHV)-Epitaxie-Verfahren kann bei einem Druck von etwa 6,666 bis 133,322 Pa (0,05 bis 1 Torr) und Temperaturen von etwa 500° bis 850°C durchgeführt werden. Die Wachstumsrate der dünnen Silizium-Epitaxieschicht 32 beträgt bei den oben genannten Bedingungen etwa 0,1 bis 10 nm/min.
  • Die Dicke der gebildeten dünnen Silizium-Epitaxieschicht kann in Abhängigkeit von dem zu ihrer Ausbildung verwendeten Verfahren variieren. Üblicherweise ist die dünne Silizium-Epitaxieschicht 32 ca. 10 bis 100 nm und vorzugsweise etwa 20 bis 60 nm dick.
  • Bei einigen Ausgestaltungen kann sich an den oberen Ecken eines jeden Grabens ein leichter Überhang der dünnen Epi-Si-Schicht 32 bilden. In solchen Fällen können durch Reaktives Ionenätzen in einem halogenierten Plasma, beispielsweise in einem fluorierten Plasma, vorzugsweise der Epitaxieschicht-Überhang entfernt, sowie die mit der dünnen Silizium-Epitaxieschicht beschichteten Seitenwände begradigt werden.
  • In einem nächsten Schritt wird zur Herstellung eines Kondensators in jedem der mit der dünnen Silizium-Epitaxieschicht ausgekleideten Gräben die Epitaxie-Schicht 32 durch Aufbringen einer Kontaktoxidschicht 34 passiviert. Das Kontaktoxidschichtmaterial 34 wird durch ein herkömmliches thermisches Oxidationsverfahren aufgebracht. Die Dicke der Kontaktoxidschicht 34 kann variieren und ist für die vorliegende Erfindung nicht kritisch. Unter Verwendung eines herkömmlichen Abscheideprozesses, wie z. B. einem hochdichten Plasma-Abscheideverfahren (high-density plasma deposition), wird auf der Kontaktoxidschicht 34 eine etwa 1,0 bis 20 nm dünne Nitridschicht 36 aufgebracht. Die in jedem Graben aufgebrachte dünne Nitridschicht kann durch herkömmliche Nassätz-Verfahren zum hochselektiven Entfernen von Nitrid abgelöst werden. 3E zeigt die nun entstehende Struktur, auf der die üblichen Folgeprozesse durchgeführt werden können, wie z. B. das Einbringen von Resist und Polysilizium in Vertiefungen, sowie das Ausbilden von Grabenkondensatoren.
  • Die 4A bis 4D zeigen eine Ausführungsform der vorliegenden Erfindung ist. In der Ausführungsform werden die in den 3A und 3B dargestellten Strukturen verwendet. Dies bedeutet, dass unter Verwendung der oben beschriebenen Verfahren zuerst eine Struktur ausgebildet wird, die ein Substrat 20, eine Kontaktschicht 22 und eine Silikatglasmaske 24 umfasst. In der Ausführungsform besteht die Kontaktschicht 22 aus einer Oxid-Nitrid-Schichtfolge.
  • Anschließend wird eine zweite Maske mit größeren kritischen Abmessung, wie in 2 gezeigt, verwendet und zum Ausbilden der Gräben im Substrat 20 mit den größeren kritischen Maßen wird das oben beschriebene Ätzverfahren durchgeführt. Unter Verwendung konventioneller chemischer Ätzstoffe wie z. B. gepuffertem HF, wird zunächst die zweite Maske und anschließend die Silikatglasmaske 24 von der Struktur entfernt. Unter Beibehaltung der Kontaktschicht 22 können freiliegende Substratflächen 20 wie oben beschrieben gereinigt werden.
  • Gemäß der Ausführungsform wird eine dünne, selektive Silizium-Epitaxieschicht 32 nur auf den oberen Bereichen der Grabenwände, wo später Bauelementanschlüsse, z. B. sogenannte „buried straps", ausgebildet werden sollen, aufgebracht. Der untere Teil der Gräben bleibt unberührt. Zum Ausbilden einer dünnen Silizium-Epitaxie-schicht auf den oberen Bereichen der Grabenwände wird auf den freiliegenden Substratflächen 20 in jeder Grabenstruktur eine Haftschicht 40 unter Verwendung herkömmlicher thermischer Abscheideverfahren, konventioneller Abscheideverfahren oder einer Kombination aus diesen hergestellt. Die Haftschicht 40 kann aus einem (durch thermische Oxidation aufgebrachten)
  • Oxid oder aus einer (durch thermische Oxidation und Nitridschichtabscheidung aufgebrachten) Oxid-Nitrid-Schichtfolge bestehen. Die Struktur mit der Haftschicht 40 ist in 4A gezeigt.
  • Die Gräben mit der Haftschicht 40 werden sodann durch konventionelle Abscheideverfahren mit Resist 42 aufgefüllt. Anschließend werden durch einen Rückätzvorgang Teile des Resists 42 aus dem oberen Bereich eines jeden Grabens entfernt. Die Struktur mit dem vertieft ausgeführten Resist 42 ist beispielsweise in 4B gezeigt.
  • In einem nächsten Schritt wird, wie in 4C gezeigt, die freiliegende Haftschicht aus den oberen Bereichen eines jeden Grabens, die nicht mit dem in der Vertiefung eingebrachten Resist bedeckt sind, durch selektives chemisches Ätzen entfernt. Auf diese Weise werden die oberen Bereiche der Seitenwände in jedem Graben freigelegt. Anschließend wird der Photoresist 42 durch konventionelles chemischen Strippen abgelöst.
  • Unter Verwendung eines kontrollierten, selektiven Niedrigtemperatur-Ultrahochvakuum-Silizium-Epitaxie-Verfahrens wird nun eine dünne Silizium-Epitaxieschicht 32 auf den freiliegenden oberen Bereichen der Gräben aufgebracht. Die oben beschriebenen Parameter für das Niedrigtemperatur-Ultrahochvakuum-Verfahren können auch in dieser Ausführungsform der vorliegenden Erfindung verwendet werden. Die resultierende Struktur ist in 4D gezeigt. Es wird darauf hingewiesen, dass in der Ausführungsform die kritischen Abmessungen lediglich im oberen Bereich der Gräben verringert werden. Der untere Bereich der Gräben behält die größeren kritischen Dimensionen, wodurch die Speicherzellenfläche erhöht und damit auch die Speicherzellenkapazität gesteigert wird.
  • Im folgenden werden die Auswirkungen des Verfahrens auf die Speicherzellenkapazität erläutert. Da die Speicherzellenkapazität (bei einem beliebigen Knotendielektrikum) direkt proportional zu Grabentiefe und -umfang ist, werden durch die tieferen Abmessungen höhere Kapazitätswerte erreicht. Die Ausführungsform ermöglicht aufgrund höherer Tiefe und weiterem Umfang höhere Kapazitätswerte. Die Speicherzellen, die die nach oben beschriebenem Verfahren hergestellten Gräben enthalten, erreichen eine Kapazität von mindestens etwa 50 fF.

Claims (4)

  1. Verfahren zum Ausbilden von mindestens einer Grabenstruktur (10), umfassend die Schritte: – Ausbilden mindestens eines Grabens in einer Substratoberfläche (20), dessen Seitenwände (28) sich bis zu einer gemeinsamen Bodenfläche (30) hin ausdehnen, wobei jeder Graben anfängliche Abmessungen aufweist, die größer sind als die endgültig angestrebten Abmessungen der Gräben; – Ausbilden einer Haftschicht (40) an den Seitenwänden (28) und der Bodenfläche (30) eines jeden Grabens; – Vorsehen einer vertieft in einem unteren Bereich eines jeden Grabens eingebrachten Fotolackschicht (42); – Entfernen der Haftschicht (40) aus einem oberen Bereich eines jeden Grabens um den oberen Bereich eines jeden Grabens freizulegen; und – Ausbilden einer dünnen Silizium-Epitaxieschicht (32) auf dem freigelegten oberen Bereich eines jeden Grabens, um die anfänglichen Abmessungen auf die endgültigen Abmessungen zu reduzieren.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dünne Silizium-Epitaxieschicht (32) mit einem selektiven Niedrigtemperatur-Ultrahochvakuum-Silizium-Epitaxie-Verfahren aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dünne Silizium-Epitaxieschicht (32) in einem Niedrigtemperatur-Ultrahochvakuum-Silizium-Epitaxie-Verfahren aufgebracht wird, das bei einem Druck von 6,666 bis 133,322 Pa und einer Temperatur von 500°C bis 850°C durchgeführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der mindestens eine Graben ein Aspektverhältnis aufweist, das größer als 10 ist.
DE10310080A 2002-03-07 2003-03-07 Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen Expired - Fee Related DE10310080B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/093,789 2002-03-07
US10/093,789 US6821864B2 (en) 2002-03-07 2002-03-07 Method to achieve increased trench depth, independent of CD as defined by lithography

Publications (2)

Publication Number Publication Date
DE10310080A1 DE10310080A1 (de) 2003-10-02
DE10310080B4 true DE10310080B4 (de) 2009-05-07

Family

ID=27804227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10310080A Expired - Fee Related DE10310080B4 (de) 2002-03-07 2003-03-07 Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen

Country Status (2)

Country Link
US (2) US6821864B2 (de)
DE (1) DE10310080B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559518B1 (ko) * 2003-12-31 2006-03-15 동부아남반도체 주식회사 반도체의 에스티아이 형성방법
US7271083B2 (en) * 2004-07-22 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-transistor random access memory technology compatible with metal gate process
US7390710B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon
KR100642646B1 (ko) * 2005-07-08 2006-11-10 삼성전자주식회사 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
EP2232533A1 (de) * 2008-01-16 2010-09-29 Ipdia Löcher oder gräben mit hohem aspektverhältnis
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
US9691658B1 (en) * 2016-05-19 2017-06-27 Globalfoundries Inc. Contact fill in an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810757B2 (ja) * 1987-05-25 1996-01-31 松下電子工業株式会社 半導体装置の製造方法
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
US5266813A (en) * 1992-01-24 1993-11-30 International Business Machines Corporation Isolation technique for silicon germanium devices
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
DE10111499C1 (de) * 2001-03-09 2002-07-11 Infineon Technologies Ag Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Chollet, F. [u.a.]: "Si(100)epitoxy by low-temperature UHU-CVD: AFM study of the initial stages of growth". In: J. Crystal Growth 157, 1995, S. 161-167 *
IBM Techn. Disclosure Bulletin, Vol. 34, No. 10 A, März 1992, S. 397-399 *
IBM Techn. Disclosure Bulletin, Vol. 34, No. 10 A, März 1992, S. 397-399; Chollet, F. [u.a.]: "Si(10 0)epitoxy by low-temperature UHU-CVD: AFM study of the initial stages of growth". In: J. Crystal Gro wth 157, 1995, S. 161-167

Also Published As

Publication number Publication date
DE10310080A1 (de) 2003-10-02
US20030170951A1 (en) 2003-09-11
US20050009295A1 (en) 2005-01-13
US6821864B2 (en) 2004-11-23
US7144769B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
EP0744771A1 (de) DRAM-Speicherzelle mit vertikalem Transistor
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
WO2001001489A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10344862B4 (de) Grabenkondensator-Speicherzellenstruktur und Verfahren zum Ausbilden einer Grabenkondensator-Speicherzellenstruktur
DE19911148C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10228717B4 (de) Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers
DE102020125660A1 (de) Bosch-tiefenätzung mit hohem seitenverhältnis
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE10303771B3 (de) Stegfeldeffekttransistor (FinFet) und Verfahren zur Herstellung von Stegfeldeffekttransistoren
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE19845004C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
WO2002069375A2 (de) Grabenkondensator und verfahren zu seiner herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP0925607B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE4222467C1 (de)
DE10146226A1 (de) Vertikale intern verbundene Grabenzelle (V-ICTC) und Herstellungsverfahren für Halbleiterspeicherelemente
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE3835692C2 (de) Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: IBM INTERNATIONAL BUSINESS MACHINES CORPORATIO, US

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: IBM INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNERS: IBM INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNER: IBM INTERNATIONAL BUSINESS MACH, QIMONDA AG, , US

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: IBM INTERNATIONAL BUSINESS MACH, QIMONDA AG, , US

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee