DE10234601A1 - Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür - Google Patents

Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür

Info

Publication number
DE10234601A1
DE10234601A1 DE10234601A DE10234601A DE10234601A1 DE 10234601 A1 DE10234601 A1 DE 10234601A1 DE 10234601 A DE10234601 A DE 10234601A DE 10234601 A DE10234601 A DE 10234601A DE 10234601 A1 DE10234601 A1 DE 10234601A1
Authority
DE
Germany
Prior art keywords
layer
trench
oxide
oxide layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10234601A
Other languages
English (en)
Other versions
DE10234601B4 (de
Inventor
Tae-Jung Lee
Byung-Sun Kim
Myoung-Hwan Oh
Seung-Han Yoo
Myung-Sun Shin
Sang-Wook Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10234601A1 publication Critical patent/DE10234601A1/de
Application granted granted Critical
Publication of DE10234601B4 publication Critical patent/DE10234601B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem Substrat (130), das eine Basisschicht (110), eine vergrabene Oxidschicht (115) und eine Halbleiterschicht (120) beinhaltet, und einer in einem Graben (T) mit einem ersten Bereich (T¶1¶) und einem zweiten Bereich (T¶2¶), von denen der erste Bereich eine gegenüber der Dicke der Halbleiterschicht geringere Tiefe und der zweite Bereich eine der Dicke der Halbleiterschicht entsprechende Tiefe aufweist, gebildeten Isolationsschicht (170), die einen aktiven Bereich auf der Halbleiterschicht definiert und eine Nitridauskleidung (160) sowie eine den Graben füllende, dielektrische Schicht (165) beinhaltet, sowie auf ein zugehöriges Herstellungsverfahren. DOLLAR A Erfindungsgemäß beinhaltet bei diesem SOI-Bauelement die Isolationsschicht im ersten und im zweiten Bereich des Grabens eine Oxidschicht (145, 155) unter der Nitridauskleidung (160), die vor letzterer auf der Oberfläche des Grabens gebildet wird. DOLLAR A Verwendung in der Silizium-auf-Isolator(SOI)-Bauelementtechnologie.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 sowie auf ein Verfahren zur Herstellung eines solchen Halbleiterbauelements. Solche Bauelemente weisen ein Silizium-auf-Isolator(SOI)-Substrat, d. h. ein Substrat, das eine Basisschicht, eine vergrabene Oxidschicht und eine Halbleiterschicht beinhaltet, und eine Isolationsschicht auf, die in einem Graben ausgebildet ist, der einen aktiven Bereich auf der Halbleiterschicht definiert.
  • Im Gegensatz zu einem Volumensilizium-Substrat weist ein SOI- Substrat eine gestapelte Struktur mit einer Basisschicht, die als Trägermittel fungiert, einer vergrabenen Oxidschicht und einer Halbleiterschicht auf, auf der Bauelemente ausgebildet werden. Halbleiterbauelemente, die ein solches SOI-Substrat verwenden und im folgenden auch als SOI- Bauelemente bezeichnet werden, haben die Eigenschaft, dass auf dem SOI-Substrat integrierte Bauelementeinheiten durch die vergrabene Oxidschicht vollständig voneinander isoliert werden können. Zudem ermöglichen sie eine Reduktion des Leistungsverbrauchs und eine Erhöhung der Betriebsgeschwindigkeit, da die SOI-Bauelemente die Übergangskapazität verringern können. Mit weiterer Verbesserung der Leistungsfähigkeit von Halbleiterbauelementen ergeben sich zunehmend weitere Anwendungsmöglichkeiten für SOI-Bauelemente.
  • Die Fig. 1 sowie die Fig. 2A bis 2E veranschaulichen in schematischen Querschnitten herkömmliche SOI-Bauelemente, wobei funktionell äquivalente Elemente mit denselben Bezugszeichen versehen sind.
  • Fig. 1 zeigt ein herkömmliches SOI-Bauelement mit einer Grabenisolationsschicht. Genauer beinhaltet dieses Bauelement ein Substrat 30 aus einer Basisschicht 10, einer vergrabenen Oxidschicht 15 und einer Halbleiterschicht 20. Ein Graben A ist zur Festlegung eines aktiven Bereichs auf der Halbleiterschicht 20 ausgebildet und legt die vergrabene Oxidschicht 15 frei. Als nächster Schritt in einem zugehörigen Herstellungsverfahren werden eine thermische Oxidschicht 32 und eine Nitridauskleidung 36 nacheinander auf der Oberfläche des Grabens A abgeschieden, und eine dielektrische Schicht 37 wird aufgebracht, die den Graben A vollständig füllt. Damit ist eine Isolationsschicht 41 vervollständigt, welche die thermische Oxidschicht 32, die Nitridauskleidung 36 und dielektrische Schicht 37 umfasst. Wie aus Fig. 1 ersichtlich, wird die Isolationsschicht 40 als eine tiefe Isolationsschicht bezeichnet, weil die Unterseite der Isolationsschicht 40 die vergrabene Oxidschicht 15 kontaktiert.
  • Im nächsten Verfahrensschritt wird auf dem aktiven Bereich eine Gate- Isolationsschicht 75 abgeschieden, und dann wird eine Gate-Elektrode 80 ausgebildet. Anschließend wird beidseits der Gate-Elektrode 80 je ein Source-/Drain-Bereich 90 erzeugt. Dieser wird wie die Isolationsschicht 40 derart ausgebildet, dass seine Unterseite die vergrabene Oxidschicht 15 kontaktiert. Dementsprechend kann ein im aktiven Bereich gebildeter Transistor vollständig isoliert werden, wobei er von der Isolationsschicht 40 und der vergrabenen Oxidschicht 15 umgeben ist, so dass die Übergangskapazität verringert werden kann. Dementsprechend ist ein SOI-Bauelement mit einer tiefen Isolationsschicht in der Lage, bei hohen Betriebsgeschwindigkeiten zu arbeiten.
  • Bei der Bildung der thermischen Oxidschicht 32 können jedoch Sauerstoffatome in einen Grenzbereich zwischen Halbleiterschicht 20 und der vergrabenen Oxidschicht 15 eindringen, wodurch an dieser Grenzfläche eine Oxidationsreaktion auftreten kann. In diesem Fall kann sich die Halbleiterschicht 20 möglicherweise von der vergrabenen Oxidschicht 15 lösen und sich biegen. Dies kann in einem Defekt, wie einer Versetzung, resultieren, was zu einer Leckstromerhöhung führen kann.
  • Im Unterschied zu einem Bauelement, das ein Volumensilizium-Substrat verwendet, befindet sich im SOI-Bauelement mit tieferer Isolationsschicht gemäß Fig. 1 ein Körperbereich, d. h. die Halbleiterschicht 20, elektrisch in einem potentialschwebenden, d. h. floatenden Zustand. Beim Betrieb des SOI-Bauelements kann sich daher elektrische Ladung unter dem Kanalbereich anhäufen. Diese elektrischen Ladungen können einen parasitären, bipolar-induzierten Durchbruch bzw. einen Latchup-Effekt verursachen und die Betriebseigenschaften des SOI- Bauelements instabil machen. Dieses Problem wird als floatender Körpereffekt bezeichnet.
  • Um den floatenden Körpereffekt zu vermeiden, wurde ein SOI- Bauelement vorgeschlagen, bei der eine Isolationsschicht flach ausgebildet ist, so dass die Unterseite der Isolationsschicht die vergrabene Oxidschicht nicht kontaktiert, während ein Körperkontakt für die Halbleiterschicht unter der Isolationsschicht ausgebildet ist und eine vorgegebene Spannung an den Körperkontakt angelegt wird. Die Isolationsschicht kann als flache Isolationsschicht bezeichnen werden, verglichen mit der oben beschriebenen, tiefen Isolationsschicht. Die Betriebseigenschaften des SOI-Bauelements mit der flachen Isolationsschicht sind stabil. Jedoch weist das SOI-Bauelement mit der flachen Isolationsschicht die Schwierigkeit auf, dass sich die Übergangskapazität erhöht, da zwischen der Halbleiterschicht und dem Source-/Drain-Bereich ein Übergangsbereich erzeugt wird.
  • Verschiedene Untersuchungen in jüngerer Zeit richteten sich auf ein Verfahren zur Herstellung einer Isolationsschicht mit einer Doppelgrabenstruktur, d. h. mit einem Graben, der zwei Teile unterschiedlicher Tiefe umfasst. Die Fig. 2A bis 2E veranschaulichen die Herstellung eines derartigen herkömmlichen SOI-Bauelements mit einer Isolationsschicht, die eine Doppelgrabenstruktur aufweist.
  • Wie aus Fig. 2A ersichtlich, wird zur Herstellung dieses Bauelements zunächst ein Substrat 30 bereitgestellt, das eine Basisschicht 10, eine vergrabene Oxidschicht 15 und eine Halbleiterschicht 20 umfasst. Anschließend wird eine Maskenstruktur 42 erzeugt, die aus einer Auflageoxidschicht 35 und einer Nitridschicht 40 besteht, um einen Bereich freizulegen, in welchem eine Isolationsschicht zur Festlegung eines aktiven Bereichs auf der Halbleiterschicht 20 auszubilden ist. Dann wird die Halbleiterschicht 20 unter Verwendung der Maskenstruktur 42 als Ätzmaske geätzt, wodurch ein flacher Graben B in der Halbleiterschicht 20 erzeugt wird. Eine thermische Oxidschicht 32 wird auf der Oberfläche des flachen Grabens B abgeschieden, und dann wird eine Fotoresistschichtstruktur 50 auf dem resultierenden Substrat 30 derart ausgebildet, dass ein vorgegebener Bereich der thermischen Oxidschicht 32 am Boden des flachen Grabens B freigelegt wird.
  • Wie aus Fig. 2B ersichtlich, werden die thermische Oxidschicht 32 und die Halbleiterschicht 20 unter Verwendung der Fotoresistschichtstruktur 50 als Ätzmaske geätzt, wodurch ein tiefer Graben C erzeugt wird, der die vergrabene Oxidschicht 15 freilegt. Bei diesem Ätzvorgang der thermischen Oxidschicht 32 und der Halbleiterschicht 20 wird auch die thermische Oxidschicht 32 an der Seitenwand des flachen Grabens B geätzt, so dass die Seitenwände des tiefen Grabens C freigelegt werden. Damit ist ein Doppelgraben D fertiggestellt, der aus dem flachen Graben B und dem tiefen Graben C besteht, die unterschiedliche Tiefen aufweisen. Daraufhin wird die Fotoresistschichtstruktur 50 durch Veraschen entfernt.
  • Im Verfahrensstadium von Fig. 2C wird dann eine Nitridauskleidung 60 auf das resultierende Substrat 30 von Fig. 2B aufgebracht, und eine dielektrische Schicht 65 wird gebildet, die den Doppelgraben D vollständig füllt. Als nächstes wird das resultierende Substrat 30 planarisiert, so dass die Oberseite der Nitridschicht 40 freigelegt wird. Wenn das Planarisieren des Substrats 30 durch chemisch-mechanisches Polieren (CMP) erfolgt, wird aufgrund der unterschiedlichen Polierraten zwischen der dielektrischen Schicht 65 und der Nitridschicht 40 die Oberseite der dielektrischen Schicht 65 eventuell niedriger als die Oberseite der Nitridschicht 40.
  • Wie aus Fig. 2D ersichtlich, wird anschließend die Nitridschicht 40 entfernt, wodurch die Auflageoxidschicht 35 freigelegt wird. Beim Entfernen der Nitridschicht 40 kann es passieren, dass die Nitridauskleidung 60 zusammen mit der Nitridschicht 40 teilweise entfernt wird, so dass zwischen der Auflageoxidschicht 35 und der dielektrischen Schicht 65 eine Vertiefung G entsteht.
  • Im Verfahrensstadium von Fig. 2E wird die Auflageoxidschicht 35 entfernt, so dass die Oberseite der Halbleiterschicht 20 freigelegt wird. Damit ist eine Isolationsschicht 70 fertiggestellt, welche die thermische Oxidschicht 32, die Nitridauskleidung 60 und die dielektrische Schicht 65 im Doppelgraben B umfasst. Als nächstes wird dann im aktiven Bereich durch allgemein bekannte Vorgehensweisen ein Transistor erzeugt, wodurch ein SOI-Bauelement fertiggestellt ist.
  • Wie in Fig. 2E veranschaulicht, tritt an der Unterseite der Isolationsschicht 70 ein Stufenunterschied auf. Da im Bereich des tiefen Grabens C die Isolationsschicht 70 die vergrabene Oxidschicht 15 kontaktiert, kann die Übergangskapazität reduziert werden. Im Bereich des flachen Grabens B ist die Isolationsschicht 70 nicht in Kontakt mit der vergrabenen Oxidschicht 15, so dass der floatende Körpereffekt verhindert werden kann, indem ein Körperkontakt an der Halbleiterschicht 20 ausgebildet wird und eine vorgegebene Spannung an den Körperkontakt angelegt wird.
  • Jedoch existiert zwischen der Halbleiterschicht 20 und der dielektrischen Schicht 65 die besagte Vertiefung G, mit anderen Worten zwischen der Halbleiterschicht 20 und der Isolationsschicht 70. Wenn die Vertiefung entlang der Kante einer Isolationsschicht gebildet ist, wie in Fig. 2E gezeigt, kann ein parasitärer Transistor ausgebildet werden, was in der Strom-Spannungs-Kennlinie des SOI-Bauelements einen Buckel-Effekt verursachen kann, durch den der Eindruck entsteht, dass das SOI- Bauelement zwei Schwellenspannungen hat. Dementsprechend ist es dann nicht möglich, die Betriebsspannung des SOI-Bauelements zu begrenzen. Außerdem kann sich die Gate-Isolationsschicht des SOI-Bauelements verschlechtern.
  • Eine weitere Schwierigkeit bei diesem herkömmlichen SOI-Bauelement, bei der die Isolationsschicht eine Doppelgrabenstruktur beinhaltet, liegt darin begründet, dass die Nitridauskleidung 60, wie aus Fig. 2C ersichtlich, mit direktem Kontakt zur Seitenwand der Halbleiterschicht 20 gebildet wird, die durch den tiefen Graben C freigelegt wird. Die Nitridauskleidung 60 und die Halbleiterschicht 20 besitzen unterschiedliche physikalische Eigenschaften einschließlich unterschiedlicher thermischer Ausdehnungskoeffizienten. Die in direktem Kontakt mit der Halbleiterschicht 20 gebildete Nitridauskleidung 60 führt daher zwangsläufig zu mechanischen Spannungsbelastungen der Halbleiterschicht 20. Dadurch können verschiedene Defekte in der Halbleiterschicht 20 auftreten, was die Eigenschaften des SOI-Bauelements verschlechtern kann.
  • Zwar kann eine Materialschicht, die physikalische Eigenschaften irgendwo im Bereich zwischen denjenigen der Nitridschicht 60 und der Halbleiterschicht 20 aufweist, z. B. eine Oxidschicht, zusätzlich vorgesehen werden, um einen direkten Kontakt der Nitridauskleidung 60 mit der Halbleiterschicht 20 zu verhindern. Wenn jedoch eine solche zusätzliche Oxidschicht gebildet wird, kann das oben in Verbindung mit Fig. 1 erläuterte Problem auftreten, dass die Halbleiterschicht 20 sich von der vergrabenen Oxidschicht 15 ablöst und sich biegt, da der tiefe Graben C so gebildet ist, dass er die vergrabene Oxidschicht 15 freilegt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art und eines Herstellungsverfahrens hierfür zugrunde, mit denen sich eine relativ geringe Übergangskapazität und stabile Betriebseigenschaften erzielen lassen und die hierbei insbesondere auch eine Beeinträchtigung einer Gate- Isolationsschicht und ein Biegen der Halbleiterschicht vermeiden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 sowie eines zugehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 8.
  • Das erfindungsgemäß aufgebaute und hergestellte SOI-Halbleiterbauelement weist eine niedrige Übergangskapazität und stabile Betriebseigenschaften auf. Eine Verschlechterung der Gate-Isolationsschicht kann verhindert werden, und das SOI-Bauelement lässt sich mit hoher Zuverlässigkeit fertigen, wobei die Bildung einer Vertiefung zwischen der Halbleiterschicht und der Isolationsschicht verhindert wird. Außerdem ist es möglich, das SOI-Bauelement unter Bildung der Isolationsschicht herzustellen, ohne dass sich die Halbleiterschicht biegt. Des weiteren wird erreicht, dass jegliche Erhöhung des Leckstroms aufgrund eines Versetzungsdefektes verhindert wird.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • Fig. 1 eine Querschnittansicht eines herkömmlichen SOI- Bauelements mit Grabenisolationsschicht,
  • Fig. 2A bis 2E Querschnittansichten eines herkömmlichen SOI- Bauelements mit einer Isolationsschicht mit Doppelgrabenstruktur in aufeinanderfolgenden Herstellungsstufen,
  • Fig. 3 eine schematische Entwurfsansicht eines erfindungsgemäßen Halbleiterbauelements,
  • Fig. 4A bis 13A bzw. 4B bis 13B Querschnittansichten des Halbleiterbauelements von Fig. 3 entlang der Linie a-a' bzw. b-b' von Fig. 3 in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines erfindungsgemäßen Herstellungsverfahrens.
  • Die Fig. 3 und 4A bis 13B veranschaulichen ein erfindungsgemäßes Halbleiterbauelement und ein erfindungsgemäßes Herstellungsverfahren hierfür. Speziell zeigt Fig. 3 eine schematische Entwurfsansicht, während die Fig. 4A bis 13A Querschnittansichten entlang der Linie a-a' von Fig. 3 und die Fig. 4B bis 13B Querschnittansichten entlang der Linie b-b' von Fig. 3 in aufeinanderfolgenden Herstellungsstufen darstellen.
  • Wie aus Fig. 3 ersichtlich, wird für dieses Bauelement eine Isolationsschicht 170 zur Festlegung eines aktiven Bereichs gebildet, wobei ein Doppelgraben bestehend aus einem ersten Graben T1 und einem zweiten Graben T2 unterschiedlicher Tiefe erzeugt wird, siehe auch die Fig. 13A und 13B, die das fertiggestellte Bauelement zeigen. Eine Gate- Elektrode 180 wird so gebildet, dass sie den aktiven Bereich quert, und beidseits der Gate-Elektrode 180 wird ein jeweiliger Source-/Drain- Bereich 190 erzeugt. Der zweite Graben T2 besitzt eine größere Tiefe als der erste Graben T1 und wird entlang einer Kante des Source-/Drain- Bereichs 190 ausgebildet. Es versteht sich, dass die Erfindung nicht auf die Realisierung von Fig. 3 beschränkt ist, sondern weitere Realisierungen umfasst. Nachfolgend wird auf ein vorteilhaftes Verfahren zur Herstellung des Bauelements von Fig. 3 näher eingegangen.
  • Wie aus den Fig. 3, 4A und 4B ersichtlich, wird zunächst ein Substrat 130 bereitgestellt, das eine Basisschicht 110, eine vergrabene Oxidschicht 115 und eine Halbleiterschicht 120 umfasst. Die Dicke der Halbleiterschicht 120 kann beispielsweise in der Größenordnung von 50 nm bis 300 nm liegen. Auf die Halbleiterschicht 120 werden nacheinander eine Auflageoxidschicht 135 und eine Nitridschicht 140 aufgebracht. Die Auflageoxidschicht 135 kann z. B. eine Dicke von 5 nm bis 20 nm haben, die Nitridschicht 140 z. B. eine Dicke von 30 nm bis 160 nm. Die Auflageoxidschicht 135 wirkt als Puffer zwischen der Nitridschicht 140 und der Halbleiterschicht 130, die deutlich unterschiedliche physikalische Eigenschaften haben.
  • Gemäß den Fig. 3, 5A und 5B werden dann die Auflageoxidschicht 135 und die Nitridschicht 140 strukturiert, um einen Bereich freizulegen, in dem eine Isolationsschicht zur Festlegung eines aktiven Bereichs auf der Halbleiterschicht 120 zu bilden ist. Das Auflageoxidschichtmuster 135a und das Nitridschichtmuster 140a, die auf diese Weise entstehen, werden dann als Ätzmasken in einem anschließenden Ätzvorgang benutzt, durch den die Halbleiterschicht 120 unter Bildung des ersten Grabens T1 in der Halbleiterschicht 120 geätzt wird. Der erste Graben T1 wird beispielsweise bis in eine Tiefe eingebracht, die 20 nm bis 150 nm über der vergrabenen Oxidschicht 115 liegt.
  • Im Verfahrensstadium der Fig. 3, 6A und 6B wird eine Oxidschicht 145 in einer Dicke von 1 nm bis 50 nm auf der Oberfläche des ersten Grabens T1 gebildet. Die Oxidschicht 145 wird vorzugsweise durch thermische Oxidation erzeugt, so dass Defekte ausgeheilt werden können, die eventuell auf der Halbleiterschicht 120 bei der Erzeugung des ersten Grabens T1 auftreten. Um die Oxidschicht 145 zu bilden, wird das resultierende Substrat 130 in einer Gasatmosphäre wärmebehandelt, die Sauerstoff (O2) enthält.
  • Im Verfahrensstadium gemäß den Fig. 3, 7A und 7B wird auf dem Substrat 130 mit der Oxidschicht 145 ein Fotoresistschichtmuster 150 gebildet, das einen vorgegebenen Teil des Bodens des ersten Grabens T1 freilässt. Dann werden die Oxidschicht 145 und die Halbleiterschicht 120 unter Verwendung des Fotoresistschichtmusters 150 als Ätzmaske geätzt, um den zweiten Graben T2 zu erzeugen, der die vergrabene Oxidschicht 115 freilegt. Beim Ätzen der Oxidschicht 145 und der Halbleiterschicht 120 wird die Oxidschicht 145 auch an einer Seitenwand des ersten Grabens T1 geätzt, so dass die Seitenwände des zweiten Grabens T2 nicht von der Oxidschicht 145 bedeckt sind. Damit ist ein Doppelgraben T fertiggestellt, der aus dem ersten und zweiten Graben T1, T2 unterschiedlicher Tiefe besteht. Der Doppelgraben T definiert hierbei den aktiven Bereich auf der Halbleiterschicht 120 und beinhaltet einen ersten Bereich, denjenigen des ersten Grabens T1, mit einer gegenüber der Dicke der Halbleiterschicht 120 geringeren Tiefe sowie einen zweiten Bereich, denjenigen des zweiten Grabens T2, mit einer Tiefe gleich der Dicke der Halbleiterschicht 120.
  • Im Verfahrensstadium gemäß den Fig. 3, 8A und 8B wird das Fotoresistschichtmuster 150 durch Veraschen entfernt, wonach eine Oxidauskleidung 155 beispielsweise in einer Dicke von 3 nm bis 30 nm auf dem Substrat 130 mit dem Doppelgraben T gebildet wird. Im Gegensatz zur Oxidschicht 145 wird die Oxidauskleidung 155 durch chemische Gasphasenabscheidung (CVD) erzeugt, vorzugsweise durch chemische Niederdruck-Gasphasenabscheidung (LP-CVD). Die Oxidauskleidung 155 wird vorzugsweise bei einer Temperatur zwischen 650°C und 750°C gebildet. Mit anderen Worten wird die Oxidauskleidung 155 vorzugsweise durch ein Mitteltemperaturoxid (MTO) gebildet.
  • In den herkömmlichen Vorgehensweisen, wie sie oben erläutert wurden, kann ein Biegen einer Halbleiterschicht aufgrund einer Oxidationsreaktion auftreten, die durch Sauerstoffatome induziert wird, welche in einen Grenzflächenbereich zwischen der Halbleiterschicht und der vergrabenen Oxidschicht eindringen, da ein Graben zum Freilegen der vergrabenen Oxidschicht erzeugt und danach ein Prozess zur Bildung einer thermischen Oxidschicht ausgeführt wird. In der vorliegenden Ausführungsform der Erfindung wird hingegen der zweite Graben T2 zum Freilegen der vergrabenen Oxidschicht 115 erzeugt und danach die Oxidauskleidung 155 mittels CVD statt thermischer Oxidation gebildet. Die Halbleiterschicht 120 braucht daher nicht als Siliziumquelle bei der Bildung einer Oxidschicht dienen, so dass ein Biegen derselben vermieden werden kann. Als Folge davon kann auch ein Anwachsen des Leckstroms aufgrund eines Versetzungsdefektes vermieden werden.
  • Im Verfahrensstadium gemäß den Fig. 3, 9A und 9B wird auf dem Substrat 130 mit der Oxidauskleidung 155 eine Nitridauskleidung 160 gebildet, beispielsweise in einer Dicke von 3 nm bis 20 nm. Die Nitridauskleidung 160 schützt die Oxidschicht 145 und die Oxidauskleidung 155 vor weiterem Oxidieren in einem nachfolgenden Prozess und verbessert die dielektrischen Eigenschaften einer Isolationsschicht. Da die Nitridauskleidung 160 auf der Oxidauskleidung 155 gebildet wird, steht sie nicht in direktem Kontakt mit der Halbleiterschicht 120. Dementsprechend können mechanische Spannungsbelastungen der Halbleiterschicht 120 aufgrund der Nitridauskleidung 160 vermieden werden, was die Gefahr von in der Halbleiterschicht 120 auftretenden Defekten reduziert. Als nächstes wird auf dem Substrat 130 mit der Nitridauskleidung 160 eine dielektrische Schicht 165 gebildet, um den Doppelgraben T vollständig zu füllen. Die dielektrische Schicht 165 kann eine Schicht aus undotiertem Silikatglas (USG) oder eine Oxidschicht sein, die durch CVD unter Verwendung eines Plasmas hoher Dichte (HDP) erzeugt wird.
  • Im Verfahrensstadium gemäß den Fig. 3, 10A und 10B wird die Oberseite des Substrats 130 mit der dielektrischen Schicht 165 planarisiert, um die Oberseite des Nitridschichtmusters 140a freizulegen. Dieses Planarisieren des Substrats 130 mit der darauf gebildeten dielektrischen Schicht 165 wird durch Abtragen vorzugsweise mittels chemischmechanischen Polierens (CMP) durchgeführt. Bei Verwendung des CMP-Prozesses kann es sein, dass die Oberseite der dielektrischen Schicht 165 niedriger als die Oberseite des Nitridschichtmusters 140a wird, da sich die Polierraten der dielektrischen Schicht 161 und des Nitridschichtmusters 140a voneinander unterscheiden.
  • Im Verfahrensstadium gemäß den Fig. 3, 11A und 11B wird das Nitridschichtmuster 140a unter Verwendung einer Ätzlösung entfernt, die eine Ätzselektivität der Nitridschicht bezüglich einer Oxidschicht aufweist. Beispielsweise kann das Entfernen des Nitridschichtmusters 140a durch ein Ablöseverfahren unter Verwendung von Phosphorsäure (H3PO4) erfolgen. Beim Entfernen des Nitridschichtmusters 140a wird eventuell die Nitridauskleidung 160 teilweise zusammen mit dem Nitridschichtmuster 140a entfernt. Jedoch kann erfindungsgemäß die Nitridauskleidung 160 vor einer derartigen Ätzlösung durch die Oxidauskleidung 155 geschützt werden, so dass ein übermäßiges Abtragen der Nitridauskleidung 160 vermieden werden kann. Folglich wird die Erzeugung einer Vertiefung an der Oberfläche der Halbleiterschicht 120 zwischen dieser Schicht und der dielektrischen Schicht 165 verhindert. Da keine solche Vertiefung erzeugt wird, können der oben erwähnte Buckel-Effekt und eine Beeinträchtigung der Gate-Isolationsschicht vermieden werden. Somit kann erfindungsgemäß ein SOI-Bauelement mit hoher Zuverlässigkeit hergestellt werden.
  • Gemäß den Fig. 3, 12A und 12B wird dann das Auflageoxidschichtmuster 135a unter Verwendung einer Ätzlösung entfernt, die eine Ätzselektivität einer Oxidschicht bezüglich einer Nitridschicht aufweist. Beispielsweise kann hierfür Flusssäure (HF) als Ätzlösung verwendet werden. Beim Entfernen des Auflageoxidschichtmusters 135a wird zusammen mit diesem die Oberseite der dielektrischen Schicht 165 teilweise entfernt, so dass eine Isolationsschicht 170 im Doppelgraben T entsteht, welche die Oxidschicht 145, die Oxidauskleidung 155, die Nitridauskleidung 160 und die dielektrische Schicht 165 umfasst.
  • Die Unterseite der Isolationsschicht 170 weist einen Stufenunterschied auf Speziell umfasst die Isolationsschicht 170 einen dem ersten Graben T1 entsprechenden Bereich, der als flache Isolationsschicht bezeichnet wird, und einen dem zweiten Graben T2 entsprechenden Bereich, der als tiefe Isolationsschicht bezeichnet wird. Der zweite Bereich der Isolationsschicht 170 kontaktiert die vergrabene Oxidschicht 115. Dementsprechend kann die Übergangskapazität für das SOI-Bauelement reduziert werden. Andererseits hat der erste Bereich der Isolationsschicht 170 keinen Kontakt zur vergrabenen Oxidschicht 115. Dementsprechend kann, wenn unter dem ersten Bereich ein Körperkontakt ausgebildet wird und dann eine vorgegebene Spannung an den Körperkontakt angelegt wird, ein floatender Körpereffekt vermieden werden, so dass die Betriebseigenschaften des SOI-Bauelements stabilisiert werden können.
  • Der zweite Grabenbereich T2 der Isolationsschicht 170 beinhaltet die Oxidauskleidung 155, die Nitridauskleidung 160 und die dielektrische Schicht 165. Der erste Grabenbereich T1 der Isolationsschicht 170 beinhaltet zusätzlich die unten liegende Oxidschicht 145. Wenngleich die Oxidschicht 145 und die Oxidauskleidung 155 unter Verwendung verschiedener Verfahren, nämlich thermische Oxidation bzw. CVD, gebildet werden, stellen sie praktisch den gleichen Typ von Oxidschicht dar. Erfindungsgemäß ist somit die Oxidschichtdicke für den Doppelgraben T im ersten Grabenbereich T1 höher als im zweiten Grabenbereich T2.
  • Im Verfahrensstadium gemäß den Fig. 3, 13A und 13B wird im aktiven Bereich ein Transistor erzeugt. Dazu werden auf dem aktiven Bereich eine Gate-Isolationsschicht 175 und eine Gate-Elektrode 180 gebildet. In die Halbleiterschicht 120 werden Störstellen unter Verwendung der Gate-Elektrode 180 als Ionenimplantationsmaske implantiert, um einen jeweiligen Source-/Drain-Bereich 190 auf beiden Seiten der Gate-Elektrode 180 zu erzeugen. Der Source-/Drain-Bereich 180 ist so ausgebildet, dass seine Unterseite die vergrabene Oxidschicht 115 kontaktiert, so dass die Übergangskapazität des SOI-Bauelements reduziert werden kann. Das auf diese Weise hergestellte SOI-Bauelement besitzt Eigenschaften, die einen Betrieb mit hoher Geschwindigkeit ermöglichen.
  • Wie aus der obigen Beschreibung einer erfindungsgemäßen Ausführungsform deutlich wird, sieht die Erfindung die Bildung eines Grabens mit einem ersten Bereich, dessen Tiefe geringer als die Dicke einer Halbleiterschicht eines SOI-Substrats ist, und einem zweiten Bereich mit einer der Dicke der Halbleiterschicht entsprechenden Tiefe und die Füllung des Grabens mit einem dielektrischen Material vor, so dass eine Isolationsschicht mit Doppelgrabenstruktur gebildet wird.
  • Da der zweite Bereich größerer Tiefe der Isolationsschicht der Doppelgrabenstruktur direkt eine vergrabene Oxidschicht unter der Isolationsschicht kontaktiert, ist eine vollständige Bauelementisolation möglich, was die Übergangskapazität für das SOI-Bauelement niedrig hält. Außerdem ist es möglich, den Leistungsverbrauch des SOI-Bauelements zu reduzieren, und das SOI-Bauelement kann bei hohen Geschwindigkeiten betrieben werden.
  • Der erste, flachere Bereich der Isolationsschicht mit Doppelgrabenstruktur hat keinen Kontakt zur vergrabenen Oxidschicht. Dementsprechend kann der floatende Körpereffekt vermieden werden, wenn ein Körperkontakt an der Halbleiterschicht ausgebildet und eine vorgegebene Spannung an den Körperkontakt angelegt wird, wodurch die Betriebseigenschaften des SOI-Bauelements stabilisiert werden können. Außerdem ist es möglich, die Betriebsgeschwindigkeit des SOI-Bauelements zu steigern und ein Bauelement mit hoher Betriebsgeschwindigkeit einfacherer herzustellen.
  • Da auf der Halbleiterschicht eine Oxidauskleidung und anschließend eine Nitridauskleidung gebildet werden, hat die Nitridauskleidung keinen direkten Kontakt zur Halbleiterschicht, so dass verhindert wird, dass sie mechanische Spannungsbelastungen auf die Halbleiterschicht ausübt. Dementsprechend kann die Gefahr von Defekten, die in der Halbleiterschicht aufgrund der Nitridauskleidung auftreten könnten, reduziert werden, was eine damit einhergehende Beeinträchtigung der Eigenschaften des SOI-Bauelements vermeidet.
  • Indem die Oxidauskleidung mittels CVD ausgebildet wird, tritt keine Oxidationsreaktion auf, die durch Sauerstoffatome induziert wird, welche in einen Grenzflächenbereich zwischen der Halbleiterschicht und der vergrabenen Oxidschicht eindringen, so dass sich die Halbleiterschicht nicht biegt. Dies vermeidet eine damit einhergehende Erhöhung des Leckstroms aufgrund von Versetzungsdefekten.
  • Schließlich verhindert die Oxidauskleidung die Erzeugung einer Vertiefung zwischen der Halbleiterschicht und der Isolationsschicht, so dass kein dadurch verursachter Buckel-Effekt in der Strom-Spannungs- Kennlinie des SOI-Bauelements auftritt. Die Gate-Isolationsschicht kann daher vor Beeinträchtigung geschützt werden, und das SOI-Bauelement lässt sich mit hoher Zuverlässigkeit fertigen.

Claims (21)

1. Halbleiterbauelement mit
einem Substrat (130), das eine Basisschicht (110), eine vergrabene Oxidschicht (115) und eine Halbleiterschicht (120) beinhaltet,
einem Graben (T), der einen aktiven Bereich auf der Halbleiterschicht definiert und einen ersten Bereich (T1) mit einer Tiefe kleiner als die Dicke der Halbleiterschicht (120) und einen zweiten Bereich (T2) mit einer der Dicke der Halbleiterschicht entsprechenden Tiefe aufweist, und
einer Isolationsschicht (170), die in dem Graben (T) gebildet ist und eine Nitridauskleidung (160) und eine den Graben füllende, dielektrischen Schicht (165) beinhaltet,
dadurch gekennzeichnet, dass
die Isolationsschicht (170) eine Oxidschicht (145, 155) aufweist, die unter der Nitridauskleidung (160) auf der gesamten Oberfläche des Grabens ausgebildet ist.
2. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Tiefe des ersten Grabenbereichs um 20 nm bis 150 nm geringer als die Tiefe des zweiten Grabenbereichs ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Oxidschicht (145, 155) im ersten Grabenbereich dicker als im zweiten Grabenbereich ist.
4. Halbleiterbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Oxidschicht im ersten Grabenbereich um 1 nm bis 50 nm dicker als im zweiten Grabenbereich ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Dicke der Oxidschicht im zweiten Grabenbereich zwischen 3 nm und 30 nm beträgt.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die Dicke der Nitridauskleidung zwischen 3 nm und 20 nm beträgt.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, weiter gekennzeichnet durch einen im aktiven Bereich gebildeten Transistor (175, 180, 190).
8. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem ein Substrat (130) mit einer Basisschicht (110), einer vergrabenen Oxidschicht (115) und einer Halbleiterschicht (120) bereitgestellt wird und
ein Graben (T) in der Halbleiterschicht mit einem ersten Bereich (T1), der eine gegenüber der Dicke der Halbleiterschicht geringere Tiefe aufweist, und einem zweiten Bereich (T2) gebildet wird, der eine der Dicke der Halbleiterschicht entsprechende Tiefe aufweist,
dadurch gekennzeichnet, dass
eine Isolationsschicht (170) durch sequentielles Bilden einer Oxidauskleidung (155) und einer Nitridauskleidung (160) auf der Oberfläche des Grabens und anschließendes Bilden einer dielektrischen Schicht (165) zum Füllen des Grabens gebildet wird.
9. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass der Schritt zur Bildung des Grabens folgende Teilschritte umfasst:
- Bilden eines ersten Grabens (T1) in der Halbleiterschicht (120),
- Bilden einer Oxidschicht (145) auf der Oberfläche des ersten Grabens und
- Bilden eines zweiten Grabens (T2) in einem vorgegebenen Teil des Bodens des ersten Grabens, in welchem die Oxidschicht gebildet wurde, zur Freilegung der vergrabenen Oxidschicht.
10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Oxidschicht (145) durch thermische Oxidation gebildet wird.
11. Verfahren nach Anspruch 9 oder 10, weiter dadurch gekennzeichnet, dass die Oxidschicht mit einer Dicke von 1 nm bis 50 nm gebildet wird.
12. Verfahren nach einem der Ansprüche 8 bis 11, weiter dadurch gekennzeichnet, dass die Oxidauskleidung (155) durch chemische Gasphasenabscheidung gebildet wird.
13. Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass die Oxidauskleidung durch chemische Niederdruck- Gasphasenabscheidung gebildet wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, weiter dadurch gekennzeichnet, dass im aktiven Bereich ein Transistor nach Bildung der Isolationsschicht gebildet wird.
15. Verfahren nach einem der Ansprüche 10 bis 14, weiter dadurch gekennzeichnet, dass
zur Bildung des ersten Grabens nacheinander eine Auflageoxidschicht und eine Nitridschicht auf der Halbleiterschicht gebildet und zur Freilegung eines Bereichs strukturiert werden, in welchem eine Isolationsschicht zur Festlegung des aktiven Bereichs auf der Halbleiterschicht zu bilden ist, und die Halbleiterschicht unter Verwendung der strukturierten Auflageoxidschicht und Nitridschicht als Ätzmasken geätzt wird,
die thermische Oxidschicht auf der Oberfläche des ersten Grabens durch Wärmebehandeln des Substrats mit dem auf ihm gebildeten ersten Graben in einer sauerstoffhaltigen Gasatmosphäre gebildet wird,
zur Bildung des zweiten Grabens ein Fotoresistschichtmuster auf dem Substrat mit der darauf gebildeten thermischen Oxidschicht gebildet wird, das einen vorgegebenen Teil des Bodens des ersten Grabens freilässt, und die thermische Oxidschicht und die Halbleiterschicht unter Verwendung des Fotoresistschichtmusters als Ätzmaske geätzt werden,
zur Bildung der den Graben füllenden Isolationsschicht das Fotoresistschichtmuster entfernt wird und die Oxidauskleidung mittels chemischer Gasphasenabscheidung, die Nitridauskleidung und die dielektrische Schicht gebildet werden, und
anschließend das Substrat mit der darauf gebildeten dielektrischen Schicht zur Freilegung der Oberseite der strukturierten Nitridschicht planarisiert wird, die strukturierte Auflageoxidschicht und Nitridschicht entfernt werden, eine Gate-Elektrode unter Bildung einer Gate-Isolationsschicht auf dem aktiven Bereich erzeugt wird und beidseits der Gate-Elektrode ein Source-/Drain-Bereich gebildet wird.
16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, dass der erste Graben bis zu einer Höhe von 20 nm bis 150 nm über der vergrabenen Oxidschicht eingebracht wird.
17. Verfahren nach einem der Ansprüche 8 bis 16, weiter dadurch gekennzeichnet, dass die Oxidauskleidung (155) bei einer Temperatur zwischen 650°C und 750°C gebildet wird.
18. Verfahren nach einem der Ansprüche 8 bis 17, weiter dadurch gekennzeichnet, dass die Oxidauskleidung mit einer Dicke von 3 nm bis 30 nm gebildet wird.
19. Verfahren nach einem der Ansprüche 8 bis 18, weiter dadurch gekennzeichnet, dass die Nitridauskleidung mit einer Dicke von 3 nm bis 20 nm gebildet wird.
20. Verfahren nach einem der Ansprüche 8 bis 19, weiter dadurch gekennzeichnet, dass das Substrat mit der darauf gebildeten dielektrischen Schicht durch chemisch-mechanisches Polieren planarisiert wird.
21. Verfahren nach einem der Ansprüche 15 bis 20, weiter dadurch gekennzeichnet, dass zum Entfernen der strukturierten Auflageoxidschicht und Nitridschicht zunächst die strukturierte Nitridschicht und anschließend die strukturierte Auflageoxidschicht entfernt wird.
DE10234601A 2001-07-28 2002-07-25 Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür Expired - Lifetime DE10234601B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001/45693 2001-07-28
KR10-2001-0045693A KR100389929B1 (ko) 2001-07-28 2001-07-28 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE10234601A1 true DE10234601A1 (de) 2003-02-27
DE10234601B4 DE10234601B4 (de) 2006-09-28

Family

ID=19712669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234601A Expired - Lifetime DE10234601B4 (de) 2001-07-28 2002-07-25 Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür

Country Status (4)

Country Link
US (2) US6737706B2 (de)
JP (1) JP4034136B2 (de)
KR (1) KR100389929B1 (de)
DE (1) DE10234601B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364962B1 (en) * 2004-02-02 2008-04-29 Advanced Micro Devices, Inc. Shallow trench isolation process utilizing differential liners
US7605854B2 (en) 2004-08-11 2009-10-20 Broadcom Corporation Operational amplifier for an active pixel sensor
US7145188B2 (en) * 2004-08-19 2006-12-05 Broadcom Corporation Apparatus and method of image processing to avoid image saturation
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
EP1696485A1 (de) * 2005-02-24 2006-08-30 STMicroelectronics S.r.l. Verfahren zur Herstellung von Halbleiterbauelementen in einem SOI-Substrat mit Justiermarken
US20060261436A1 (en) * 2005-05-19 2006-11-23 Freescale Semiconductor, Inc. Electronic device including a trench field isolation region and a process for forming the same
JP2007012897A (ja) * 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
KR100666368B1 (ko) * 2005-08-09 2007-01-09 삼성전자주식회사 트랜지스터 및 그 제조 방법
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7732287B2 (en) * 2006-05-02 2010-06-08 Honeywell International Inc. Method of forming a body-tie
DE102006048960B4 (de) * 2006-10-17 2016-12-15 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
US7935610B2 (en) 2006-11-28 2011-05-03 Micron Technology, Inc. Semiconductor device isolation structures
KR100832024B1 (ko) 2006-12-27 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 절연막 평탄화방법
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
US7846812B2 (en) * 2007-12-18 2010-12-07 Micron Technology, Inc. Methods of forming trench isolation and methods of forming floating gate transistors
US7964897B2 (en) * 2008-07-22 2011-06-21 Honeywell International Inc. Direct contact to area efficient body tie process flow
US8003482B2 (en) * 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
US8916950B2 (en) 2011-10-18 2014-12-23 International Business Machines Corporation Shallow trench isolation structure having a nitride plug
US8987070B2 (en) 2012-09-12 2015-03-24 International Business Machines Corporation SOI device with embedded liner in box layer to limit STI recess
US8673723B1 (en) 2013-02-07 2014-03-18 Globalfoundries Inc. Methods of forming isolation regions for FinFET semiconductor devices
US10707330B2 (en) 2018-02-15 2020-07-07 Globalfoundries Inc. Semiconductor device with interconnect to source/drain
US10756205B1 (en) * 2019-02-13 2020-08-25 International Business Machines Corporation Double gate two-dimensional material transistor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
JPH0722503A (ja) * 1993-07-02 1995-01-24 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
KR970013193A (ko) * 1995-08-21 1997-03-29 김광호 반도체 장치의 소자분리 방법
KR19990025197A (ko) * 1997-09-11 1999-04-06 윤종용 트렌치 소자분리방법
KR100390894B1 (ko) * 1997-12-16 2003-10-10 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법
US6479368B1 (en) * 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6227707B1 (en) 1998-07-13 2001-05-08 Ron E. Anderson Flexible bag with detachable section
KR100475048B1 (ko) * 1998-09-24 2005-05-27 삼성전자주식회사 이중층의 질화물라이너를 갖는 트렌치 소자분리방법
US6277707B1 (en) * 1998-12-16 2001-08-21 Lsi Logic Corporation Method of manufacturing semiconductor device having a recessed gate structure
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US20020072227A1 (en) * 2000-08-24 2002-06-13 Noel Russell Method for improving barrier properties of refractory metals/metal nitrides with a safer alternative to silane
US6627484B1 (en) * 2000-11-13 2003-09-30 Advanced Micro Devices, Inc. Method of forming a buried interconnect on a semiconductor on insulator wafer and a device including a buried interconnect
US6383920B1 (en) * 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof

Also Published As

Publication number Publication date
DE10234601B4 (de) 2006-09-28
US6737706B2 (en) 2004-05-18
JP2003092346A (ja) 2003-03-28
US20040178450A1 (en) 2004-09-16
US20030020117A1 (en) 2003-01-30
KR20030010429A (ko) 2003-02-05
US6995447B2 (en) 2006-02-07
KR100389929B1 (ko) 2003-07-04
JP4034136B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
EP2657961B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
DE112013002186B4 (de) Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung
DE102004005506B4 (de) Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE10138951A1 (de) SOI-MOSFET und Herstellungsverfahren hierfür
DE19906030A1 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
DE10143256A1 (de) Integrierter SOI-Halbleiterschaltkreis und Herstellungsverfahren hierfür
DE10309997A1 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
DE102011004922B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit erhöhter Integrität
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10351006A1 (de) Technik zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE10039166A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
EP1709677B1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right