DE112013002186B4 - Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung - Google Patents

Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung Download PDF

Info

Publication number
DE112013002186B4
DE112013002186B4 DE112013002186.2T DE112013002186T DE112013002186B4 DE 112013002186 B4 DE112013002186 B4 DE 112013002186B4 DE 112013002186 T DE112013002186 T DE 112013002186T DE 112013002186 B4 DE112013002186 B4 DE 112013002186B4
Authority
DE
Germany
Prior art keywords
layer
shallow trench
forming
lining
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112013002186.2T
Other languages
English (en)
Other versions
DE112013002186T5 (de
Inventor
c/o IBM T.J. Research Center Doris Bruce B.
c/o IBM Corporation Cheng Kangguo
c/o IBM Research at Haran Balasubramanian S.
c/o IBM Corp. Khakifirooz Ali
c/o IBM Corporation Kulkarni Pranita
c/o IBM T.J. Watson Research Cen Kumar Arvind
c/o IBM Corporation Ponoth Shom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112013002186T5 publication Critical patent/DE112013002186T5/de
Application granted granted Critical
Publication of DE112013002186B4 publication Critical patent/DE112013002186B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

Verfahren zum Bilden einer Halbleitereinheit (200, 300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (230, 330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden der Struktur der flachen Grabenisolierung (220, 320) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben formangepasst auskleidet; und Füllen des flachen Grabens mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) ferner aufweist: Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten ...

Description

  • Technisches Gebiet
  • Das Gebiet betrifft im Allgemeinen Strukturen flacher Grabenisolierungen (Shallow Trench Isolations, STI) und insbesondere STI-Strukturen für UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitereinheiten (Halbleitereinheiten mit ultradünnem Body und vergrabenem Oxid).
  • Hintergrund
  • Bei der SOI(Silicon-on-Insulator, Silicium-auf-Isolator)-Technologie ist eine dünne Siliciumschicht über einer isolierenden Schicht wie z.B. Siliciumoxid ausgebildet, welche wiederum über einem massiven Substrat ausgebildet ist. Die isolierende Schicht wird als eine BOX(Buried Oxide, Vergrabenes Oxid)-Schicht bezeichnet. Für einen einzelnen BOX-SOI-Wafer wird die dünne Siliciumschicht unter Verwendung von STI-Strukturen, welche die BOX-Schicht schneiden, in aktive Zonen aufgeteilt. Im Allgemeinen werden die STI-Strukturen durch Ätzen eines Musters von Gräben in das SOI-Substrat unterhalb der BOX-Schicht und Abscheiden einer oder mehrerer Schichten eines dielektrischen Materials zum Füllen der Gräben hergestellt. Die STI-Strukturen definieren die aktiven Zonen und sorgen für eine Isolation zwischen aktiven Zonen in der oberen Siliciumschicht des SOI, in welcher Einheiten wie z.B. FETs (Feldeffekttransistoren) ausgebildet sind. Die Gate-Strukturen der FETs werden oben auf der dünnen Siliciumschicht gebildet, zum Beispiel durch Abscheiden einer Gate-Dielektrikums-Schicht und einer Gate-Elektroden-Schicht auf der oberen Fläche des dünnen Siliciums, gefolgt von einem photolithographischen Strukturieren und Ätzen zum Bilden von Gate-Stapel-Strukturen. Die Sources und Drains der Feldeffekttransistoren werden anschließend gebildet, zum Beispiel durch Ionenimplantation von Dotiermaterial des N- und/oder P-Typs in die dünne Siliciumschicht unter Verwendung einer Gate-Stapel-Struktur für eine Selbstdefinition einer Kanalzone.
  • In einer einzelnen BOX-SOI-Struktur kann die Siliciumschicht, die unter der BOX-Schicht liegt, als eine rückwärtige Gate-Schicht unter den aktiven Zonen verwendet werden, wobei die BOX-Schicht als das Dielektrikum des rückwärtigen Gates dient, wobei das rückwärtige Gate entweder durch P+- oder N+-Implantation definiert werden kann. In FETs mit rückwärtigen Gates wird typischerweise ein UTBB(Ultra-Thin Body and BOX)-Substrat verwendet, welches eine relativ dünne obere Siliciumschicht und eine dünne BOX-Schicht aufweist, um einen Betrieb einer Einheit bei vollständiger Verarmung mit einer Schwellenspannung zu ermöglichen, die von einer rückwärtigen Gate-Spannung abhängt, die an das rückwärtige Gate (untere Siliciumschicht) angelegt wird. FETs, die unter Anwendung der UTBB-Technologie mit rückwärtigen Gates hergestellt werden, weisen deutliche Vorteile auf, wie zum Beispiel verringerte Kurzkanaleffekte, weniger Schwellenspannungsschwankungen aufgrund von Body-Dotierungsfluktuationen und die Möglichkeit, die rückwärtige Gate-Spannung zu verwenden, um die Schwellenspannung einzustellen.
  • Da jedoch die Dicke der BOX-Schicht für UTBB-Strukturen verringert ist, steigt die Möglichkeit von elektrischen Kurzschlüssen zwischen der oberen und unteren Siliciumschicht der Einheit als ein Ergebnis verschiedener Verarbeitungsschritte, durch welche das Grabenfüllmaterial heruntergeätzt werden kann und die oberen und unteren Flächen der oberen und unteren Siliciumschicht an den Seitenwänden des flachen Grabens frei gelegt werden können.
  • Die Druckschrift US 2012/0122303 A1 offenbart eine Halbleiterstruktur mit breiten und schmalen, tiefen Gräben, die mit unterschiedlichen Materialien gefüllt sind.
  • Die Druckschrift US 7 741 188 B2 offenbart eine Kapazität aufweisend einen tiefen Graben, der auf einem SOI-Substrat gebildet ist.
  • Die US-Patentanmeldung US 2006/0228850 A1 offenbart ein Verfahren zur Reduzierung des sog. pattern-loading-Effekts bei Epitaxieprozessen, d.h. des Effekts von unterschiedlich starken Wachstumsraten bei Dichteunterschieden.
  • Ferner offenbart die Druckschrift US 2011/0278674 A1 eine Grabenisolierung und ein Verfahren zur Bildung einer derartigen Grabenisolierung.
  • Zuletzt offenbart die US-Patentanmeldung US 2003/0122215 A1 eine Halbleitereinheit mit einem Substrat, einer darauf angeordneten Isolationsschicht und einer auf der Isolationsschicht angeordneten Siliziumschicht.
  • Kurzdarstellung
  • Aufgabe der Erfindung ist es, die oben genannten Nachteile zu vermeiden.
  • Die Aufgabe wird durch die Merkmale der Patentansprüche 1 und 7 gelöst.
  • Ausführungsformen umfassen STI(Shallow Trench Isolation)-Strukturen und insbesondere STI-Strukturen zur Verwendung mit UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitersubstraten, welche verhindern, dass Defektmechanismen auftreten, wie z.B. die Bildung elektrischer Kurzschlüsse zwischen frei liegenden Abschnitten von Siliciumschichten an den Seitenwänden eines flachen Grabens eines UTBB-Substrats, in Fällen, wenn anschließend Grabenfüllmaterial des flachen Grabens weggeätzt wird und unterhalb einer oberen Fläche des UTBB-Substrats ausgespart wird.
  • Eine beispielhafte Halbleitereinheit umfasst ein Halbleitersubstrat, welches eine erste Siliciumschicht, eine zweite Siliciumschicht und eine vergrabene Oxidschicht, die zwischen der ersten Siliciumschicht und der zweiten Siliciumschicht angeordnet ist, eine High-k-Gate-Dielektrikums-Schicht, die auf der ersten Siliciumschicht ausgebildet ist, und eine Struktur einer flachen Grabenisolierung aufweist, die in dem Halbleitersubstrat ausgebildet ist. Die Struktur der flachen Grabenisolierung umfasst einen flachen Graben, der durch die erste Siliciumschicht, die vergrabene Oxidschicht und teilweise durch die zweite Siliciumschicht hindurch ausgebildet ist, eine erste Auskleidung, die den flachen Graben formangepasst auskleidet, und ein Grabenfüllmaterial, das in dem flachen Graben angeordnet ist. Die erste Auskleidung ist aus einem Material ausgebildet, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial aufweist.
  • In einer anderen Erscheinungsform umfasst ein oberer Seitenwandabschnitt der Struktur der flachen Grabenisolierung eine Hohlraumregion, die zwischen einer oberen Fläche der ersten Auskleidung und einer oberen Fläche der ersten Siliciumschicht angeordnet ist, wobei die Hohlraumregion die erste Auskleidung von der High-k-Gate-Dielektrikums-Schicht isoliert, die auf der ersten Siliciumschicht ausgebildet ist.
  • Eine beispielhafte Halbleitereinheit umfasst ein Halbleitersubstrat, welches eine erste Siliciumschicht, eine zweite Siliciumschicht und eine vergrabene Oxidschicht, die zwischen der ersten Siliciumschicht und der zweiten Siliciumschicht angeordnet ist, eine High-k-Gate-Dielektrikums-Schicht, die auf der ersten Siliciumschicht ausgebildet ist, und eine Struktur einer flachen Grabenisolierung aufweist, die in dem Halbleitersubstrat ausgebildet ist. Die Struktur der flachen Grabenisolierung umfasst einen flachen Graben, der durch die erste Siliciumschicht, die vergrabene Oxidschicht und teilweise durch die zweite Siliciumschicht hindurch ausgebildet ist, eine erste Auskleidung, die den flachen Graben formangepasst auskleidet, und ein Grabenfüllmaterial, das in dem flachen Graben angeordnet ist. Die erste Auskleidung ist aus einem Material ausgebildet, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial aufweist, und die erste Auskleidung ist unterhalb einer oberen Fläche der ersten Siliciumschicht an den oberen Seitenwänden des flachen Grabens ausgespart. Ferner ist an den oberen Seitenwänden des flachen Grabens zwischen der ersten Auskleidung und der oberen Fläche der ersten Siliciumschicht ein isolierendes Material angeordnet. Die isolierende Schicht isoliert die erste Auskleidung von der High-k-Gate-Dielektrikums-Schicht.
  • In einer Erscheinungsform der Erfindung umfasst ein Verfahren zum Bilden einer Halbleitereinheit ein Bilden einer High-k-Gate-Dielektrikums-Schicht auf einem Halbleitersubstrat, welches eine erste Siliciumschicht, eine zweite Siliciumschicht und eine vergrabene Oxidschicht aufweist, die zwischen der ersten Siliciumschicht und der zweiten Siliciumschicht angeordnet ist, und ein Bilden einer Struktur einer flachen Grabenisolierung, die in dem Halbleitersubstrat ausgebildet ist. Das Verfahren des Bildens einer Struktur einer flachen Grabenisolierung umfasst ein Bilden eines flachen Grabens in dem Substrat durch die erste Siliciumschicht, die vergrabene Oxidschicht und teilweise durch die zweite Siliciumschicht hindurch, ein
  • Bilden einer ersten Auskleidung, die den flachen Graben formangepasst auskleidet, und ein Füllen des flachen Grabens mit einem Grabenfüllmaterial. Die erste Auskleidung wird aus einem Material gebildet, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial aufweist. Dabei umfasst das Bilden der Struktur einer flachen Grabenisolierung ferner ein Ätzen der ersten Auskleidung, um die erste Auskleidung in dem flachen Graben herunter zu ätzen und eine Hohlraumregion zu erzeugen, die zwischen einer oberen ausgesparten Fläche der ersten Auskleidung und einer oberen Fläche der ersten Siliciumschicht angeordnet ist, wobei die Hohlraumregion die erste Auskleidung von der High-k-Gate-Dielektrikums-Schicht isoliert, die auf der ersten Siliciumschicht ausgebildet ist.
  • In einer anderen Erscheinungsform der Erfindung umfasst ein Verfahren zum Bilden einer Halbleitereinheit ein Bilden einer High-k-Gate-Dielektrikums-Schicht auf einem Halbleitersubstrat, welches eine erste Siliciumschicht, eine zweite Siliciumschicht und eine vergrabene Oxidschicht aufweist, die zwischen der ersten Siliciumschicht und der zweiten Siliciumschicht angeordnet ist, und ein Bilden einer Struktur einer flachen Grabenisolierung, die in dem Halbleitersubstrat gebildet wird. Das Verfahren des Bildens einer Struktur einer flachen Grabenisolierung umfasst ein Bilden eines flachen Grabens in dem Substrat durch die erste Siliciumschicht, die vergrabene Oxidschicht und teilweise durch die zweite Siliciumschicht hindurch, ein Bilden einer ersten Auskleidung, die den flachen Graben formangepasst auskleidet, und ein Füllen des flachen Grabens mit einem Grabenfüllmaterial, ein Ätzen der ersten Auskleidung, um die erste Auskleidung in dem flachen Graben herunter zu ätzen und eine Hohlraumregion zu erzeugen, die zwischen einer oberen ausgesparten Fläche der ersten Auskleidung und einer oberen Fläche der ersten Siliciumschicht angeordnet ist, und ein Füllen der Hohlraumregion mit einem isolierenden Material. Die erste Auskleidung wird aus einem Material gebildet, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial aufweist, und das isolierende Material isoliert die erste Auskleidung von der High-k-Gate-Dielektrikums-Schicht, die auf der ersten Siliciumschicht ausgebildet ist.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist.
  • 2 ist eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist.
  • 3 ist eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist.
  • 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H, 4I, 4J, 4K, 4L und 4M veranschaulichen schematisch Verfahren zum Herstellen einer Halbleitereinheit, welche eine STI-Struktur aufweist, wobei:
  • 4A eine Querschnittsansicht einer Halbleitereinheit in einer Anfangsstufe der Herstellung ist, wobei ein Substrat eine erste Siliciumschicht, eine zweite Siliciumschicht und eine BOX-Schicht aufweist, die zwischen der ersten und zweiten Siliciumschicht angeordnet ist,
  • 4B eine Querschnittsansicht der Struktur der 4A nach einem Bilden einer Oxid-Zwischenschicht auf dem Substrat und einem Bilden einer Nitrid-Zwischenschicht auf der Oxid-Zwischenschicht ist,
  • 4C eine Querschnittsansicht der Struktur der 4B nach einem Bilden einer photolithographischen Maske auf der Nitrid-Zwischenschicht ist, welche eine Öffnung zum Ätzen eines flachen Grabens definiert,
  • 4D eine Querschnittsansicht der Struktur der 4C nach einem Ätzen der Nitrid- und Oxid-Zwischenschicht und des Substrats zum Bilden eines flachen Grabens ist,
  • 4E eine Querschnittsansicht der Struktur der 4D nach einem Entfernen der photolithographischen Maske und einem Bilden einer ersten Auskleidung in dem flachen Graben ist,
  • 4F eine Querschnittsansicht der Struktur der 4E nach einem Bilden einer zweiten Auskleidung in dem flachen Graben ist,
  • 4G eine Querschnittsansicht der Struktur der 4F nach einem Abscheiden einer überdeckenden Schicht eines isolierenden Materials zum Füllen des flachen Grabens ist,
  • 4H eine Querschnittsansicht der Struktur der 4G nach einem Planarisieren der Fläche der Struktur zum Entfernen von Abschnitten des isolierenden Grabenfüllmaterials und des zweiten Auskleidungsmaterials herunter bis zu der Nitrid-Zwischenschicht ist,
  • 4I eine Querschnittsansicht der Struktur der 4H nach einem Durchführen eines Auskleidungsaussparungs-Ätzverfahrens zum Entfernen von Abschnitten des zweiten Auskleidungsmaterials, das an den oberen Seitenwänden des flachen Grabens vorliegt, und zum Bilden einer Aussparungsregion in einem oberen Abschnitt des flachen Grabens ist,
  • 4J eine Querschnittsansicht der Struktur der 4I nach einem Entfernen der Nitrid-Zwischenschicht und einem Abscheiden einer Schicht eines isolierenden Materials zum Füllen der Aussparungsregion innerhalb des flachen Grabens ist,
  • 4K eine Querschnittsansicht der Struktur der 4J nach einem Entfernen des Abschnitts der Schicht des isolierenden Materials herunter bis zu der Oxid-Zwischenschicht ist,
  • 4L eine Querschnittsansicht der Struktur der 4K nach einem Entfernen der Oxid-Zwischenschicht ist, und
  • 4M eine Querschnittsansicht der Struktur der 4L nach einem Bilden einer Gate-Dielektrikums-Schicht oben auf dem Substrat ist.
  • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • Bevorzugte Ausführungsformen der Erfindung werden nun detaillierter unter Bezugnahme auf STI-Strukturen zur Verwendung mit UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitersubstraten beschrieben, welche verhindern, dass Defektmechanismen wie die Bildung von elektrischen Kurzschlüssen zwischen frei liegenden Abschnitten von Siliciumschichten an den Seitenwänden eines flachen Grabens eines UTBB-Substrats in Fällen auftreten, wenn anschließend Grabenfüllmaterial des flachen Grabens weggeätzt und bis unter eine obere Fläche des UTBB-Substrats ausgespart wird.
  • 1 ist eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist. Im Allgemeinen umfasst die Halbleitereinheit 100, die in 1 dargestellt ist, ein Halbleitersubstrat 110, welches eine erste Siliciumschicht 112, eine zweite Siliciumschicht 114 und eine vergrabene Oxidschicht 116 (BOX-Schicht) aufweist, die zwischen der ersten Siliciumschicht 112 und der zweiten Siliciumschicht 114 angeordnet ist. Auf der ersten Siliciumschicht 112 ist eine High-k-Gate-Dielektrikums-Schicht 120 ausgebildet. In dem Halbleitersubstrat 110 ist eine Struktur einer flachen Grabenisolierung 130 (STI-Struktur) ausgebildet. Die STI-Struktur 130 weist einen flachen Graben 140 auf, der vollständig durch die erste Siliciumschicht 112 und die vergrabene Oxidschicht 116 und teilweise durch die zweite Siliciumschicht 114 hindurch ausgebildet ist. Die STI-Struktur 130 weist ferner eine erste Auskleidung 150, eine zweite Auskleidung 160 und ein Grabenfüllmaterial 170 auf.
  • In der Einheitsgeometrie der 1 ist die erste Auskleidung 150 auf frei liegenden Abschnitten der ersten Siliciumschicht 112 und der zweiten Siliciumschicht 114 an den Seitenwänden und unteren Wänden des flachen Grabens 140 ausgebildet. Die erste Auskleidung 150 kann eine Oxidschicht, z.B. eine Oxynitridschicht, sein, die auf den frei liegenden Flächen der Siliciumschichten 112 und 114 in dem flachen Graben 140 angewachsen ist. Die zweite Auskleidung 160 ist formangepasst an der Seitenwand und auf unteren Flächen des flachen Grabens 140 oben auf der ersten Auskleidung 150 und auf den frei liegenden Flächen der BOX-Schicht 116 ausgebildet. Das Grabenfüllmaterial 170 wird über der zweiten Auskleidung 160 gebildet und füllt den flachen Graben 140. Das Grabenfüllmaterial 170 kann aus einem beliebigen geeigneten isolierenden Material wie z.B. Siliciumdioxid (SiO2) gebildet werden.
  • Dabei ist die zweite Auskleidung 160 aus einem Material hergestellt, welches eine hohe Ätzselektivität gegenüber dem Grabenfüllmaterial 170 aufweist. Zum Beispiel kann die zweite Auskleidung 160 aus einem High-k-Dielektrikums-Material wie Hafniumsilicat und Hafniumoxid hergestellt sein. In dieser Hinsicht dient die zweite Auskleidung 160 als eine Barriere oder stellt auf andere Weise einen Ätzstoppschutz bereit, um die Seitenwandflächen des flachen Grabens 140 zu schützen und zu verhindern, dass Defektmechanismen (wie z.B. die Bildung von Kurzschlüssen zwischen frei liegenden Abschnitten der ersten Siliciumschicht 112 und der zweiten Siliciumschicht 114 in dem Graben 140) in Fällen auftreten, wenn anschließend das Grabenfüllmaterial 170 weggeätzt wird und unterhalb der oberen Fläche des Substrats 110 ausgespart wird.
  • Als spezielles Beispiel kann nach der Bildung der STI-Struktur 130 das Grabenfüllmaterial 170 als Ergebnis eines oder mehrerer anschließender Nassreinigungsverfahren (Nassätzen mit HF), die zum Beispiel als Teil von Reinigungsschritten vor einer Silicium-Epitaxie und/oder vor einem Gate-Dielektrikum durchgeführt werden, ungewollt innerhalb des Grabens 140 heruntergeätzt (ausgespart) sein. In einer UTBB-Einheit gemäß einer Erscheinungsform der Erfindung kann die Dicke der ersten Siliciumschicht 112 etwa 6 nm betragen und die Dicke der BOX-Schicht 116 kann im Bereich von 5 bis 75 nm liegen. In dieser Hinsicht kann das Grabenfüllmaterial 170 als ein Ergebnis der anschließenden Nassätzverfahren in dem Graben 140 auf eine Höhe ausgespart sein, die tatsächlich unter der BOX-Schicht 116 liegt. Bei herkömmlichen STI-Strukturen, die nicht die Schutzauskleidung 160 umfassen, wie in 1 dargestellt, können durch diese Aussparung des Grabenfüllmaterials unter die Höhe der BOX-Schicht 114 Abschnitte der ersten und zweiten Siliciumschicht 112 und 114 innerhalb des Grabens frei gelegt werden, was zu möglichen Kurzschlussdefekten zwischen der ersten und zweiten Siliciumschicht 112 und 114 führt.
  • Zum Beispiel kann bei der Halbleiterherstellung ein epitaxiales Silicium-Abscheidungsverfahren oder Silicium-Epitaxieverfahren durchgeführt werden, um eine dünne Schicht monokristallinen Siliciums über einem monokristallinen Siliciumsubstrat anwachsen zu lassen. Ein Silicium-Epitaxieverfahren kann zum Beispiel durchgeführt werden, um selektiv zusätzliches Silicium in den Source- und Drain-Zonen des Halbleitersubstrats anwachsen zu lassen, um die Dicke der ersten Siliciumschicht 112 außerhalb der Kanalzone zu erhöhen, um Source- und Drain-Zonen mit niedrigerem Widerstand zu erhalten. Wenn jedoch während eines Silicium-Epitaxieverfahrens die erste und zweite Siliciumschicht 112 und 114 innerhalb des Grabens 140 frei gelegt sind (aufgrund des ausgesparten Grabenfüllmaterials), kann das Epitaxieverfahren bewirken, dass Silicium an den Seitenwänden des flachen Grabens anwächst und eine elektrische (Kurzschluss)-Verbindung zwischen der ersten und zweiten Siliciumschicht 112 und 114 des Substrats 110 bewirkt. In ähnlicher Weise können ähnliche Defektmechanismen während eines Silicidverfahrens auftreten, wenn Silicid auf der Fläche der ersten Silicidschicht 112 des Substrats 110 in den Source/Drain-Zonen anwächst, um Source/Drain-Kontakte mit niedrigem Widerstand zu bilden.
  • Überdies können diese Defektmechanismen während einer anschließenden BEOL(Back End of Line)-Verarbeitung auftreten, zum Beispiel wenn metallische Durchgangskontakte zu Drain- und Source-Zonen gebildet werden. Bei diesem Verfahren wird eine erste Schicht eines isolierenden Zwischenschichtmaterials (z.B. Oxid) über der aktiven Fläche des Halbleitersubstrats abgeschieden und anschließend werden in der ersten Schicht des isolierenden Materials herunter bis zu Kontakten der Einheiten Durchkontaktierungsöffnungen geätzt. In Fällen, bei denen die Durchkontaktierungsöffnungen eine gewisse Überlappung mit den STI-Strukturen aufweisen und die Durchkontaktierungsöffnungen überätzt werden, kann das Grabenfüllmaterial innerhalb des flachen Grabens ebenfalls weggeätzt und in dem flachen Graben nach unten ausgespart werden, so dass die erste und zweite Siliciumschicht 112 und 114 an den Seitenwänden des Grabens frei gelegt werden. Während eines anschließenden Durchkontaktierungsöffnungs-Füllverfahrens kann das metallische Material, mit welchem die Durchkontaktierungsöffnung gefüllt wird, auch in den oberen Teil des flachen Grabens gefüllt werden und eine elektrische Verbindung (Kurzschluss) zwischen den frei liegenden Flächen der ersten und zweiten Siliciumschicht 112 und 114 innerhalb des flachen Grabens bewirken.
  • Um diese Defektmechanismen zu vermeiden, wird die zweite Auskleidung 160 verwendet, um die Seitenwände des flachen Grabens 140 davor zu schützen, aufgrund von anschließenden Verarbeitungsschritten, welche bewirken, dass das Grabenfüllmaterial 170 weggeätzt und in dem flachen Graben 140 nach unten ausgespart wird, frei gelegt zu werden. Durch Bilden der zweiten Auskleidung 160 mit einem Material, das zum Beispiel gegen anschließende Nassätzverfahren widerstandsfähiger ist, kann die zweite Auskleidung 160 als eine Schutzbarrierenschicht dienen, welche ein Freilegen der ersten und zweiten Siliciumschicht 112 und 114 an den Seitenwänden des flachen Grabens 140 verhindert, wenn das Grabenfüllmaterial 170 überätzt und nach unten bis unter die BOX-Schicht 116 ausgespart wird.
  • In der beispielhaften Ausführungsform, die in 1 dargestellt ist, ist die zweite Auskleidung 160 so dargestellt, dass sie mit der High-k-Gate-Dielektrikums-Schicht 120 in Kontakt steht. Wenn die zweite Auskleidung 160 aus einem High-k-Dielektrikums-Material hergestellt ist, kann die zweite Auskleidung 160 als ein leitender Weg für Sauerstoff dienen, insbesondere für Sauerstoff, der sich in dem Grabenfüllmaterial 170 (z.B. SiO2) findet, wodurch bewirkt wird, dass die High-k-Gate-Dielektrikums-Schicht 120 mit zusätzlichen Sauerstoffatomen verunreinigt wird. Diese Sauerstoffverunreinigung der Gate-Dielektrikums-Schicht 120 kann unerwünschte zufällige Verschiebungen der Schwellenspannungen der FETs bewirken, welche Gate-Strukturen aufweisen, die durch Abschnitte der mit Sauerstoff verunreinigten Gate-Dielektrikums-Schicht 120 gebildet werden. Daher werden STI-Strukturen bereitgestellt, um für eine Isolierung zwischen der zweiten Auskleidung 160 und der Gate-Dielektrikums-Schicht 120 zu sorgen.
  • Zum Beispiel ist 2 eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist, gemäß einer anderen Erscheinungsform der Erfindung, welche für eine Isolierung zwischen der Grabenauskleidung 160 und der Gate-Dielektrikums-Schicht 120 sorgt. Insbesondere zeigt 2 eine Halbleitereinheit 200, welche der in 1 dargestellten Halbleitereinheit 100 ähnelt, außer dass die zweite Auskleidung 160 der STI-Struktur 130 nach unten bis unter die Fläche des Substrats 110 ausgespart ist, wodurch eine Aussparungsregion 180 (oder ein Hohlraum) in der oberen Region des flachen Grabens 140 gebildet wird. Die Aussparungsregion 180 sorgt für eine Isolierung zwischen der Grabenauskleidung 160 und der Gate-Dielektrikums-Schicht und verhindert, dass Sauerstoff aus dem Grabenfüllmaterial 170 durch die High-k-Grabenauskleidung 160 in die High-k-Gate-Dielektrikums-Schicht 120 diffundiert. Die Aussparungsregion 180 wird durch Herunterätzen des Abschnitts der zweiten Auskleidung 160 in der oberen Region der STI-Struktur 130 gebildet, so dass, wenn anschließend die Gate-Dielektrikums-Schicht 120 gebildet wird, die Gate-Dielektrikums-Schicht 120 nicht mit der Grabenauskleidung 160 in Kontakt steht. In der beispielhaften Ausführungsform der 2 ist die Grabenauskleidung 160 vorzugsweise bis zu einer beliebigen geeigneten Tiefe nach unten ausgespart, die ausreicht, um einen Kontakt zwischen der Grabenauskleidung 160 und der Gate-Dielektrikums-Schicht 120 zu verhindern, und dabei die gewünschte Ätzschutzschicht, wie oben beschrieben, bereitstellt, um ein Freilegen der Siliciumschichten 112 und 114 an den Seitenwänden des flachen Grabens 140 zu verhindern.
  • 3 ist eine Querschnittsansicht einer Halbleitereinheit, welche eine STI-Struktur aufweist, gemäß einer weiteren Erscheinungsform der Erfindung, welche für eine Isolierung zwischen der Grabenauskleidung 160 und der Gate-Dielektrikums-Schicht 120 sorgt. Insbesondere zeigt 3 eine Halbleitereinheit 300, welche der in 2 dargestellten Halbleitereinheit 200 ähnelt, außer dass die Aussparungsregion 180 mit einem isolierenden Material (Einsatzfüllung) 190 wie z.B. Siliciumnitrid oder einem beliebigen anderen Material, gefüllt ist, welches keine bedeutende Menge an Sauerstoff aus dem Grabenfüllmaterial 170 zu der High-k-Gate-Dielektrikums-Schicht 120 leitet. Die Einsatzfüllung 190 isoliert wirksam die zweite Auskleidung 160 und die High-k-Gate-Dielektrikums-Schicht 120 und verhindert eine Diffusion von Sauerstoff aus der High-k-Grabenauskleidung 160 zu der High-k-Gate-Dielektrikums-Schicht 120.
  • 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H, 4I, 4J, 4K, 4L und 4M veranschaulichen schematisch Verfahren zur Herstellung einer Halbleitereinheit, welche eine STI-Struktur aufweist, gemäß Erscheinungsformen der Erfindung. Insbesondere sind 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H, 4I, 4J, 4K, 4L und 4M Querschnittsansichten von Abschnitten der Halbleitereinheiten 100, 200 und 300 der 1 in verschiedenen Herstellungsstufen. 4A ist eine Querschnittsansicht der Halbleitereinheiten 100, 200 und 300 in einer anfänglichen Herstellungsstufe, wobei ein Substrat 110 eine erste Siliciumschicht 112, eine zweite Siliciumschicht 114 und eine BOX-Schicht 116 aufweist, die zwischen der ersten und zweiten Siliciumschicht 112 und 114 angeordnet ist. Das Substrat 110 kann durch Bilden einer Oxidschicht (der BOX-Schicht 116) auf einem Siliciumsubstrat (der zweiten Siliciumschicht 114) und anschließendes Bilden einer dünnen Siliciumschicht (der ersten Siliciumschicht 112) auf der isolierenden Schicht 116 hergestellt werden. Die erste Siliciumschicht 112 kann eine Dicke in einem Bereich von etwa 5 nm bis etwa 25 nm aufweisen. Die BOX-Schicht 116 kann eine Dicke in einem Bereich von etwa 5 nm bis etwa 75 nm aufweisen. Die Dicke der zweiten Siliciumschicht 114 kann in einem Bereich von etwa 100 µm bis etwa 200 µm liegen. In einer UTBB-Konstruktion ist die BOX-Schicht 116 dünn genug, um zu ermöglichen, dass die zweite Siliciumschicht 114 als ein rückwärtiges Gate verwendet wird, während sie für eine ausreichende Isolierung zwischen den Siliciumschichten 112 und 114 sorgt.
  • Ein nächster Schritt in dem beispielhaften Herstellungsverfahren weist ein aufeinander folgendes Bilden einer Oxid-Zwischenschicht und einer Nitrid-Zwischenschicht über dem Substrat 110 auf. 4B ist eine Querschnittsansicht der Struktur der 4A nach einem Bilden einer Oxid-Zwischenschicht 200 auf dem Substrat 110 und einem Bilden einer Nitrid-Zwischenschicht 210 auf der Oxid-Zwischenschicht 200. Die Oxid-Zwischenschicht 200 und die Nitrid-Zwischenschicht 210 können unter Anwendung wohlbekannter Techniken gebildet werden. Zum Beispiel wird in einer bevorzugten Ausführungsform die Oxid-Zwischenschicht 200 unter Anwendung eines thermischen Oxidationsverfahrens gebildet. Die Dicke der Oxid-Zwischenschicht 200 kann in einem Bereich von etwa 5 nm bis etwa 8 nm liegen. Die Nitrid-Zwischenschicht 210 kann durch Abscheiden von Siliciumnitrid unter Anwendung eines CVD-Verfahrens (Chemical Vapor Deposition, Chemische Abscheidung aus der Gasphase) wie z.B. LPCVD oder PECVD gebildet werden. Die Nitrid-Zwischenschicht 210 kann mit einer Dicke in einem Bereich von etwa 20 nm bis etwa 80 nm gebildet werden. Die Oxid-Zwischenschicht 200 und die Nitrid-Zwischenschicht 210 dienen in dem beispielhaften Herstellungsverfahren als Opfermaterialschichten. Die Oxid-Zwischenschicht 200 dient als Pufferschicht zwischen der Nitrid-Zwischenschicht 210 und der ersten Siliciumschicht 112.
  • Ein nächster Schritt in dem beispielhaften Herstellungsverfahren ist es, flache Gräben in dem Substrat 110 zu bilden. In einer Erscheinungsform der Erfindung werden die flachen Gräben unter Anwendung eines Standard-Photolithographieverfahrens des Bildens einer lithographischen Maske und Ätzens flacher Gräben unter Verwendung der lithographischen Maske als Ätzmaske gebildet. 4C ist eine Querschnittsansicht der Struktur der 4B nach einem Bilden einer photolithographischen Maske 220 (durch Strukturieren einer Photoresistschicht unter Anwendung bekannter Techniken) auf der Nitrid-Zwischenschicht 210, welche eine Öffnung 222 zum Ätzen einer Struktur eines flachen Grabens definiert. 4D ist eine Querschnittsansicht der Struktur der 4C nach einem Ätzen der Nitrid- und Oxid-Zwischenschicht und des Substrats zum Bilden eines flachen Grabens 140. Wie in 4E dargestellt, wird der flache Graben 140 in dem Substrat 110 durch vollständiges Ätzen durch die erste Siliciumschicht 112, die BOX-Schicht 116 und teilweise durch die zweite Siliciumschicht 114 gebildet. Das Ätzverfahren kann durch aufeinander folgendes Ätzen verschiedener Schichten 210, 200, 112, 16 und 112 unter Anwendung eines Trockenplasmaätzens oder beliebiger anderer Ätzverfahren und Ätzumgebungen durchgeführt werden, die gewöhnlich angewendet werden, um die Materialien zu ätzen, die die verschiedenen Schichten 210, 200, 112, 16 und 112 bilden.
  • Nach dem Bilden der flachen Gräben 140 ist es ein nächster Schritt in dem beispielhaften Herstellungsverfahren, die photolithographische Maske 220 zu entfernen und den flachen Graben 140 mit einem isolierenden Material auszukleiden. 4E ist eine Querschnittsansicht der Struktur der 4D nach einem Entfernen der photolithographischen Maske 220 und einem Bilden einer ersten Auskleidung 150 in dem flachen Graben 140. Die photolithographische Maske 220 kann unter Anwendung eines Trockenplasma-Sauerstoff-Veraschungsverfahrens, gefolgt von einem Nassreinigungsverfahren, entfernt werden. Nach dem Entfernen der photolithographischen Maske 220 kann die erste Auskleidung 150 auf den frei liegenden Flächen der ersten und zweiten Siliciumschicht 112 und 114 in dem flachen Graben 140 gebildet werden, wobei ein thermisches Oxidationsverfahren angewendet wird, um eine dünne Auskleidung mit einem thermischen Oxid zu bilden. Das Verfahren zum Bilden der ersten Auskleidung 150 kann in einem Ofen oder alternativ über ein Werkzeug einer schnellen thermischen CVD in Gegenwart einer Stickstoff- oder Sauerstoffumgebung durchgeführt werden. Durch ein thermisches Oxidationsverfahren werden die frei liegenden Flächen der Siliciumschichten 112 und 114 in Siliciumdioxid, SiO2, umgewandelt. Die Siliciumdioxid-Grabenauskleidung 150 kann in eine Oxynitrid-Auskleidung umgewandelt werden, wenn nach dem Oxidationsverfahren ein Ammonium(NH3)-Brennen angewendet wird. Die Oxynitrid-Grabenauskleidung 150 schützt die frei liegenden Flächen der Siliciumschichten 112 und 114 in dem flachen Graben 140. Die Dicke der Oxynitrid-Grabenauskleidung 150 kann im Bereich von etwa 0,5 nm bis etwa 4 nm liegen.
  • Ein nächster Schritt in dem beispielhaften Herstellungsverfahren ist es, eine zweite Grabenauskleidung an den Seitenwänden und unteren Wänden des flachen Grabens 140 zu bilden. 4F ist eine Querschnittsansicht der Struktur der 4E nach einem formangepassten Abscheiden einer zweiten Schicht eines isolierenden Materials zum Bilden der zweiten Auskleidung 160 in dem flachen Graben 140. Die zweite Auskleidung 160 kann aus einem beliebigen geeigneten Material gebildet werden, welches eine hohe Ätzselektivität gegenüber dem Oxidmaterial aufweist, das anschließend verwendet wird, um den flachen Graben 140 zu füllen. Zum Beispiel kann die zweite Auskleidung 160 mit einem Material wie TiO2, HfO2, HfSiO und HfSiON, beliebigen anderen dielektrischen/isolierenden High-K-Materialien gebildet werden. Die zweite Auskleidung 160 kann unter Anwendung von Verfahren wie ALD (Atomic Layer Deposition, Atomschichtabscheidung) oder MOCVD (Metal Organic Chemical Vapor Deposition, Metallorganische chemische Abscheidung aus der Gasphase) abgeschieden werden. Wie oben angegeben, dient die zweite Auskleidung 160 als eine Ätzschutzschicht zum Schützen der Flächen der ersten und zweiten Siliciumschicht 112 und 114 vor einem Freiliegen in dem flachen Graben 140 in Fällen, wenn ein Grabenfüllmaterial während anschließender Verarbeitungsschritte weggeätzt wird. Die zweite Auskleidung 160 ist aus einem Material mit hoher Ätzselektivität gegenüber dem Grabenfüllmaterial hergestellt und wird während der Ätz-/Reinigungsschritte (z.B. Nassreinigung mit Fluorwasserstoffsäure), in welchen das Grabenfüllmaterial weggeätzt wird, nicht so schnell weggeätzt wie das Grabenfüllmaterial. In anderen Ausführungsformen kann die zweite Auskleidung 160 mit Stickstoff vereint werden, um eine Aufnahme von Sauerstoff zu verhindern.
  • Nach dem Abscheiden der Schicht der zweiten Auskleidung 160 wird der flache Graben 140 mit einem isolierenden Grabenfüllmaterial gefüllt. 4G ist eine Querschnittsansicht der Struktur der 4F nach einem Abscheiden einer überdeckenden Schicht eines isolierenden Materials 170 zum Füllen des flachen Grabens 140. Das Grabenfüllmaterial 170 kann ein Oxidmaterial wie Siliciumdioxid, das unter Anwendung eines SACVD- oder Schleuderbeschichtungs-Verfahrens gebildet wird, oder ein HDP(High Density Plasma)-Oxid sein. Nach dem Abscheiden der überdeckenden Schicht des Grabenfüllmaterials 170 wird die Substratfläche herunter bis zu der Nitrid-Zwischenschicht 210 planarisiert, um die Abschnitte des Grabenfüllmaterials 170 und der zweiten Auskleidung 160 auf der Fläche des Substrats zu entfernen. 4H ist eine Querschnittsansicht der Struktur der 4G nach einem Planarisieren der Fläche der Struktur zum Entfernen von Abschnitten des isolierenden Grabenfüllmaterials 170 und des zweiten Auskleidungsmaterials 160 herunter bis zu der Nitrid-Zwischenschicht 210. In einer anderen Ausführungsform der Erfindung kann dieses Planarisierungsverfahren so durchgeführt werden, dass die Fläche der Struktur herunter bis zu der Oxid-Zwischenschicht 200 planarisiert wird.
  • Es sei angemerkt, dass die Verarbeitungsschritte, die in 4A bis 4H abgebildet sind, Verarbeitungsschritte sind, welche nacheinander als Teil eines beispielhaften Verfahrens zur Herstellung der jeweiligen der Strukturen 100, 200 und 300 durchgeführt werden können, die in 1, 2 und 3 abgebildet sind. Die Folge weiterer Verarbeitungsschritte nach der Herstellungsstufe, die in 4H abgebildet ist, variiert jedoch für die verschiedenen Strukturen, die in 1, 2 und 3 abgebildet sind. Zu Veranschaulichungszwecken zeigen die weiteren Verarbeitungsschritte, die in 4I bis 4L abgebildet sind, eine beispielhafte Folge von Verarbeitungsschritten zur Herstellung der Struktur 300 der 3.
  • Insbesondere ist 4I eine Querschnittsansicht der Struktur der 4H nach einem Durchführen eines Auskleidungsaussparungs-Ätzverfahrens zum Entfernen von Abschnitten des zweiten Auskleidungsmaterials 160, das an den oberen Seitenwänden des flachen Grabens 140 vorliegt, und zum Bilden einer Aussparungsregion 180 in einem oberen Abschnitt des flachen Grabens 140. Das Auskleidungsaussparungs-Ätzverfahren kann unter Anwendung eines Trockenätzverfahrens mit einer BCl3-Trockenchemie durchgeführt werden. Die zweite Auskleidung 160 kann nach unten bis zu einer Höhe ausgespart werden, die sich nicht über einen Boden der BOX-Schicht 116 hinaus erstreckt. Das Aussparungsätzverfahren ist vorzugsweise hoch selektiv gegenüber dem Grabenfüllmaterial 170 und der Nitrid-Zwischenschicht 210, so dass das Grabenfüllmaterial 170 nicht bedeutend geätzt wird (obwohl die Nitrid-Zwischenschicht 210 in diesem Verfahren als eine Opferschicht dienen kann).
  • In einer nächsten Herstellungsphase ist 4J eine Querschnittsansicht der Struktur der 4I nach einem Entfernen der Nitrid-Zwischenschicht 210 und einem formangepassten Abscheiden einer Schicht eines isolierenden Materials 190 zum Füllen der Aussparungsregion 180 innerhalb des flachen Grabens 140. Die Nitrid-Zwischenschicht 210 kann mit einem Nassätzverfahren unter Verwendung von Phosphan entfernt werden. Die Schicht des isolierenden Materials 190 kann eine Siliciumnitrid-Schicht oder eine Schicht irgendeines anderen Materials sein, welche keine bedeutende Menge an Sauerstoff leitet. Die Schicht des isolierenden Materials 190 kann formangepasst abgeschieden werden, wobei bekannte Techniken zum Füllen der Aussparungsregion 180 angewendet werden. Wie oben angemerkt, isoliert die Siliciumnitrid-Einsatzfüllung 190 die zweite Auskleidung 160 und das Grabenfüllmaterial 170 von einer anschließend gebildeten High-k-Gate-Dielektrikums-Schicht und verhindert somit das Strömen von Sauerstoffatomen zu der High-k-Gate-Dielektrikums-Schicht.
  • 4K ist eine Querschnittsansicht der Struktur der 4J nach einem Entfernen des Abschnitts der Schicht des isolierenden Materials 190 (Einsatz-Füllmaterials) herunter bis zu der Oxid-Zwischenschicht 200. Das überschüssige Einsatz-Füllmaterial kann von der oberen horizontalen Fläche des Substrats entfernt werden, wobei ein trockenes gerichtetes Rückätzverfahren angewendet wird oder ein Nassätzverfahren angewendet wird, um das Einsatz-Füllmaterial 190 selektiv gegenüber dem Grabenfüllmaterial 170 und der Oxid-Zwischenschicht 200 zu entfernen.
  • In einer nächsten Herstellungsphase ist 4L eine Querschnittsansicht der Struktur der 4K nach einem Entfernen der Oxid-Zwischenschicht 200. In diesem Verfahren kann die Oxid-Zwischenschicht 200 unter Anwendung eines beliebigen geeigneten Oxidätzverfahrens entfernt werden. Dieses Ätzverfahren kann zu einem gewissen Ätzen und Aussparen des Grabenfüllmaterials 170 führen. Die Einsatzfüllung 190 und die zweite Grabenauskleidung 160 dienen jedoch dazu, die Seitenwände des flachen Grabens 140 in dem Fall zu schützen, dass das Grabenfüllmaterial 170 mit dem Verfahren des Entfernens der Oxid-Zwischenschicht und anderen Ätz-/Reinigungs-Verarbeitungsschritten geätzt und ausgespart wird.
  • 4M ist eine Querschnittsansicht der Struktur der 4L nach einem Bilden einer Gate-Dielektrikums-Schicht 120 oben auf der Substratfläche. In einer Erscheinungsform der Erfindung kann die Gate-Dielektrikums-Schicht 120 unter Verwendung bekannter Materialien und unter Anwendung bekannter Techniken gebildet werden. Zum Beispiel kann die Gate-Dielektrikums-Schicht 120 einen Stapel von Materialien aufweisen, aufweisend eine erste dünne Grenzschicht eines dielektrischen/isolierenden Materials, die auf der ersten Siliciumschicht 112 ausgebildet ist, und eine zweite Schicht eines stark dielektrischen Materials, die auf der ersten Grenzschicht ausgebildet ist. Wie oben erörtert, isoliert die Einsatzfüllung 190 die zweite Auskleidung 160 von der High-k-Gate-Dielektrikums-Schicht 120, um eine Diffusion von Sauerstoff aus der zweiten Auskleidung 160 zu der High-k-Gate-Dielektrikums-Schicht 120 zu verhindern und dadurch eine deutliche Verschiebung der Schwellenspannungen zu verhindern, die durch Sauerstoffverunreinigung der High-k-Gate-Dielektrikums-Schicht 120 bewirkt wird.
  • Wie oben angegeben, variieren die Verarbeitungsschritte zur Herstellung der Strukturen 100 und 200 der 1 und 2. Zum Beispiel kann in Bezug auf die Struktur der 1, beginnend mit der Herstellungsstufe, die in 4G abgebildet ist, eine Kombination aus Ätz- und/oder Planarisierungsverfahren durchgeführt werden, um die Schichten des Grabenfüllmaterials 170, der zweiten Auskleidung 160, des Zwischennitrids 210 und der Oxid-Zwischenschicht 200 herunter bis zu der ersten Siliciumschicht 112 zu entfernen. Danach kann eine Gate-Dielektrikums-Schicht 120 gebildet werden, wie oben in Bezug auf 4L erörtert. Die resultierende Struktur 100 ist in 1 abgebildet, wobei die zweite Grabenauskleidung 160 mit der Gate-Dielektrikums-Schicht 120 in Kontakt steht.
  • Überdies kann in Bezug auf die Struktur 200 der 2, beginnend mit der Herstellungsstufe, die in 4G abgebildet ist, eine Kombination aus Ätz- und/oder Planarisierungsverfahren durchgeführt werden, um die Schichten des Grabenfüllmaterials 170, der zweiten Auskleidung 160 und des Zwischennitrids 210 herunter bis zu der Oxid-Zwischenschicht 200 zu entfernen. Danach könnte ein Aussparungsverfahren durchgeführt werden, wie oben in Bezug auf 4I erörtert, um das zweite Auskleidungsmaterial 160 auszusparen, um eine Aussparungsregion 180 zu bilden. Diesem Auskleidungs-Aussparungsverfahren könnte dann ein Zwischenoxid-Entfernen und die Bildung der Gate-Dielektrikums-Schicht 120 folgen, wie oben in Bezug auf 4L erörtert. Die resultierende Struktur 200 ist in 2 abgebildet, wobei die zweite Grabenauskleidung 160 durch die Aussparungsregion 180 von der Gate-Dielektrikums-Schicht 120 isoliert wird.
  • Es versteht sich, dass die Erfindung nicht auf die speziellen Materialien, Merkmale und Verarbeitungsschritte beschränkt ist, die hierin dargestellt und beschrieben sind. Modifikationen der veranschaulichenden Ausführungsformen sind dem Fachmann ersichtlich. Es versteht sich auch, dass die verschiedenen Schichten und/oder Regionen, die in den begleitenden Figuren dargestellt sind, nicht maßstabsgetreu sind, und dass eine oder mehrere Halbleiterschichten und/oder -regionen eines Typs, der gewöhnlich in solchen integrierten Schaltungen verwendet wird, in einer gegebenen Figur nicht ausdrücklich dargestellt sein können, um die Erläuterung zu vereinfachen. Speziell in Bezug auf Verarbeitungsschritte ist zu unterstreichen, dass die hierin gegebenen Beschreibungen nicht alle Verarbeitungsschritte umfassen sollen, die erforderlich sein können, um eine funktionelle integrierte Halbleitereinheit zu bilden. Um die Erläuterung zu vereinfachen, und ohne dass dies beschränkend sein soll, werden die Halbleiterverfahren und Herstellungsverfahren hierin für Silicium-Halbleiter beschrieben, jedoch versteht der Fachmann, dass auch andere Halbleitermaterialien verwendet werden können.
  • Weitere Erscheinungsformen der vorliegenden Erfindung stellen STI-Strukturen bereit, welche in Chips integrierter Schaltungen mit verschiedenen analogen und digitalen integrierten Schaltungssystemen verwendet werden können. Insbesondere können Halbleiterplättchen mit integrierten Schaltungen hergestellt werden, welche STI-Strukturen aufweisen, die in UTBB-Substraten ausgebildet sind, um aktive Zonen für Halbleitereinheiten wie Feldeffekttransistoren, Bipolartransistoren, Metalloxid-Halbleiter-Transistoren, Dioden, Widerstände, Kondensatoren, Induktoren usw. zu isolieren, welche analoge und/oder digitale Schaltungen bilden. Eine integrierte Schaltung gemäß der vorliegenden Erfindung kann in Anwendungen, Hardware und/oder elektronischen Systemen verwendet werden. Geeignete Hardware und Systeme zum Realisieren der Erfindung können, ohne darauf beschränkt zu sein, Personal-Computer, Kommunikationsnetzwerke, E-Commerce-Systeme, tragbare Kommunikationsgeräte (z.B. Mobiltelefone), Festkörpermedien-Speichereinheiten, funktionelle Schaltungen usw. umfassen. Systeme und Hardware, welche solche integrierten Schaltungen beinhalten, werden als Teil der vorliegenden Erfindung angesehen. Mit den hierin bereitgestellten Lehren der Erfindung kann der Fachmann andere Verwirklichungen und Anwendungen der Techniken der Erfindung vorhersehen.

Claims (14)

  1. Verfahren zum Bilden einer Halbleitereinheit (200, 300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (230, 330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden der Struktur der flachen Grabenisolierung (220, 320) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben formangepasst auskleidet; und Füllen des flachen Grabens mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) ferner aufweist: Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten Siliciumschicht (112) angeordnet ist, wobei die Hohlraumregion (180) die erste Auskleidung (160) von der High-k-Gate-Dielektrikums-Schicht (120) isoliert, die auf der ersten Siliciumschicht (112) ausgebildet ist.
  2. Verfahren nach Anspruch 1, wobei die erste Auskleidung (160) eine High-k-Dielektrikums-Auskleidung ist.
  3. Verfahren nach einem der vorangehenden Ansprüche, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) vor dem Bilden der ersten Auskleidung (160) ferner ein Bilden einer zweiten Auskleidung (150) direkt auf frei liegenden Flächen der ersten und zweiten Siliciumschicht (112, 114) in dem flachen Graben (180) aufweist.
  4. Verfahren nach Anspruch 3, wobei die zweite Auskleidung (150) aus Oxynitrid gebildet wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Dicke der vergrabenen Oxidschicht (116) in einem Bereich von etwa 5 nm bis etwa 75 nm liegt.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Grabenfüllmaterial (170) ein Oxidmaterial aufweist.
  7. Verfahren zum Bilden einer Halbleitereinheit (300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden einer Struktur einer flachen Grabenisolierung (330) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben (140) formangepasst auskleidet; und Füllen des flachen Grabens (140) mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten Siliciumschicht (112) angeordnet ist; und Füllen der Hohlraumregion (180) mit einem isolierenden Material, wobei das isolierende Material die erste Auskleidung (160) von der High-k-Gate-Dielektrikums-Schicht isoliert, die auf der ersten Siliciumschicht (112) gebildet wird.
  8. Verfahren nach Anspruch 7, wobei die erste Auskleidung (160) eine High-k-Dielektrikums-Auskleidung ist.
  9. Verfahren nach einem der vorangehenden Ansprüche 7 oder 8, wobei das Bilden der Struktur der flachen Grabenisolierung (330) vor dem Bilden der ersten Auskleidung (160) ferner ein Bilden einer zweiten Auskleidung (150) direkt auf frei liegenden Flächen der ersten und zweiten Siliciumschicht (112, 114) in dem flachen Graben (140) aufweist.
  10. Verfahren nach Anspruch 9, wobei die zweite Auskleidung (150) aus Oxynitrid gebildet wird.
  11. Verfahren nach einem der vorangehenden Ansprüche 7–10, wobei das isolierende Material ein Material ist, welches keine bedeutende Menge an Sauerstoff leitet.
  12. Verfahren nach einem der vorangehenden Ansprüche 7–11, wobei das isolierende Material Siliciumnitrid aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche 7–12, wobei eine Dicke der vergrabenen Oxidschicht (116) in einem Bereich von etwa 5 nm bis etwa 75 nm liegt.
  14. Verfahren nach einem der vorangehenden Ansprüche 7–13, wobei das Grabenfüllmaterial (170) ein Oxidmaterial aufweist.
DE112013002186.2T 2012-06-25 2013-03-13 Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung Expired - Fee Related DE112013002186B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/531,654 US9059243B2 (en) 2012-06-25 2012-06-25 Shallow trench isolation structures
US13/531,654 2012-06-25
US13/531,780 2012-06-25
US13/531,780 US8673738B2 (en) 2012-06-25 2012-06-25 Shallow trench isolation structures
PCT/US2013/030728 WO2014003842A1 (en) 2012-06-25 2013-03-13 Shallow trench isolation structures

Publications (2)

Publication Number Publication Date
DE112013002186T5 DE112013002186T5 (de) 2015-01-15
DE112013002186B4 true DE112013002186B4 (de) 2017-06-08

Family

ID=49773714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002186.2T Expired - Fee Related DE112013002186B4 (de) 2012-06-25 2013-03-13 Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung

Country Status (4)

Country Link
US (4) US8673738B2 (de)
DE (1) DE112013002186B4 (de)
GB (1) GB2517854B (de)
WO (1) WO2014003842A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214378B2 (en) 2012-06-29 2015-12-15 International Business Machines Corporation Undercut insulating regions for silicon-on-insulator device
US9768055B2 (en) 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US9000555B2 (en) * 2012-08-21 2015-04-07 Stmicroelectronics, Inc. Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods
US10134895B2 (en) 2012-12-03 2018-11-20 Stmicroelectronics, Inc. Facet-free strained silicon transistor
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US8815685B2 (en) * 2013-01-31 2014-08-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
US9105691B2 (en) * 2013-04-09 2015-08-11 International Business Machines Corporation Contact isolation scheme for thin buried oxide substrate devices
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9196728B2 (en) * 2013-12-31 2015-11-24 Texas Instruments Incorporated LDMOS CHC reliability
US9923070B2 (en) * 2015-11-25 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10014296B1 (en) * 2017-04-14 2018-07-03 Globalfoundries Inc. Fin-type field effect transistors with single-diffusion breaks and method
KR102337640B1 (ko) * 2017-04-25 2021-12-13 삼성전자주식회사 3차원 반도체 소자
US10249534B2 (en) * 2017-05-30 2019-04-02 Globalfoundries Inc. Method of forming a contact element of a semiconductor device and contact element structure
US10749011B2 (en) 2018-10-24 2020-08-18 International Business Machines Corporation Area selective cyclic deposition for VFET top spacer
CN109585563B (zh) * 2018-11-20 2021-09-24 电子科技大学 一种具有钛酸锶膜的槽型横向耐压区
US11594447B2 (en) 2021-04-30 2023-02-28 Nanya Technology Corporation Semiconductor device structure with multiple liners and method for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
US20030122215A1 (en) * 2000-09-12 2003-07-03 Zarlink Semiconductor Limited Semiconductor device
US20060220144A1 (en) * 2005-03-31 2006-10-05 Fujitsu Limited Semiconductor device and its manufacture method
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US7279393B2 (en) * 2004-09-29 2007-10-09 Agere Systems Inc. Trench isolation structure and method of manufacture therefor
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US20110278674A1 (en) * 2007-08-16 2011-11-17 International Business Machines Corporation Trench isolation and method of fabricating trench isolation
US20120122303A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Semiconductor structure having wide and narrow deep trenches with different materials

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245637B1 (en) 1999-05-10 2001-06-12 Taiwan Semiconductor Manufacturing Company STI process
US6100120A (en) * 1999-05-11 2000-08-08 Advanced Micro Devices, Inc. Method of locally forming a high-k dielectric gate insulator
US6352897B1 (en) 1999-06-09 2002-03-05 United Microelectronics Corp. Method of improving edge recess problem of shallow trench isolation
KR100326942B1 (ko) 2000-01-21 2002-03-13 윤종용 무경계 콘택 구조체 및 그 형성방법
JP2003060024A (ja) 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7087531B1 (en) 2005-01-17 2006-08-08 International Business Machines Corporation Shallow trench isolation formation
JP2006269789A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
US20070132056A1 (en) 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP2007180402A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置及びその製造方法
JP2008041901A (ja) 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
US20080268589A1 (en) 2007-04-30 2008-10-30 Texas Instruments Incorporated Shallow trench divot control post
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
US7998832B2 (en) 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
US7973353B2 (en) * 2009-02-09 2011-07-05 United Microelectronics Corp. NAND memory cells
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
EP2390907B1 (de) * 2010-05-25 2012-11-14 Soitec Grabenstruktur in Mehrschichtwafer
US8318576B2 (en) * 2011-04-21 2012-11-27 Freescale Semiconductor, Inc. Decoupling capacitors recessed in shallow trench isolation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
US20030122215A1 (en) * 2000-09-12 2003-07-03 Zarlink Semiconductor Limited Semiconductor device
US7279393B2 (en) * 2004-09-29 2007-10-09 Agere Systems Inc. Trench isolation structure and method of manufacture therefor
US20060220144A1 (en) * 2005-03-31 2006-10-05 Fujitsu Limited Semiconductor device and its manufacture method
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US20110278674A1 (en) * 2007-08-16 2011-11-17 International Business Machines Corporation Trench isolation and method of fabricating trench isolation
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US20120122303A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Semiconductor structure having wide and narrow deep trenches with different materials

Also Published As

Publication number Publication date
GB2517854B (en) 2016-08-31
US20150255538A1 (en) 2015-09-10
GB201419746D0 (en) 2014-12-24
US20130341754A1 (en) 2013-12-26
WO2014003842A1 (en) 2014-01-03
US20130344677A1 (en) 2013-12-26
DE112013002186T5 (de) 2015-01-15
US20140154865A1 (en) 2014-06-05
US9190313B2 (en) 2015-11-17
US8673738B2 (en) 2014-03-18
GB2517854A (en) 2015-03-04
US9548356B2 (en) 2017-01-17
US9059243B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
DE112013002186B4 (de) Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung
DE112016003961B4 (de) Vertikale Transistoren und Verfahren zur Herstellung derselben
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
EP1550154B1 (de) Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE112013001687B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112012004824B4 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten
DE102019205650A1 (de) Nanosheet-Feldeffekttransistor mit einem zweidimensionalen halbleitenden Material
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE102018207344B4 (de) Verfahren zum Bilden von vertikalen Feldeffekttransistoren mit selbstausgerichteten Gates und Gateerweiterungen um die sich ergebende Struktur
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102005015418A1 (de) Phosphordotierungsverfahren zum Herstellen von Feldeffekttransistoren mit mehreren gestapelten Kanälen
DE102010063296B4 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
CN111952237B (zh) 半导体元件及其制备方法
EP1282917B1 (de) Vertikaler transistor
EP1523774A1 (de) Halbleiterbauelement mit grabenisolierung sowie zugehöriges herstellungsverfahren
WO2001006542A2 (de) Verfahren zur herstellung eines vertikal-halbleitertransistorbauelements und vertikal-halbleitertransistorbauelement
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0864172B1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor
EP0855088A1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE10261308A1 (de) Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee