DE102012100006A1

DE102012100006A1 - Halbleiterbauelement und Herstellungsverfahren dafür

Info

Publication number: DE102012100006A1
Application number: DE102012100006A
Authority: DE
Inventors: Wolfgang Lehnert; Markus Meyer; Stefan Pompl; Michael Stadtmueller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-01-14
Filing date: 2012-01-02
Publication date: 2012-07-19
Anticipated expiration: 2032-01-03
Also published as: US20140145305A1; US9196675B2; CN102592971B; US20160043164A1; US20120181656A1; US8685828B2; CN102592971A; DE102012100006B4; US9881991B2

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements und ein Halbleiterbauelement offenbart. Das Verfahren weist das Ausbilden eines Grabens (210) in einem Substrat (205), teilweise Füllen des Grabens (210) mit einem ersten halbleitenden Material (230), Ausbilden einer Grenzfläche (260) entlang einer Oberfläche des ersten halbleitenden Materials (230) und Füllen des Grabens (210) mit einem zweiten halbleitenden Material (250) auf. Das Halbleiterbauelement enthält eine erste Elektrode (230), die entlang Seitenwänden (215) eines Grabens (210) angeordnet ist, und ein Dielektrikum (240), das über der ersten Elektrode (230) angeordnet ist. Das Halbleiterbauelement enthält ferner eine zweite Elektrode (250), die den Graben (210) mindestens teilweise füllt, wobei die zweite Elektrode (250) eine Grenzfläche (260) innerhalb der zweiten Elektrode (250) aufweist.

Description

Diese Anmeldung betrifft die gleichzeitig anhängige und gemeinsam abgetretene US-Patentanmeldung mit der Eingangsnummer 13/022,411, die am 7. Februar 2011 unter dem Titel ”Compressive Polycrystalline Silicon Film and Method of Manufacture Thereof” eingereicht wurde. Die gemeinsam abgetretene Patentanmeldung ist hiermit durch Bezugnahme hierin aufgenommen.
Die vorliegende Erfindung betrifft im Allgemeinen Halbleiterbauelemente und Herstellungsverfahren für Halbleiterbauelemente.
Halbleiterbauelemente werden in verschiedenen Systemen für vielerlei Anwendungen eingesetzt. Zur Bauelementfertigung gehören typischerweise Reihen von Verfahrensschritten, darunter das Schichten von Material auf einem Halbleitersubstrat-Wafer, Mustern und Ätzen von einer oder mehr der Materialschichten, Dotieren von ausgewählten Schichten und Reinigen des Wafers.
Halbleiterhersteller suchen ständig nach neuen Wegen zum Verbessern der Leistung, Senken der Kosten und Erhöhen der Kapazität von Halbleiterbauelementen. Kapazitäts- und Kostenverbesserungen könnten durch Verringern der Bauelementgröße erzielt werden. Beispielsweise könnten im Falle von Grabenkondensatoren durch Verringern der Größe der Speicherzellenkomponenten, wie etwa Kondensatoren und Transistoren, immer mehr Zellen auf den Chip passen. Die Größenverringerung führt zu größerer Speicherkapazität für den Chip. Kostensenkung wird über Baugrößenersparnisse erzielt. Bedauerlicherweise kann die Leistung darunter leiden, wenn die Bauelementgröße verringert ist. Es ist daher eine Herausforderung, Leistung mit anderen Herstellungsbeschränkungen ins Gleichgewicht zu bringen.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Halbleiterbauelements offenbart. Das Verfahren weist das Ausbilden eines Grabens in einem Substrat, teilweise Füllen des Grabens mit einem ersten halbleitenden Material, Ausbilden einer Grenzfläche entlang einer Oberfläche des ersten halbleitenden Materials und Füllen des Grabens mit einem zweiten halbleitenden Material auf.
In einer Ausgestaltung kann das Ausbilden der Grenzfläche entlang der Oberfläche des ersten halbleitenden Materials das Ausbilden einer dünnen Schicht über der Oberfläche des ersten halbleitenden Materials aufweisen.
In noch einer Ausgestaltung kann die Stärke der dünnen Schicht weniger als 2 nm betragen.
In noch einer Ausgestaltung kann die dünne Schicht ein Siliziumoxid oder ein Siliziumnitrid sein.
In noch einer Ausgestaltung kann das Ausbilden der Grenzfläche entlang der Oberfläche des ersten halbleitenden Materials das Ausbilden einer Korngrenze auf einer Oberfläche des ersten halbleitenden Materials aufweisen.
In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Tempern des ersten halbleitenden Materials über eine Temperatur von ungefähr 800°C oder darüber vor, während oder nach dem Ausbilden des zweiten halbleitenden Materials.
In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Tempern der dünnen Isolierschicht über eine Temperatur von ungefähr 900°C.
In noch einer Ausgestaltung kann das teilweise Füllen des Grabens mit dem ersten halbleitenden Material und Füllen des Grabens mit dem zweiten halbleitenden Material das Abscheiden eines amorphen Siliziums oder eines Polysiliziums aufweisen.
In noch einer Ausgestaltung kann das Ausbilden der dünnen Isolierschicht das Abscheiden oder Wachsen eines Oxids unter Verwendung von O₂ oder N₂O, oder das Ausbilden eines Nitrids unter Verwendung von NH₃ aufweisen.
In noch einer Ausgestaltung kann das teilweise Füllen des Grabens mit dem ersten halbleitenden Material das Abdecken von Seitenwänden und einer Bodenfläche des Grabens insgesamt mit dem ersten halbleitenden Material aufweisen.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist ein Halbleiterbauelement offenbart. Das Halbleiterbauelement enthält eine erste Elektrode, die entlang Seitenwänden eines Grabens angeordnet ist, und ein Dielektrikum, das über der ersten Elektrode angeordnet ist. Das Halbleiterbauelement enthält ferner eine zweite Elektrode, die den Graben mindestens teilweise füllt, wobei die zweite Elektrode eine Grenzfläche innerhalb der zweiten Elektrode aufweist.
In einer Ausgestaltung kann die Grenzfläche eine dünne Schicht aus Siliziumnitrid oder Siliziumoxid aufweisen.
In noch einer Ausgestaltung kann die dünne Schicht aus Siliziumnitrid oder Siliziumoxid weniger als 2 nm stark sein.
In noch einer Ausgestaltung kann die dünne Schicht aus Siliziumoxid eine nicht fortlaufende Schicht ausbilden, die Inseln ausbildet.
In noch einer Ausgestaltung können die erste Elektrode und die zweite Elektrode dotiertes Polysilizium aufweisen.
In noch einer Ausgestaltung kann die zweite Elektrode mit mehreren dünnen Schichten aus Siliziumnitrid oder Siliziumoxid lamelliert sein.
In noch einer Ausgestaltung kann die Grenzfläche eine Korngrenze aufweisen.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist eine Kondensatoranordnung offenbart. Die Kondensatoranordnung enthält mehrere Grabenkondensatoren, wobei jeder Grabenkondensator eine erste Elektrode, eine zweite Elektrode und ein Kondensatordielektrikum aufweist, wobei die erste Elektrode in oder auf Seitenwänden eines Grabens ausgebildet ist, wobei das Kondensatordielektrikum über der ersten Elektrode ausgebildet ist, wobei die zweite Elektrode über dem Kondensatordielektrikum ausgebildet ist, und wobei die zweite Elektrode eine Hohlraumstoppgrenzfläche aufweist.
In einer Ausgestaltung kann wobei die Hohlraumstoppgrenzfläche eine Korngrenze aufweisen.
In noch einer Ausgestaltung kann die Hohlraumstoppgrenzfläche eine dünne Oxidschicht oder dünne Nitridschicht aufweisen.
Zum vollständigeren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen.
Es zeigen
1a eine Querschnittansicht eines herkömmlichen Grabenkondensators;
1b eine Querschnittansicht eines herkömmlichen Grabenkondensators, der Hohlräume zeigt;
2 bis 7c Querschnittansichten eines Grabenkondensators in verschiedenen Herstellungsphasen gemäß Ausführungsformen der vorliegenden Erfindung; und
8a bis 8c Ablaufdiagramme der vorliegenden Erfindung.
Die Herstellung und Benutzung der gegenwärtig bevorzugten Ausführungsformen wird im Folgenden detailliert beschrieben. Es versteht sich jedoch, dass die vorliegende Erfindung zahlreiche anwendbare erfinderische Konzepte vorsieht, die in einer großen Vielfalt spezifischer Zusammenhänge verkörpert sein können. Die besprochenen spezifischen Ausführungsformen veranschaulichen lediglich spezifische Arten und Weisen, die Erfindung herzustellen und zu benutzen, und schränken den Umfang der Erfindung nicht ein.
Die vorliegende Erfindung wird nun unter Bezugnahme auf Ausführungsformen in einem spezifischen Zusammenhang, nämlich einem Grabenkondensator, beschrieben. Die Erfindung könnte jedoch ebenfalls auf einen Grabentransistor oder andere Halbleiterbauelemente mit einem Graben Anwendung finden.
1a zeigt einen herkömmlichen Grabenkondensator 100. Der Grabenkondensator 100 kann durch Ausbilden eines Grabens 110 in einem Substrat 105 ausgebildet sein. Eine erste Elektrode oder eine äußere Elektrode 120 kann entlang den Seitenwänden 115 und der Bodenfläche 116 des Grabens 110 ausgebildet sein. Eine dielektrische Schicht 130 kann über der ersten Elektrode 120 ausgebildet sein. Eine zweite Elektrode oder innere Elektrode 140 kann durch Füllen des Grabens 110 über der dielektrischen Schicht 130 ausgebildet sein. Die zweite Elektrode 140 kann dotiertes amorphes Silizium oder dotiertes Polysilizium sein. Das Füllen des Grabens 110 mit amorphem Silizium oder Polysilizium kann eine Nahtlinie oder Reihe von Hohlräumen 145 in der Mitte des Grabens 110 ausbilden. Die Nahtlinie oder Reihe von Hohlräumen 145 ist dort ausgebildet, wo das amorphe Silizium oder Polysilizium zusammenwächst, wenn der Graben 110 gefüllt ist.
Das amorphe Silizium oder Polysilizium kann auf eine Temperatur von über 600°C, d. h. typischerweise auf eine Temperatur von ungefähr 900°C oder mehr getempert werden. Das Tempern kann die Kristallisationsstruktur des amorphen Siliziums oder Polysiliziums ändern, und Hohlräume 150 können geschaffen sein, wie in 1b gezeigt. Die Hohlräume 150 können überwiegend entlang der Mittellinie 145 geschaffen sein, wo die Schichten zusammenwachsen. Wie am besten aus 1b ersichtlich, könnten sich die Hohlräume 150 zu den Seitenwänden 115 und der Bodenfläche 116 des Grabens 110 hin verschieben, während das Polysilizium umkristallisiert. Die Hohlräume 150 könnten sich an der dielektrischen Schicht 130 entlang der Seitenwände 115 und der Bodenfläche 116 des Grabens 110 sammeln, wodurch sie die elektrischen Eigenschaften und die Zuverlässigkeit des Grabenkondensators 100 negativ beeinflussen.
Durch die Ausführungsformen der vorliegenden Erfindung werden diese und andere Probleme im Allgemeinen gelöst oder umgangen und technische Vorteile im Allgemeinen erzielt. In einer Ausführungsform könnte eine Grenzfläche innerhalb einer halbleitenden Füllung des Grabens ausgebildet sein. Die Grenzfläche kann verhindern, dass sich Hohlräume zu den Seitenwänden und/oder der Bodenfläche des Grabens hin verschieben. Die Grenzfläche kann als Hohlraumfangstelle fungieren. Das Verhindern, dass sich Hohlräume zu den Seitenwänden und/oder der Bodenfläche des Grabens hin verschieben, verbessert die elektrische Leistungsfähigkeit und Zuverlässigkeit des Halbleiterbauelements.
In einer Ausführungsform ist die Grenzfläche eine Korngrenze. Die Korngrenze kann durch Füllen des Grabens mit mindestens zwei halbleitenden Füllmaterialien erzeugt werden, die eine zweite Elektrode ausbilden. Die halbleitenden Füllmaterialien können dasselbe Material sein, das in zwei Verfahrensschritten abgelagert wird. In einer Ausführungsform ist die Grenzfläche eine dünne Isolierschicht. Die dünne Isolierschicht kann ein Nitrid oder ein Oxid mit einer Stärke von weniger als 3 nm sein. In einer Ausführungsform kann die dünne Isolierschicht eine Oxidschicht sein, die nach dem Anwenden eines Hochtemperaturverfahrens Inseln bildet. Die Inseln könnten eine Ausbildung aufweisen, die einer Perlenkette gleicht.
Ein Vorteil einer Ausführungsform ist, dass ungeachtet der Grabengestaltung Hohlräume auf der dielektrischen Schicht entlang der Seitenwände und der Bodenfläche des Grabens vermieden sein können. Ein weiterer Vorteil einer Ausführungsform ist, dass das halbleitende Füllmaterial zum Ausschließen von Verschiebungen der Hohlräume nicht mit spezifischen Dotiermaterialien und/oder spezifischen Dotierkonzentrationen dotiert sein kann.
2 bis 7b zeigen Querschnittansichten eines Grabenkondensators in verschiedenen Herstellungsphasen gemäß Ausführungsformen der vorliegenden Erfindung.
2 zeigt ein Werkstück 200, das ein Padstapel (Padstack) 220 über einem Substrat 205 aufweist. Das Substrat 205 kann Silizium (Si), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), Indiumphosphid (InP), Siliziumkarbid (SiC) oder dergleichen sein. Das Substrat kann beispielsweise Bulk-Silizium oder Silicon-on-Insulator (SOI) sein. Der Padstapel 220 kann ein Padoxid, ein Padnitrid oder ein mehrschichtiger Materialstapel sein. Der Padstapel 220 kann unter Anwendung bekannter Verfahren strukturiert werden. Der Padstapel 220 kann geöffnet und ein Graben 210 in dem Substrat 205 ausgebildet werden. Beispielsweise kann der Graben durch reaktives Ionenätzen (RIE) oder ein ähnliches Verfahren ausgebildet werden. Der Graben weist Seitenwände 215 und eine Bodenfläche 216 auf. Der Graben 210 kann nach Abschluss des Ätzverfahrens gespült werden.
Eine erste Elektrode 230 kann in den Grabenseitenwänden 215 und der Bodenfläche 216 ausgebildet sein, wie in 3 dargestellt. Die erste Elektrode 230 kann durch Implantieren von Dotierstoffen in die Seitenwände 215 und die Bodenfläche 216 des Grabens 210 ausgebildet sein. Die erste Elektrode 230 kann durch Gasphasendotierung, Diffusion oder die Benutzung von dotiertem Grundmaterial ausgebildet sein. Alternativ kann die erste Elektrode 230 entlang und über den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 durch Abscheiden eines leitenden Materials, wie etwa dotiertem Polysilizium, ausgebildet sein. Die erste Elektrode 230 kann n-dotiert oder p-dotiert sein.
Unter Bezugnahme auf 4 kann eine dielektrische Schicht 240 entlang und über der ersten Elektrode 230 ausgebildet sein. Die dielektrische Schicht 240 kann eine einzelne Schicht oder mehrere Schichten aufweisen. Die dielektrische Schicht 240 kann ein Knotendielektrikum sein. Das Knotendielektrikum kann ein Oxid, ein Nitrid, ein High-k-Dielektrikummaterial oder Kombinationen davon sein. Das Knotendielektrikum könnte ein Mehrschichtdielektrikum sein, wie etwa beispielsweise ein Oxid-Nitrid-Oxid (ONO). Alternativ kann das Knotendielektrikum ON, ONON oder jede andere Art Oxid/High-k/Nitrid-Stapel sein. Die Stärke der dielektrischen Schicht 240 kann gemäß maximalen Durchbruchspannungsanforderungen gewählt sein. Beispielsweise kann die dielektrische Schicht 240 ungefähr 2 nm bis ungefähr 5 nm stark sein. Für Hochspannungsanwendungen kann die dielektrische Schicht 240 ungefähr 100 nm oder stärker sein.
Wie in 5 bis 7b dargestellt, kann eine zweite Elektrode 250/270 in dem Graben ausgebildet sein. Die zweite Elektrode 250/270 kann den gesamten Graben 210 füllen oder nur einen Teil des Grabens 210 füllen. Falls die zweite Elektrode 250/270 nur einen Teil des Grabens 210 füllt, kann der Rest des Grabens 210 mit einem Füllmaterial gefüllt sein, das von dem der zweiten Elektrode 250/270 abweicht. Die zweite Gate-Elektrode 250/270 kann ein leitendes Material, wie etwa Metall, ein halbleitendes Material oder ein dotiertes halbleitendes Material sein.
Der Graben kann mit einem ersten halbleitenden Material 250 bis zu einer ersten Stärke gefüllt sein, wie in 5 dargestellt. Die erste Stärke des Siliziummaterials 250 kann eine Grabenfüllung von ungefähr 10% bis ungefähr 90% aufweisen. Demgegenüber kann das Siliziummaterial 250 mindestens stark genug sein, dass die Hohlräume nicht zu nahe an die Seitenwände/Bodenfläche 215/216 des Grabens gelangen können. Demgegenüber kann der Graben 210 nach dem Ausbilden des Siliziummaterials 250 immer noch eine Öffnung zur weiteren Abscheidung eines Siliziummaterials aufweisen. Beispielsweise kann die Stärke des ersten hableitenden Materials 250 bei einer Grabenöffnung von 1 μm ungefähr 50 nm bis 450 nm betragen. Das erste halbleitende Material 250 kann auf eine Temperatur über der Umkristallisationstemperatur getempert sein, z. B. eine Temperatur von ungefähr 800°C oder höher. Beim Tempern kann das erste halbleitende Material 250 schrumpfen und seine Kristallisationsstruktur ändern. Es können keine oder nur wenige Hohlräume geschaffen sein, da das erste halbleitende Material 250 den Graben nicht vollständig füllt.
Unter Bezugnahme auf 6a und 7a kann der Graben 210 in einer Ausführungsform nach dem Tempern des ersten halbleitenden Materials 250 mit einem zweiten halbleitenden Material 270 gefüllt werden. Das zweite halbleitende Material 270 kann den Graben vollständig füllen, wodurch eine Nahtlinie oder Reihe von Hohlräumen entlang der Mittellinie geschaffen wird. Das zweite halbleitende Material 270 kann auf eine Temperatur über der Kristallisierungstemperatur getempert sein, z. B. eine Temperatur von 800°C oder darüber. Das zweite halbleitende Material 270 kann beim Tempern seine Kristallisationsstruktur ändern. Zusätzliche Hohlräume können durch Volumenänderungen in der Kristallstruktur überwiegend entlang der Nahtlinie 275 geschaffen sein. Die Hohlräume 280 können sich zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 hin verschieben, sind jedoch an der Grenzfläche 260 gefangen, die durch Korngrenzen ausgebildet ist. Die Korngrenzen sind aufgrund des vorhergehenden Temperns auf der Oberfläche des ersten halbleitenden Materials 250 ausgebildet. Die Hohlräume 280 können sich an der Grenzfläche 260 und nicht an der dielektrischen Schicht 240 über den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 sammeln oder zusammenfinden. Hohlräume 280 können nicht aufzufinden oder in erheblich reduzierter Art und Weise in dem ersten halbleitenden Material 250 aufzufinden sein.
Das erste halbleitende Material 250 und das zweite halbleitende Material 270 können dasselbe Material oder unterschiedliche Materialien sein. Das erste und zweite halbleitende Material 250/270 können Silizium, Germanium, Galliumnitrid (GaN), SiC, GaAs oder dergleichen sein. Das erste und zweite halbleitende Material 250/270 können als dotierte oder undotierte Materialien ausgebildet sein. Das erste und das zweite halbleitende Material 250/270 können als amorphe oder kristalline halbleitende Materialien abgeschieden sein.
In einer Ausführungsform kann das zweite halbleitende Material 270 den Graben 210 nur bis zu einer zweiten Stärke füllen. Nach dem Tempern des zweiten halbleitenden Materials wird der Graben mit einem dritten halbleitenden Material bis zu einer dritten Stärke gefüllt und dann getempert. Der Graben kann vollständig mit mehreren Schichten aus halbleitenden Materialien bis zu einer bestimmten Stärke gefüllt und dann getempert werden. Ein derartiges Verfahren kann eine zweite Gate-Elektrode mit mehreren Korngrenzengrenzflächen ausbilden.
Unter Bezugnahme auf 6b und 7b bis 7c wird nach dem Ausbilden des ersten Siliziummaterials 250 eine dünne Isolierschicht als Grenzfläche 260 ausgebildet. Die dünne Isolierschicht 260 kann beispielsweise ein Oxid oder ein Nitrid aufweisen. Die dünne Isolierschicht 260 kann weniger als ungefähr 3 nm stark oder alternativ ungefähr 0,5 nm bis ungefähr 3 nm stark sein.
Das erste und zweite halbleitende Material 250/270 und die dünne Isolierschicht 260 können auf einer Temperatur über der Kristallisationstemperatur getempert sein, z. B. einer Temperatur von ungefähr 800°C oder darüber. Über der Kristallisationstemperatur können die halbleitenden Materialien umkristallisieren. Zusätzliche Hohlräume 280 können durch Volumenänderungen überwiegend in dem zweiten halbleitenden Material 270 geschaffen sein. Die Hohlräume 280 können sich zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 hin verschieben, können jedoch an der dünnen Isolierschicht 260 angehalten sein. Die Hohlräume 280 sind nicht dazu imstande, sich an der dielektrischen Schicht 240 nahe an den Seitenwänden 215 oder der Bodenfläche 216 des Grabens 210 zu sammeln.
In einer Ausführungsform ist die dünne Isolierschicht 260 ein Nitrid, durch das sich das erste und zweite halbleitende Material elektrisch miteinander verbinden können.
In einer Ausführungsform ist die dünne Isolierschicht 260 ein Oxid, das auf einer Temperatur von 1000°C oder darüber Inseln 265 ausbildet. Die zwei halbleitenden Materialien 250/270 können sich in Bereichen zwischen den Inseln 265 wiedervereinigen und elektrisch miteinander verbinden. Die Hohlräume 280 verbleiben an der Grenzfläche 260 und können sich nicht zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 verschieben, da die Umkristallisation der halbleitenden Materialien und/oder die Verschiebung der Hohlräume 280 vor der Ausbildung der Inseln 265 abgeschlossen war. Die Hohlräume 280 können durch die Inseln 265 verankert sein. Dies ist in 7c gezeigt.
In einer Ausführungsform kann das zweite halbleitende Material den Graben nur bis zu einer zweiten Stärke füllen. Eine zweite dünne Isolierschicht ist über dem zweiten halbleitenden Material ausgebildet. Ein drittes halbleitendes Material ist bis zu einer dritten Stärke auf der zweiten dünnen Isolierschicht ausgebildet. Eine dritte dünne Isolierschicht ist über dem dritten halbleitenden Material ausgebildet usw. Der Graben könnte mit mehreren halbleitenden Materialschichten und mehreren dünnen Isolierschichten gefüllt werden, bevor der Schichtenstapel getempert wird und die zweite Gate-Elektrode ausbildet. Ein derartiges Verfahren könnte eine lamellierte zweite Gate-Elektrode mit mehreren Grenzflächen ausbilden. In einer Ausführungsform sind alle dünnen Isolierschichten Oxidschichten, oder alle dünnen Isolierschichten sind Nitridschichten. Alternativ sind die dünnen Isolierschichten eine Kombination aus Oxid- und Nitridschichten. In einigen Ausführungsformen kann die lamellierte zweite Gate-Elektrode eine Korngrenze, eine dünne Nitridschicht, eine dünne Oxidschicht oder Kombinationen daraus aufweisen.
8a zeigt ein Ablaufdiagramm einer Ausführungsform eines Abscheidungsverfahrens für die zweite Gate-Elektrode 250/270, die eine Korngrenzengrenzfläche 260 aufweist.
Das Werkstück 200 kann nach der Abscheidung oder dem Wachsen der dielektrischen Schicht 240 in einer chemische Gasphasenabscheidungs-(CVD-)Vorrichtung angeordnet werden.
In einem Schritt 300 wird der Graben 210 in einem Niederdruck-CVD-(LPCVD-)Verfahren bis zu einer ersten Stärke mit amorphem oder polykristallinem Silizium gefüllt. Alternativ können andere Abscheidungsverfahren Anwendung finden, wie etwa beispielsweise Atomlagenabscheidung (ALD), ALD-ähnliche Verfahren oder plasmaunterstützte chemische Gasphasenabscheidung (PECVD). Der Graben 210 kann einem oder mehr flüchtigen Vorläufern ausgesetzt werden, die zum Erzeugen der gewünschten Abscheidung in dem Graben reagieren und/oder sich zersetzen könnten. Es können außerdem flüchtige Nebenprodukte erzeugt werden, die durch Gasstrom durch die Reaktionskammer entfernt werden könnten.
Amorphes oder polykristallines Silizium kann unter Benutzung von Silan (SiH₄) ausgebildet werden. Die Reaktion könnte SiH₄ → Si + 2H₂ sein. Amorphes Silizium kann unter Verwendung von Temperaturen unter ungefähr 600°C, beispielsweise Temperaturen von ungefähr 500°C bis ungefähr 560°C, und Drücken unter 1000 mTorr abgeschieden werden. Mit einem thermisch beschleunigten CVD-(RTCVD-)Verfahren könnte amorphes Silizium bis zu ungefähr 650°C abgeschieden werden. Polykristallines Silizium kann unter Verwendung von Temperaturen über ungefähr 600°C, beispielsweise Temperaturen von ungefähr 610°C bis ungefähr 650°C, und Drücken unter 1000 mTorr abgeschieden werden. Das RTCVD-Polykristallinsilizium-Verfahren kann auf Temperaturen von über ungefähr 650°C ablaufen.
In Schritt 310 wird das abgeschiedene Silizium auf eine Temperatur über der Kristallisationstemperatur getempert, z. B. 800°C oder darüber, was zum Schrumpfen des Siliziums führt. Dies setzt die Neigungen zur Schaffung von zusätzlichen Hohlräumen nach dem vollständigen Füllen des Grabens herab.
In Schritt 320 kann die Temperatur in der Prozesskammer unter ungefähr 600°C gesenkt werden, z. B. Temperaturen von ungefähr 500°C bis ungefähr 560°C, wenn amorphes Silizium abgeschieden wird. Die Temperatur kann über ungefähr 600°C gesenkt werden, z. B. Temperaturen von ungefähr 610°C bis ungefähr 650°C, wenn polykristallines Silizium abgeschieden wird. Das zweite Abscheidungsverfahren kann den Graben 210 vollständig füllen und Hohlräume entlang der Mittellinie 275 schaffen.
In Schritt 330 kann das Silizium erneut auf eine Temperatur über der Kristallisationstemperatur getempert werden, z. B. eine Temperatur von ungefähr 800°C oder darüber. Das Silizium kristallisiert um und zusätzliche Hohlräume 280 können ausgebildet werden. Die Hohlräume 280 können sich zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens hin verschieben, werden jedoch an der Korngrenzengrenzfläche 260 gefangen. Die Hohlräume können sich nicht zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 verschieben.
In einem optionalen Verfahrensschritt 340 werden die Ausbildung und das Tempern der Siliziumschicht wiederholt ausgeführt, wodurch eine zweite Elektrode mit mehreren Siliziumschichten und mehreren Korngrenzengrenzflächen ausgebildet wird.
8b zeigt ein Ablaufdiagramm eines Abscheidungsverfahrens für eine zweite Gate-Elektrode 250/270, die eine Oxidgrenzfläche 260 aufweist.
Das Werkstück 200 wird nach der Abscheidung der dielektrischen Schicht 240 in einer Prozesskammer einer chemischen Gasphasenabscheidungs-(CVD-)Vorrichtung angeordnet.
In Schritt 400 wird der Graben 210 in einem Niederdruck-CVD-(LPCVD-)Verfahren bis zu einer ersten Stärke mit amorphem oder polykristallinem Silizium gefüllt. Alternativ können andere Abscheidungsverfahren Anwendung finden, wie etwa beispielsweise ALD oder ALD-ähnliche Verfahren.
Amorphes oder polykristallines Silizium kann unter Verwendung von Silan (SiH₄) ausgebildet werden. Die Reaktion kann SiH₄ → Si + 2H₂ sein. Amorphes Silizium kann unter Verwendung von Temperaturen unter ungefähr 600°C, beispielsweise Temperaturen von ungefähr 500°C bis ungefähr 560°C, und Drücken unter ungefähr 1000 mTorr abgeschieden werden. Mit einem RTCVD-Verfahren kann amorphes Silizium bis zu ungefähr 650°C abgeschieden werden. Polykristallines Silizium kann unter Verwendung von Temperaturen über ungefähr 600°C, beispielsweise Temperaturen von ungefähr 610°C bis ungefähr 650°C, und Drücken unter ungefähr 1000 mTorr abgeschieden werden. Das RTCVD-Polykristallinsilizium-Verfahren kann auf Temperaturen von über ungefähr 650°C ablaufen. Die Stärke des ersten Siliziummaterials 250 kann durch Abschalten des Quellgassilans gesteuert werden.
In Schritt 410 wird eine dünne Siliziumoxidschicht 260 auf der Oberfläche der ersten Siliziumschicht 250 abgeschieden. In einer Ausführungsform wird die dünne Siliziumoxidschicht 260 unter Benutzung von Silan und Sauerstoff ausgebildet. Die Reaktion kann SiH₄ + O₂ → SiO₂ + 2H₂ sein. In einer Ausführungsform wird die dünne Siliziumoxidschicht 260 unter Benutzung von Dichlorsilan (SiCl₂H₂) und Distickstoffoxid (N₂O) ausgebildet. Die Reaktion kann SiCl₂H₂ + 2N₂O → SiO₂ + 2N₂ + 2HCl sein. In einer Ausführungsform wird die dünne Oxidschicht 260 durch Strömen eines Sauerstoffvorläufers, z. B. O₂, O₃, N₂O, in die Kammer auf Temperaturen von ungefähr 500°C oder darüber ausgebildet.
Die dünne Oxidschicht 260 kann durch Einschalten von Prozessgasen ohne Herausnahme des Werkstücks 200 aus der Prozesskammer ausgebildet werden. Nach dem Ausbilden der dünnen Oxidschicht 260 mit einer gewünschten Stärke könnten die Prozessgase ausgeschaltet und die Prozesskammer unter Benutzung eines Inertgases geklärt werden.
Nach dem Klären der Prozesskammer wird ein zweites amorphes oder polykristallines Silizium auf der dünnen Oxidschicht 260 abgeschieden. Das zweite Siliziummaterial 270 kann durch erneutes Einschalten des Quellgassilans ausgebildet werden, bis der Graben 210 vollständig mit dem zweiten Siliziummaterial 270 gefüllt ist (In-Situ-Verfahren). Dies ist in Schritt 420 gezeigt. Bei einer alternativen Ausführungsform kann die Abscheidung der Silizium- und der dünnen Oxidschicht in verschiedenen Reaktionskammern erfolgen (Ex-Situ-Verfahren).
In Schritt 430 werden die erste und zweite Silizium- und die dünne Oxidschicht auf eine Temperatur von ungefähr 800°C oder darüber getempert. Das erste und zweite Siliziummaterial 250/270 kristallisieren um und zusätzliche Hohlräume 280 können geschaffen werden. Die Hohlräume 280 werden hauptsächlich entlang der Nahtlinie 275 geschaffen und verschieben sich zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 hin, werden jedoch in der dünnen Oxidschicht 260 gefangen. Hohlräume 280 können sich nur verschieben, solange das Silizium kristallisiert. Wenn der Umkristallisierungsprozess abgeschlossen ist, was typischerweise bei einem Tempern auf ungefähr 800°C oder darüber für wenige Sekunden geschieht, verschieben sich die Hohlräume 280 nicht mehr. Auf einer Temperatur von über ungefähr 900°C kann die dünne Oxidschicht 260 Inseln ausbilden, so dass sich das erste und zweite Siliziummaterial 250/270 physikalisch und elektrisch verbinden können. Die Hohlräume 280 verschieben sich auch nach dem Verbinden des ersten und zweiten Siliziummaterials 250/270 nicht zu den Seitenwänden 215 oder der Bodenfläche 216 hin, da die Umkristallisation bereits abgeschlossen ist.
In einer Ausführungsform füllt der Abscheidungsschritt 420 den Graben 210 tatsächlich mit dem zweiten Siliziummaterial 270 nur bis zu einer zweiten Stärke. Eine zweite dünne Oxidschicht kann über dem zweiten Siliziummaterial 270 abgeschieden oder angewachsen werden. Ein drittes Siliziummaterial kann über der zweiten dünnen Oxidschicht ausgebildet werden usw. Dieses Verfahren kann nach Wunsch wie in Schritt 440 zum Ausbilden einer lamellierten zweiten Gate-Elektrode wiederholt werden.
8c zeigt ein Ablaufdiagramm einer Ausführungsform eines Abscheidungsverfahrens für eine zweite Gate-Elektrode 250/270, die eine Nitridgrenzfläche 260 aufweist.
Das Werkstück 200 wird nach der Abscheidung der dielektrischen Schicht 240 in einer Prozesskammer einer chemischen Gasphasenabscheidungs-(CVD-)Vorrichtung angeordnet.
In Schritt 500 wird der Graben 210 in einem Niederdruck-CVD-(LPCVD-)Verfahren bis zu einer ersten Stärke mit amorphem oder polykristallinem Silizium 250 gefüllt. Alternativ können andere Abscheidungsverfahren Anwendung finden, wie etwa beispielsweise ALD oder ALD-ähnliche Verfahren.
Amorphes oder polykristallines Silizium kann unter Benutzung von Silan (SiH₄) ausgebildet werden. Die Reaktion könnte SiH₄ → Si + 2H₂ sein. Amorphes Silizium kann unter Verwendung von Temperaturen unter ungefähr 600°C, beispielsweise Temperaturen von ungefähr 500°C bis ungefähr 560°C, und Drücken unter ungefähr 1000 mTorr abgeschieden werden. Mit einem RTCVD-Verfahren kann amorphes Silizium bis zu ungefähr 650°C abgeschieden werden. Polykristallines Silizium kann unter Verwendung von Temperaturen über ungefähr 600°C, beispielsweise Temperaturen von ungefähr 610°C bis ungefähr 650°C, und Drücken unter ungefähr 1000 mTorr abgeschieden werden. Das RTCVD-Polykristallinsilizium-Verfahren kann auf Temperaturen von über ungefähr 650°C ablaufen. Die Stärke des ersten Siliziummaterials 250 kann durch Abschalten des Quellgassilans gesteuert werden.
In Schritt 510 wird eine dünne Siliziumnitridschicht auf der Oberfläche der ersten Siliziumschicht 250 abgeschieden. In einer Ausführungsform wird die dünne Siliziumnitridschicht 260 unter Benutzung von Silan und Ammoniakgas (NH₃) als Prozessgase ausgebildet. Die Reaktion kann 3SiH₄ + 4NH₃ → Si₃N₄ + 12H₂ sein. Siliziumnitrid kann außerdem unter Benutzung von Dichlorsilan (SiCl₂H₂) und Ammoniakgas ausgebildet werden. Die Reaktion kann 3SiCl₂H₂ + 4NH₃ → Si₃N₄ + 6HCL + 6H₂ sein.
Die dünne Siliziumnitridschicht 260 kann durch Einschalten von Prozessgasen ohne Herausnahme des Werkstücks 200 aus der Prozesskammer ausgebildet werden. Nach dem Ausbilden der dünnen Nitridschicht 260 mit einer gewünschten Stärke könnten die Prozessgase ausgeschaltet und die Prozesskammer unter Benutzung eines Inertgases geklärt werden. Die dünne Siliziumnitridschicht 260 kann durch Strömen von NH₃ auf Temperaturen von ungefähr 700°C bis ungefähr 1100°C in die Prozesskammer auf einem niedrigen oder atmosphärischen Druck angewachsen werden.
Nach dem Klären der Prozesskammer wird ein zweites amorphes oder polykristallines Silizium 270 über der dünnen Siliziumnitridschicht 260 abgeschieden. Das zweite Siliziummaterial 270 könnte durch erneutes Einschalten des Quellgassilans ausgebildet werden, bis der Graben 210 vollständig mit dem zweiten Siliziummaterial 270 gefüllt ist (In-Situ-Verfahren). Dies ist in Schritt 520 gezeigt. In einer alternativen Ausführungsform kann die Abscheidung der Silizium- und der dünnen Siliziumnitridschicht in verschiedenen Reaktionskammern erfolgen (Ex-Situ-Verfahren).
In Schritt 530 werden das erste und zweite Siliziummaterial 250/270 und die dünne Nitridschicht 260 auf eine Temperatur über der Kristallisationstemperatur getempert, z. B. einer Temperatur von ungefähr 800°C oder darüber. Das erste und zweite Siliziummaterial kristallisieren um und zusätzliche Hohlräume 280 können geschaffen werden. Die Hohlräume 280 werden hauptsächlich entlang der Nahtlinie 275 geschaffen und verschieben sich zu den Seitenwänden 215 und der Bodenfläche 216 des Grabens 210 hin, werden jedoch in der dünnen Nitridschicht 260 gefangen. Das erste und zweite Siliziummaterial 250/270 könnten sich durch die dünne Nitridschicht 260 elektrisch miteinander verbinden.
In einer Ausführungsform füllt der Abscheidungsschritt 520 den Graben 210 tatsächlich mit dem zweiten Siliziummaterial 270 nur bis zu einer zweiten Stärke. Eine zweite dünne Nitridschicht kann über dem zweiten Siliziummaterial 270 abgeschieden oder angewachsen werden. Ein drittes Siliziummaterial kann über der zweiten dünnen Nitridschicht ausgebildet werden usw. Dieses Verfahren kann nach Wunsch wie in Schritt 540 zum Ausbilden einer lamellierten zweiten Gate-Elektrode wiederholt werden.
Obgleich die vorliegende Erfindung und ihre Vorteile detailliert beschrieben wurden, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Umbildungen hierin hergestellt werden können, ohne vom Wesen und Umfang der Erfindung abzuweichen, wie durch die beiliegenden Ansprüche definiert.
Zudem ist nicht beabsichtigt, dass der Schutzumfang der vorliegenden Erfindung auf die bestimmten Ausführungsformen des Prozesses, der Maschine, Herstellung, Stoffzusammensetzung, Mittel, Verfahren und Schritte, die in der Schrift beschrieben sind, beschränkt ist. Wie für den Durchschnittsfachmann aus der Offenbarung der vorliegenden Erfindung leicht ersichtlich ist, könnten derzeit bestehende oder später entwickelte Prozesse, Maschinen, Herstellung, Stoffzusammensetzungen, Mittel, Verfahren und Schritte, die im Wesentlichen dieselbe Funktion ausführen oder im Wesentlichen dasselbe Ergebnis erzielen wie die entsprechenden, hierin beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung genutzt werden. Dementsprechend ist beabsichtigt, dass die beiliegenden Ansprüche derartige Prozesse, Maschinen, Herstellung, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte in ihrem Schutzumfang enthalten.

Claims

Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: • Ausbilden eines Grabens (210) in einem Substrat (205); • teilweises Füllen des Grabens (210) mit einem ersten halbleitenden Material (230); • Ausbilden einer Grenzfläche (260) entlang einer Oberfläche des ersten halbleitenden Materials (230); und • Füllen des Grabens (210) mit einem zweiten halbleitenden Material (250).
Verfahren gemäß Anspruch 1, wobei das Ausbilden der Grenzfläche (260) entlang der Oberfläche des ersten halbleitenden Materials (230) das Ausbilden einer dünnen Schicht (240) über der Oberfläche des ersten halbleitenden Materials (230) aufweist.
Verfahren gemäß Anspruch 2, wobei die Stärke der dünnen Schicht (240) weniger als 2 nm beträgt.
Verfahren gemäß Anspruch 2, wobei die dünne Schicht (240) ein Siliziumoxid oder ein Siliziumnitrid ist.
Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Ausbilden der Grenzfläche (260) entlang der Oberfläche des ersten halbleitenden Materials (230) das Ausbilden einer Korngrenze (260) auf einer Oberfläche des ersten halbleitenden Materials (230) aufweist.
Verfahren gemäß Anspruch 5, ferner aufweisend: das Tempern des ersten halbleitenden Materials (230) über eine Temperatur von ungefähr 800°C oder darüber vor, während oder nach dem Ausbilden des zweiten halbleitenden Materials (250).
Verfahren gemäß einem der Ansprüche 2 bis 6, ferner aufweisend: das Tempern der dünnen Isolierschicht (240) über eine Temperatur von ungefähr 900°C.
Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das teilweise Füllen des Grabens (210) mit dem ersten halbleitenden Material (230) und Füllen des Grabens (210) mit dem zweiten halbleitenden Material (250) das Abscheiden eines amorphen Siliziums oder eines Polysiliziums aufweist.
Verfahren gemäß einem der Ansprüche 4 bis 8, wobei das Ausbilden der dünnen Isolierschicht (240) das Abscheiden oder Wachsen eines Oxids unter Verwendung von O₂ oder N₂O, oder das Ausbilden eines Nitrids unter Verwendung von NH₃ aufweist.
Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das teilweise Füllen des Grabens (210) mit dem ersten halbleitenden Material (230) das Abdecken von Seitenwänden (215) und einer Bodenfläche (216) des Grabens (210) insgesamt mit dem ersten halbleitenden Material (230) aufweist.
Halbleiterbauelement, aufweisend: • eine erste Elektrode (230), die entlang Seitenwänden (215) eines Grabens (210) angeordnet ist; • ein Dielektrikum (240), das über der ersten Elektrode (230) angeordnet ist; und • eine zweite Elektrode (250), die den Graben (210) mindestens teilweise füllt, wobei die zweite Elektrode (250) eine Grenzfläche (260) innerhalb der zweiten Elektrode (250) aufweist.
Halbleiterbauelement gemäß Anspruch 11, wobei die Grenzfläche (260) eine dünne Schicht (240) aus Siliziumnitrid oder Siliziumoxid aufweist.
Halbleiterbauelement gemäß Anspruch 12, wobei die dünne Schicht (240) aus Siliziumnitrid oder Siliziumoxid weniger als 2 nm stark ist.
Halbleiterbauelement gemäß Anspruch 13, wobei die dünne Schicht (240) aus Siliziumoxid eine nicht fortlaufende Schicht ausbildet, die Inseln (265) ausbildet.
Halbleiterbauelement gemäß Anspruch 13 oder 14, wobei die erste Elektrode (230) und die zweite Elektrode (250) dotiertes Polysilizium aufweisen.
Halbleiterbauelement gemäß einem der Ansprüche 13 bis 15, wobei die zweite Elektrode (250) mit mehreren dünnen Schichten (240) aus Siliziumnitrid oder Siliziumoxid lamelliert ist.
Halbleiterbauelement gemäß einem der Ansprüche 11 bis 16, wobei die Grenzfläche (260) eine Korngrenze (260) aufweist.
Kondensatoranordnung, aufweisend: • mehrere Grabenkondensatoren, wobei jeder Grabenkondensator eine erste Elektrode (230), eine zweite Elektrode (250) und ein Kondensatordielektrikum (240) aufweist, • wobei die erste Elektrode (230) in oder auf Seitenwänden (215) eines Grabens (210) ausgebildet ist, • wobei das Kondensatordielektrikum (240) über der ersten Elektrode (230) ausgebildet ist, • wobei die zweite Elektrode (250) über dem Kondensatordielektrikum (240) ausgebildet ist, und • wobei die zweite Elektrode (250) eine Hohlraumstoppgrenzfläche aufweist.
Kondensator gemäß Anspruch 18, wobei die Hohlraumstoppgrenzfläche eine Korngrenze aufweist.
Kondensator gemäß Anspruch 18 oder 19, wobei die Hohlraumstoppgrenzfläche eine dünne Oxidschicht oder dünne Nitridschicht aufweist.